CN107393455A - 显示器的芯片测试装置以及具有其的显示器 - Google Patents

Abstract

本发明公开了一种显示器的芯片测试装置以及具有其的显示器，装置包括：M条测试走线，每条测试走线穿插设置于芯片上的N条待测信号线，其中，当测试走线正对处于芯片的第一膜层的待测信号线时，测试走线设置于芯片的第二膜层，当测试走线正对处于第二膜层的待测信号线时，测试走线设置于第一膜层，每条测试走线用于接收至少一条待测信号线上的信号；N个开关单元，N个开关单元的第一端分别与N条待测信号线对应相连，每个开关单元的第二端连接于M条测试走线中任一条，每个开关单元用于控制对应的待测信号线与对应的测试走线连通；控制单元，用于对N个开关单元进行控制，从而，能够快速有效的测量出所需的信号，提高信号测量的准确性及有效性。

Description

显示器的芯片测试装置以及具有其的显示器

技术领域

本发明涉及显示技术领域，特别涉及一种显示器的芯片测试装置以及一种具有该装置的显示器。

背景技术

显示器例如TFT LCD在信赖性测试及正常使用过程中经常出现线不良及其它不良。相关技术中，在进行不良解析时，通常需要测量驱动芯片或其他走线的输出信号。但是，相关技术中信号线的表面存有绝缘层并无测试点，从而无法测量所需的信号，极大影响产品的解析测试。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种显示器的芯片测试装置，能够快速有效不失真的测量出所需的信号，提高信号测量的准确性及有效性。

本发明的另一个目的在于提出一种显示器。

为达到上述目的，本发明一方面实施例提出的一种显示器的芯片测试装置，包括：M条测试走线，每条测试走线穿插设置于芯片上的N条待测信号线，其中，当所述测试走线正对处于所述芯片的第一膜层的待测信号线时，所述测试走线设置于所述芯片的第二膜层，当所述测试走线正对处于第二膜层的待测信号线时，所述测试走线设置于第一膜层，每条测试走线用于接收至少一条待测信号线上的信号，其中，M、N均为大于1的整数，且M小于等于N；N个开关单元，所述N个开关单元的第一端分别与N条待测信号线对应相连，每个开关单元的第二端连接于所述M条测试走线中任一条，每个开关单元用于控制对应的待测信号线与对应的测试走线连通；控制单元，所述控制单元用于对所述N个开关单元进行控制，并通过控制开关单元导通以将对应的待测信号线上的信号导入到相应的测试走线。

根据本发明实施例提出的显示器的芯片测试装置，M条测试走线中的每条测试走线穿插设置于芯片上的N条待测信号线，且当测试走线正对处于芯片的第一膜层的待测信号线时，测试走线设置于芯片的第二膜层，当测试走线正对处于第二膜层的待测信号线时，测试走线设置于第一膜层，每条测试走线用于接收至少一条待测信号线上的信号，N个开关单元的第一端分别与N条待测信号线对应相连，每个开关单元的第二端连接于M条测试走线中任一条，每个开关单元控制对应的待测信号线与对应的测试走线连通，控制单元对N个开关单元进行控制，并通过控制开关单元导通以将对应的待测信号线上的信号导入到相应的测试走线，从而，能够快速有效不失真的测量出所需的信号，提高信号测量的准确性及有效性，进而可判断芯片输出有无异常，提高不良解析效率。

另外，根据本发明上述实施例的显示器的芯片测试装置还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述第一膜层与所述第二膜层之间设置有绝缘层，其中，通过所述绝缘层上的过孔将处于所述第一膜层的测试走线与处于所述第二膜层的测试走线顺序连接。

根据本发明的一个实施例，所述控制单元通过P条选通信号线与所述N个开关单元的控制极相连，其中，每条选通信号线与Q个开关单元的控制极相连，其中，P为小于等于N的正整数，Q大于等于且小于等于M。

根据本发明的一个实施例，所述选通信号线设置所述第一膜层，当所述测试走线正对处于所述选通信号线时，所述测试走线设置于第二膜层。

根据本发明的一个实施例，当Q大于1时，所述Q个开关单元的第一端分别与对应的Q条测试走线相连，所述Q个开关单元的第二端分别与所述M条测试走线中的Q条待测信号线相连，所述Q个开关单元控制对应的Q条待测信号线分别与所述Q条测试走线对应连通。

根据本发明的一个实施例，每条测试走线的两端分别通过所述第二膜层和氧化铟锡ITO层的过孔与两个测试端子对应相连。

根据本发明的一个实施例，所述测试端子与外部装置相连，所述外部装置通过所述测试端子接收所述测试走线输出的信号以对对应的待测信号线进行测试，所述外部装置还用于通过所述测试端子施加外部信号给与所述测试走线连通的待测信号线。

根据本发明的一个实施例，所述控制单元与所述外部装置相连，所述外部装置以编码方式下方指令给所述控制单元，以使所述控制单元根据所述指令对所述N个开关单元进行控制。

根据本发明的一个实施例，所述第一膜层为栅极层，所述第二膜层为源漏层。

为达到上述目的，本发明实施例还提出了一种显示器，包括所述的显示器的芯片测试装置。

根据本发明实施例提出的显示器，通过芯片测试装置能够快速有效不失真的测量出所需的信号，提高信号测量的准确性及有效性，进而可判断芯片输出有无异常，提高不良解析效率。

附图说明

图1是根据本发明一个实施例的显示器的芯片测试装置的原理示意图；

图2是根据图1中位置A即待测信号线、选通信号线及开关单元位置的横截面的膜层状态示意图；

图3是根据图1中位置B即测试走线位置的横截面的膜层状态示意图；

图4是根据图1中位置C即测试走线和测试端子位置的横截面的膜层状态示意图；

图5是根据本发明一个实施例的显示器的芯片测试装置的测试过程的原理示意图；以及

图6是根据本发明一个实施例的显示器的芯片测试装置的外灌电压过程的原理示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参考附图1-6来描述本发明实施例的显示器的芯片测试装置以及具有该装置的显示器。

根据图1-3的实施例，本发明实施例的显示器的芯片测试装置，包括：M条测试走线10、N个开关单元30和控制单元。

其中，每条测试走线10穿插设置于芯片上的N条待测信号线11，其中，当测试走线10正对处于芯片的第一膜层21的待测信号线11时，测试走线10设置于芯片的第二膜层22，当测试走线10正对处于第二膜层20的待测信号线11时，测试走线10设置于第一膜层21，每条测试走线10用于接收至少一条待测信号线11上的信号，其中，M、N均为大于1的整数，且M小于等于N。

换言之，在N条待测信号线11的中间可穿插设计M条测试走线。并且，在第一膜层21的待测信号线11位置，测试走线10为第二膜层走线，例如图1中的待测信号线S3、S6和S9均为第一膜层21的待测信号线11，相应地，在待测信号线S3、S6和S9这三列，测试走线10为第二膜层测试走线；在第二膜层22的待测信号线11位置，测试走线10为第一膜层走线，例如，图1中的待测信号线S1、S2、S4、S5、S7和S8均为第二膜层22的待测信号线11，相应地，在待测信号线S1、S2、S4、S5、S7和S8这六列，测试走线10为第一膜层测试走线。由此，使得M条测试走线10与N条待测信号线11错开绝缘。

进一步地，如图2-3所示，第一膜层22与第二膜层21之间设置有绝缘层50，其中，通过绝缘层50上的过孔51将处于第一膜层21的测试走线10与处于第二膜层22的测试走线10顺序连接。也就是说，通过绝缘层50上的过孔51可以将第一膜层测试走线及第二膜层测试走线连接，如图3中的虚线示出了测试走线10的走向。换言之，测试走线与待测信号线之间存在绝缘层50，不同膜层的测试走线通过绝缘层上的过孔相连接。

进一步地，如图4所示，每条测试走线10的两端分别通过第二膜层22和氧化铟锡ITO层70的过孔71与两个测试端子Pad对应相连。也就是说，测试走线10的两端通过第二膜层22与2nd ITO层的过孔71连接至测试端子Pad，从而实现一条完整贯穿待测信号线的测试走线。

在本发明的一个具体实施例中，第一膜层21为栅极层，即Gate层，第二膜层22为源漏层，即SD层。待测信号线可为显示器的驱动芯片的输出信号线。

如图1所示，N个开关单元30的第一端分别与N条待测信号线11对应相连，每个开关单元30的第二端连接于M条测试走线10中的任一条，每个开关单元30用于控制对应的待测信号线11与对应的测试走线10连通。其中，开关单元30可包括TFT开关，该TFT开关可在高电平的驱动下导通。

控制单元用于对N个开关单元30进行控制，并通过控制开关单元30导通以将对应的待测信号线11上的信号导入到相应的测试走线10。

也就是说，在确定某条待测信号线需测试时，可控制该待测信号线对应的开关单元30导通，以将该待测信号线与测试走线10相连通，例如，如图1所示，开关单元Q1可控制待测信号线S1与测试走线1连通，当待测信号线S1需要测试时，控制单元可以控制开关单元Q1导通，以使待测信号线S1通过开关单元Q1与测试走线10相连通。

由此，可以实现自由选择将某列待测信号线上的信号导入测试走线，进行测试。并且，测试走线与待测信号线间均有绝缘层隔离，从而不会影响芯片例如驱动芯片的正常工作。

具体地，根据本发明的一个实施例，如图1所示，控制单元通过P条选通信号线40与N个开关单元30的控制极相连，其中，每条选通信号线40与Q个开关单元30的控制极相连。其中，控制单元通过向P条选通信号线40输出高低电平以控制N个开关单元30的导通和关断。

需要说明的是，不同选通信号线40连接的开关单元的数量可相同，也可不相同。

也就是说，选通信号线40通过开关单元30将测试走线10与待测信号线11连接在一起，例如，图1中的信号线SW1、SW2和SW3均为选通信号线40，其中，信号线SW1与开关单元Q1的控制极相连，控制单元通过向选通信号线SW1输出高电平以控制开关单元Q1的导通，和通过向选通信号线SW1输出低电平以控制开关单元Q1的关断。

其中，P为小于等于N的正整数，Q大于等于且小于等于M。更具体地，P还大于等于N/M，M小于或等于N。

根据本发明的一个实施例，控制单元可与外部装置相连，外部装置以编码方式下方指令给控制单元，以使控制单元根据指令对N个开关单元30进行控制。

也就是说，当确定某根待测信号线11需测试时，外部装置可以编码方式下指令给控制单元，例如指令000B 01，其中，前4位000B代表地址，即芯片输出的第11列信号线，后两位01代表芯片输出给选通信号线的高低电平，01代表高电平，控制单元根据指令可给第11列信号线输出高电平，以使与第11列信号线相连的开关单元10导通，将与第11列信号线相连的开关单元10均连接至相应地测试走线，从而实现自由选择某列待测信号线上信号导入测试走线，进行测试。

根据本发明的一个实施例，选通信号线40可设置在第一膜层21，当测试走线10正对处于选通信号线40时，测试走线10设置于第二膜层22。

换言之，在N条待测信号线11的中间还可平行设置P条选通信号线40。并且，在第一膜层21的选通信号线40位置，测试走线10为第二膜层走线，例如图1中的待测信号线SW1、SW2和SW3均为第一膜层信号线，相应地，在待测信号线SW1、SW2和SW3这三列，测试走线10均为第二膜层测试走线。由此，使得M条测试走线10与P条选通信号线40错开绝缘。

更具体地，根据本发明的一个实施例，当Q大于1时，Q个开关单元30的第一端分别与对应的Q条测试走线10相连，Q个开关单元30的第二端分别与M条测试走线10中的Q条待测信号线11相连，Q个开关单元30控制对应的Q条待测信号线11分别与Q条测试走线10对应连通。

举例来说，在图1的示例中，M＝Q＝3，即言芯片测试装置包括3条测试走线10、每条选通信号线40可与3个开关单元30的控制极相连，具体的，选通信号线SW1可与开关单元Q1、开关单元Q2和开关单元Q3的控制极分别相连，开关单元Q1的第一端可与待测信号线S1相连，开关单元Q1的第二端可与测试走线1相连，开关单元Q2的第一端可与待测信号线S2相连，开关单元Q2的第二端可与测试走线2相连，开关单元Q3的第一端可与待测信号线S3相连，开关单元Q3的第二端可与测试走线3相连。

控制单元控制选通信号线SW1控制开关单元Q1、Q2和Q3同时导通和同时关断。当开关单元Q1、Q2和Q3同时导通时，待测信号线S1的信号导入到测试走线1，通过测试走线1的测试端子Pad可对待测信号线S1进行测试；待测信号线S2的信号导入到测试走线2，通过测试走线2的测试端子Pad可对待测信号线S2进行测试；待测信号线S3的信号导入到测试走线3，通过测试走线3的测试端子Pad可对待测信号线S3进行测试。

由此，通过3根测试走线，并通过1根选通信号线和3个开关单元可测量3列待测信号线输出的信号，极大减少芯片中选通信号线的数量。

根据本发明的一个实施例，测试端子Pad可与外部装置相连，外部装置通过测试端子Pad接收测试走线10输出的信号以对对应的待测信号线11进行测试。

也就是说，外部装置从测试端子Pad上即可测量芯片例如驱动芯片的输出信号，从而可快速有效不失真的测量出所需的信号，提高信号测量的准确性及有效性。

具体地，如图5所示，当控制单元通过选通信号线SW1控制开关单元Q1导通时，待测信号线S1上的信号可通过开关单元Q1导入到测试走线1，外部装置从测试走线1的测试端子Pad上即可测量待测信号线S1的输出信号。

进一步地，外部装置还用于通过测试端子Pad施加外部信号给与测试走线10连通的待测信号线11。也就是说，该测试走线10也可实现给待测信号线11外灌信号。并且，通过将不同信号线短接等作用，可以使得测试信号变得快捷有效。

具体地，如图6所示，当控制单元通过选通信号线SW1控制开关单元Q1导通时，外部装置也可通过测试走线1的测试端子Pad上向测试走线1外灌电压，并且外灌电压通过开关单元Q1可导入待测信号线S1，从而实现向显示器内外灌信号。

综上，根据本发明实施例提出的显示器的芯片测试装置，M条测试走线中的每条测试走线穿插设置于芯片上的N条待测信号线，且当测试走线正对处于芯片的第一膜层的待测信号线时，测试走线设置于芯片的第二膜层，当测试走线正对处于第二膜层的待测信号线时，测试走线设置于第一膜层，每条测试走线用于接收至少一条待测信号线上的信号，N个开关单元的第一端分别与N条待测信号线对应设置，N个开关单元的第二端与M条测试走线分别相连，每个开关单元控制对应的待测信号线与对应的测试走线连通，控制单元对N个开关单元进行控制，并通过控制开关单元导通以将对应的待测信号线上的信号导入到相应的测试走线，从而，能够快速有效不失真的测量出所需的信号，提高信号测量的准确性及有效性，进而可判断芯片输出有无异常，提高不良解析效率。

最后，本发明实施例还提出了一种显示器，包括上述实施例的显示器的芯片测试装置。

根据本发明实施例提出的显示器，通过芯片测试装置能够快速有效不失真的测量出所需的信号，提高信号测量的准确性及有效性，进而可判断芯片输出有无异常，提高不良解析效率。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种显示器的芯片测试装置，其特征在于，包括：

M条测试走线，每条测试走线穿插设置于芯片上的N条待测信号线，其中，当所述测试走线正对处于所述芯片的第一膜层的待测信号线时，所述测试走线设置于所述芯片的第二膜层，当所述测试走线正对处于第二膜层的待测信号线时，所述测试走线设置于第一膜层，每条测试走线用于接收至少一条待测信号线上的信号，其中，M、N均为大于1的整数，且M小于等于N；

N个开关单元，所述N个开关单元的第一端分别与N条待测信号线对应相连，每个开关单元的第二端连接于所述M条测试走线中任一条，每个开关单元用于控制对应的待测信号线与对应的测试走线连通；

控制单元，所述控制单元用于对所述N个开关单元进行控制，并通过控制开关单元导通以将对应的待测信号线上的信号导入到相应的测试走线。

2.根据权利要求1所述的显示器的芯片测试装置，其特征在于，所述第一膜层与所述第二膜层之间设置有绝缘层，其中，通过所述绝缘层上的过孔将处于所述第一膜层的测试走线与处于所述第二膜层的测试走线顺序连接。

3.根据权利要求1所述的显示器的芯片测试装置，其特征在于，所述控制单元通过P条选通信号线与所述N个开关单元的控制极相连，其中，每条选通信号线与Q个开关单元的控制极相连，其中，P为小于等于N的正整数，Q大于等于且小于等于M。

4.根据权利要求3所述的显示器的芯片测试装置，其特征在于，所述选通信号线设置所述第一膜层，当所述测试走线正对处于所述选通信号线时，所述测试走线设置于第二膜层。

5.根据权利要求3所述的显示器的芯片测试装置，其特征在于，当Q大于1时，所述Q个开关单元的第一端分别与对应的Q条测试走线相连，所述Q个开关单元的第二端分别与所述M条测试走线中的Q条待测信号线相连，所述Q个开关单元控制对应的Q条待测信号线分别与所述Q条测试走线对应连通。

6.根据权利要求5所述的显示器的芯片测试装置，其特征在于，每条测试走线的两端分别通过所述第二膜层和氧化铟锡ITO层的过孔与两个测试端子对应相连。

7.根据权利要求6所述的显示器的芯片测试装置，其特征在于，所述测试端子与外部装置相连，所述外部装置通过所述测试端子接收所述测试走线输出的信号以对对应的待测信号线进行测试，所述外部装置还用于通过所述测试端子施加外部信号给与所述测试走线连通的待测信号线。

8.根据权利要求7所述的显示器的芯片测试装置，其特征在于，所述控制单元与所述外部装置相连，所述外部装置以编码方式下方指令给所述控制单元，以使所述控制单元根据所述指令对所述N个开关单元进行控制。

9.根据权利要求1-8中任一项所述的显示器的芯片测试装置，其特征在于，所述第一膜层为栅极层，所述第二膜层为源漏层。

10.一种显示器，其特征在于，包括根据权利要求1-9中任一项所述的显示器的芯片测试装置。