CN107257237B - 采样可控的单片集成窄脉冲峰值保持电路 - Google Patents
采样可控的单片集成窄脉冲峰值保持电路 Download PDFInfo
- Publication number
- CN107257237B CN107257237B CN201710497159.2A CN201710497159A CN107257237B CN 107257237 B CN107257237 B CN 107257237B CN 201710497159 A CN201710497159 A CN 201710497159A CN 107257237 B CN107257237 B CN 107257237B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- sampling
- input
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 45
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 241001181114 Neta Species 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009189 diving Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种采样可控的单片集成窄脉冲峰值保持电路,包括峰值探测电路、阻抗转化电路和采保控制电路;峰值探测电路监测输入电压信号IN,并输出信号neta至采保控制电路中;采保控制电路控制对输入波门内的多个窄脉冲信号有选择性地进行采样保持,通过阻抗转化电路输出采样保持电压。本发明实现了一种采样可控的单片集成窄脉冲峰值保持电路,它可以对波门内出现的多个窄脉冲有选择性采保,提高了信号处理系统的精度,避免了系统的误动作。
Description
技术领域
本发明涉及一种窄脉冲峰值保持电路,属于电路技术领域。
背景技术
激光半主动式寻的制导具有打击精度高、成本低、结构简单和抗干扰能力强等优点,已广泛应用于地空导弹、空地导弹和空空导弹中。它利用激光发射器发射激光束照射目标,弹上导引头接收目标反射的激光回波信号,该信号经过处理,形成控制指令来指导弹体的飞行轨迹。它能实现间接瞄准,自寻的俯冲攻击,因此便于攻击复杂条件下的目标。
在激光半主动制导系统中,一般采用四象限光电探测器确定目标方位。而四象限探测器上接收到的激光一般为窄脉冲,在经过光电转换和前置放大器放大后,转换成脉宽仅为ns级的窄脉冲电压信号,一般高速AD也难以捕捉到其幅值。所以,需要设计适合的峰值采样保持电路来展宽窄脉冲的幅值。
四象限峰值保持电路是对出现在特定区域(波门)的窄脉冲信号的峰值进行采保。系统工作时,其自身会产生一个较大的回波信号,其幅值有时远大于真正目标的回波信号的幅值,而传统的峰值保持电路只能采保波门内出现的最大信号的峰值,在此情况下,电路没有提取出真正的目标位置的幅值,因而系统无法给出正确的控制指令来指导弹体的飞行轨迹。
目前,传统的峰值保持电路只能采保波门内最大信号的峰值,且大部分都是由分立器件搭建构成,虽然能实现采样保持的高精度,但成本高,功耗大;且外围则为μF级别的大电容和肖特基二极管,体积比较大;由分立器件搭建成的电路对布线和器件的选择要求很高以避免寄生和泄露对电路整体性能的影响。
而采用大规模集成电路技术实现窄脉冲峰值保持电路,可以缩小体积、降低功耗、提高抗干扰能力、增加可靠性和使用的灵活性等优点,具有及其重要的实际意义。
发明内容
本发明所要解决的技术问题是提供一种基于标准CMOS工艺实现的采样可控单片集成窄脉冲峰值保持电路,实现了对波门内出现的多个窄脉冲有选择性地采保。
为解决上述技术问题,本发明提供一种采样可控的单片集成窄脉冲峰值保持电路,其特征是,包括峰值探测电路、阻抗转化电路和采保控制电路;
峰值探测电路监测输入电压信号IN,并输出信号neta至采保控制电路中;
采保控制电路控制对输入波门内的多个窄脉冲信号有选择性地进行采样保持,通过阻抗转化电路输出采样保持电压。
采保控制电路的输入信号为峰值探测电路的输出信号neta、输入电压信号IN、波门信号BM、控制信号Control1、控制信号Control2、阈值电压VTH。
采保控制电路包括电压比较器Comp、D触发器和逻辑电路,通过电压比较器Comp对输入电压信号IN与阈值电压VTH进行比较,比较后的信号触发多个D触发器,由两个控制信号Control1、Control2结合峰值探测电路的输出信号neta和波门信号BM经逻辑电路逻辑运算,控制对输入波门内的多个窄脉冲信号有选择性地进行采样保持。
当Control1=0, Control2=0,采样保持波门内最大信号脉冲的峰值;
当Control1=0, Control2=1,采样保持波门内第一个脉冲后的最大脉冲的峰值;
当Control1=1, Control2=0,采样保持波门内第二个脉冲后的最大脉冲的峰值;
当Control1=1, Control2=1,采样保持波门内第三个脉冲后的最大脉冲的峰值;
以此类推,通过增加D触发器的个数,实现采样保持第N个脉冲后的最大脉冲的峰值。
电压比较器Comp的输出端、波门信号BM经与非逻辑后的反相信号分别作为各D触发器的时钟脉冲CK,第一D触发器的输入信号端接电源VDD,输出信号端连接第二D触发器的输入信号端,第二D触发器的输出信号端连接第三D触发器的输入信号端,依次类推;
第一D触发器的输出信号端、第二D触发器的输出信号端、第三D触发器的输出信号端与控制信号Control2、控制信号Control1及控制信号Control2、控制信号Control1的反相信号,结合峰值探测电路的输出信号neta和波门信号BM经逻辑电路逻辑运算,输出控制峰值探测电路中开关闭合或断开的信号。
峰值探测电路包括第一电阻R1、第二电阻R2、第一运放OP1、第一开关K1、第二开关K2和采样保持电容C;
输入的电压信号IN经第一开关K1和第一电阻R1和第二电阻R2作用后输入至第一运放OP1的正相输入端,输入的电压信号IN同时经第二开关K2连接至第一运放OP1的反相输入端和A点,A点经采样保持电容C接地的同时连接至阻抗转化电路中;第一开关K1并联在第一电阻R1的两端,即第一开关K1一端连接输入的电压信号IN,另一端连接到第一电阻R1和第二电阻R2的共接点;第一运放OP1的反相输入端连接至A点,第一运放OP1的输出端输出信号neta。
阻抗转化电路包括第三电阻R3、第四电阻R4和第二运放OP2;
第二运放OP2的正相输入端连接至峰值探测电路中的A点;第二运放OP2的反相输入端经第三电阻R3接地,第二运放OP2的反相输入端同时经第四电阻R4连接至第二运放OP2的输出端,第二运放OP2的输出端输出采样保持电压。
D触发器为时钟上升延触发翻转。
本发明所达到的有益效果:
本发明实现了一种采样可控的单片集成窄脉冲峰值保持电路,它可以对波门内出现的多个窄脉冲有选择性采保,提高了信号处理系统的精度,避免了系统的误动作。
附图说明
图1 四象限探测器信号处理系统框图;
图2 采样可控的窄脉冲峰值保持电路;
图3 采保控制电路;
图4a 传统的窄脉冲峰值保持波形图;
图4b 本发明的采保可控的多脉冲峰值保持波形图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
本发明原理如图2所示,主要包括以下几部分:
(1)峰值探测电路由电阻R1和R2、运放OP1、开关K1和K2、采样保持电容C组成。
输入的电压信号IN经开关K1和电阻R1和R2作用后输入至运放OP1的正相输入端,输入的电压信号IN同时经开关K2连接至运放OP1的反相输入端和A点,A点经采样保持电容C接地的同时连接至阻抗转化电路中。运放OP1的反相输入端连接至A点,运放OP1的输出端输出信号neta。对运放OP1,人为引入适当失调,使当运放OP1的正相输入端和负相输入端电压相等时,运放OP1输出电压为低。
(2)阻抗转化电路由电阻R3和R4、运放OP2组成。它提高输出采保电压OUT的驱动能力。同时选择R4/R3=R1/R2完成对采保(采样保持以下均简称采保)峰值精度的补偿。
运放OP2的正相输入端连接至峰值探测电路中的A点;运放OP2的反相输入端经电阻R3接地,运放OP2的反相输入端同时经电阻R4连接至运放OP2的输出端,运放OP2的输出端作为峰值保持电路输出的采保电压OUT。
由于运放的OP1和OP2的失调电压和电容电阻都有一定的温度系数,因此采保电压OUT会随着温度的变化而发生微小的变化。如果采保电压OUT随温度升高而减小时,选择具有正温度系数的电阻R4或R1,具有负温度系数的电阻R3或R2;如果采保电压OUT随温度升高增加时,选择具有负温度系数的电阻R4或R1,具有正温度系数的电阻R3或R2。电阻R1、R2、R3、和R4的温度系数与集成电路中选择的电阻工艺类型有关,电阻R1、R2、R3和R4可以选择不同温度系数的电阻类型。)
(3) 采保控制电路如图3,它主要由电压比较器Comp、D触发器和逻辑电路组成,实现对输入波门内的多个窄脉冲信号有选择性地采保。
采保控制电路的输入信号为峰值探测电路中运放OP1的输出端输出信号neta、电压信号IN、波门信号BM、控制信号Control1、控制信号Control2、阈值电压VTH。
输入的电压信号IN、阈值电压VTH分别进入电压比较器Comp正向输入端和负向输入端,电压比较器Comp的输出端、波门信号BM分别作为第五与非门A5的输入,第五与非门A5的输出经第一非门N1分别作为各D触发器的时钟脉冲CK,第一D触发器的输入信号端D接电源VDD,输出信号端Q连接第二D触发器的输入信号端D,第二D触发器的输出信号端Q连接第三D触发器的输入信号端D,依次类推;第一D触发器的输出信号端作为第一或非门H1的一输入端1F,第二D触发器的输出信号端/>作为第二或非门H2的一输入端2F,第三D触发器的输出信号端/>作为第三或非门H3的一输入端3F,依次类推;第一或非门H1的另一输入端连接第一与非门A1的输出端,第二或非门H2的另一输入端连接第二与非门A2的输出端,第三或非门H3的另一输入端连接第三与非门A3的输出端,依次类推;第四或非门H4的一个输入端接地,另一输入端连接第四与非门A4的输出端;控制信号Control2、控制信号Control1的反相信号分别作为第一与非门A1的两个输入端,控制信号Control1、控制信号Control2的反相信号分别作为第二与非门A2的两个输入端,控制信号Control1、控制信号Control2分别作为第三与非门A3的两个输入端,以此类推;控制信号Control1的反相信号、控制信号Control2的反相信号分别作为第四与非门A4的两个输入端。第一或非门H1、第二或非门H2、第三或非门H3和第四或非门H4的输出端均作为第五或非门H5的输入,第五或非门H5的输出及第六或非门H6的输出均作为第七或非门H7的输入,第六或非门H6的一个输入端接,另一输入端输入波门信号BM,第七或非门H7的输出及波门信号BM均作为第六与非门A6的输入,第六与非门A6的输出经第二非门N2后分别作为第七与非门A7、第八与非门A8的一个输入端,第七与非门A7的另一输入端接输入信号neta,第七与非门A7的输出作为第八与非门A8的另一个输入端,第八与非门A8输出信号K2;波门信号BM经第三非门N3后输出信号K1。
只有当BM=1时,电路对输入信号的峰值进行采保;当BM=0时,不保持信号峰值。
信号未到来:
当BM=0,开关K1闭合,K2也闭合。IN的电平同时到达OP1的正相输入端和反相输入端,输出采保电压OUT为低电平。
当BM=1,开关K1断开,OP1的正相输入端电压为R1和R2对IN的分压,电路采样开始。
信号到来:
由‘峰值探测’电路监测输入电压信号IN,在信号的峰值到来之前,开关K2闭合,采样保持电容C在A点电压处跟随输入电压信号变化,因此,输出采保电压OUT也跟随输入电压信号IN的变化;当输入电压信号的峰值到来时,开关K2迅速关断,将采样到的峰值电压保存下来。
控制信号Control1和Control2决定了采保波门信号BM内的第几个脉冲。
VTH为设定的阈值电压。当输入电压信号IN的峰值电压大于阈值电压VTH时,电压比较器Comp输出为高;当输入电压信号IN的峰值电压小于阈值电压VTH时,电压比较器Comp输出为低。
采保控制电路的输出信号为K1和K2。K1=0表式开关K1断开,当K1=1表式开关K1闭合;K2=0表式开关K2断开,当K2=1表式开关K2闭合。
采保控制电路
采保控制电路如图3所示。
当输入电压信号IN的峰值电压大于阈值电压VTH时,电压比较器Comp输出为高;当输入电压信号IN的峰值电压小于阈值电压VTH时,电压比较器Comp输出为低。
D触发器为时钟上升延触发翻转。VDD是电源。
当Control1=0, Control2=0
电路采保波门内最大信号脉冲的峰值。
当Control1=0, Control2=1
电路采保波门内第一个脉冲后的最大脉冲的峰值。
当Control1=1, Control2=0
电路采保波门内第二个脉冲后的最大脉冲的峰值。
当Control1=1, Control2=1
电路采保波门内第三个脉冲后的最大脉冲的峰值。
以此类推,通过增加采保控制电路中的D触发器的个数,来实现采保第N个脉冲后的最大脉冲的峰值。
如图1和图4a、图4b,波门内出现3个脉冲信号,但第一个和第二个为系统噪声或干扰信号,非实际的目标回波信号,而真正的目标回波信号为波门内的第三个信号。传统的峰值保持电路波形如图4a所示,它最终保持的峰值电压为波门内的最大信号的峰值,如果系统噪声或干扰信号电压峰值大于真正的回波信号的电压峰值,则输出采保电压OUT错误。
对于图4b,本发明通过选择Control1=1, Control2=0,电路采保波门内第二个脉冲后的最大脉冲的峰值,即真正的回波信号,则峰保输出OUT正确。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (7)
1.一种采样可控的单片集成窄脉冲峰值保持电路,其特征是,包括峰值探测电路、阻抗转化电路和采保控制电路;
峰值探测电路监测输入电压信号IN,并输出信号neta至采保控制电路中;
采保控制电路控制对输入波门内的多个窄脉冲信号有选择性地进行采样保持,通过阻抗转化电路输出采样保持电压;
采保控制电路包括电压比较器Comp、D触发器和逻辑电路,通过电压比较器Comp对输入电压信号IN与阈值电压VTH进行比较,比较后的信号触发多个D触发器,由两个控制信号Control1、Control2结合峰值探测电路的输出信号neta和波门信号BM经逻辑电路逻辑运算,控制对输入波门内的多个窄脉冲信号有选择性地进行采样保持。
2.根据权利要求1所述的采样可控的单片集成窄脉冲峰值保持电路,其特征是,采保控制电路的输入信号为峰值探测电路的输出信号neta、输入电压信号IN、波门信号BM、控制信号Control1、控制信号Control2、阈值电压VTH。
3.根据权利要求1所述的采样可控的单片集成窄脉冲峰值保持电路,其特征是,
当Control1=0,Control2=0,采样保持波门内最大信号脉冲的峰值;
当Control1=0,Control2=1,采样保持波门内第一个脉冲后的最大脉冲的峰值;
当Control1=1,Control2=0,采样保持波门内第二个脉冲后的最大脉冲的峰值;
当Control1=1,Control2=1,采样保持波门内第三个脉冲后的最大脉冲的峰值;
以此类推,通过增加D触发器的个数,实现采样保持第N个脉冲后的最大脉冲的峰值。
4.根据权利要求1所述的采样可控的单片集成窄脉冲峰值保持电路,其特征是,电压比较器Comp的输出端、波门信号BM经与非逻辑后的反相信号分别作为各D触发器的时钟脉冲CK,第一D触发器的输入信号端接电源VDD,输出信号端连接第二D触发器的输入信号端,第二D触发器的输出信号端连接第三D触发器的输入信号端,依次类推;
第一D触发器的输出信号端、第二D触发器的输出信号端、第三D触发器的输出信号端与控制信号Control2、控制信号Control1及控制信号Control2、控制信号Control1的反相信号,结合峰值探测电路的输出信号neta和波门信号BM经逻辑电路逻辑运算,输出控制峰值探测电路中开关闭合或断开的信号。
5.根据权利要求1所述的采样可控的单片集成窄脉冲峰值保持电路,其特征是,
峰值探测电路包括第一电阻R1、第二电阻R2、第一运放OP1、第一开关K1、第二开关K2和采样保持电容C;
输入的电压信号IN经第一开关K1和第一电阻R1和第二电阻R2作用后输入至第一运放OP1的正相输入端,输入的电压信号IN同时经第二开关K2连接至第一运放OP1的反相输入端和A点,A点经采样保持电容C接地的同时连接至阻抗转化电路中;第一开关K1并联在第一电阻R1的两端;第一运放OP1的反相输入端连接至A点,第一运放OP1的输出端输出信号neta。
6.根据权利要求1或5所述的采样可控的单片集成窄脉冲峰值保持电路,其特征是,
阻抗转化电路包括第三电阻R3、第四电阻R4和第二运放OP2;
第二运放OP2的正相输入端连接至峰值探测电路中的A点;第二运放OP2的反相输入端经第三电阻R3接地,第二运放OP2的反相输入端同时经第四电阻R4连接至第二运放OP2的输出端,第二运放OP2的输出端输出采样保持电压。
7.根据权利要求1所述的采样可控的单片集成窄脉冲峰值保持电路,其特征是,D触发器为时钟上升延触发翻转。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710497159.2A CN107257237B (zh) | 2017-06-26 | 2017-06-26 | 采样可控的单片集成窄脉冲峰值保持电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710497159.2A CN107257237B (zh) | 2017-06-26 | 2017-06-26 | 采样可控的单片集成窄脉冲峰值保持电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107257237A CN107257237A (zh) | 2017-10-17 |
CN107257237B true CN107257237B (zh) | 2024-02-27 |
Family
ID=60024227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710497159.2A Active CN107257237B (zh) | 2017-06-26 | 2017-06-26 | 采样可控的单片集成窄脉冲峰值保持电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107257237B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108809278B (zh) * | 2018-08-27 | 2024-01-26 | 北方电子研究院安徽有限公司 | 一种窄脉冲峰值采样保持电路 |
CN113406602B (zh) * | 2021-05-21 | 2024-04-26 | 中山大学 | 一种脉冲峰值保持电路及控制方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4641246A (en) * | 1983-10-20 | 1987-02-03 | Burr-Brown Corporation | Sampling waveform digitizer for dynamic testing of high speed data conversion components |
JPH0431771A (ja) * | 1990-05-28 | 1992-02-03 | Advantest Corp | ピーク検出器 |
US6529460B1 (en) * | 1998-01-31 | 2003-03-04 | Seagate Technology Llc | Detection of pulse peak instance and amplitude in a storage drive |
JP2006087119A (ja) * | 2005-09-16 | 2006-03-30 | Oki Electric Ind Co Ltd | 検波回路 |
CN102369670A (zh) * | 2009-04-15 | 2012-03-07 | 飞思卡尔半导体公司 | 带数字转换的峰值检测 |
CN102394570A (zh) * | 2011-10-26 | 2012-03-28 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种单片集成窄脉冲峰值保持电路 |
CN106342398B (zh) * | 2008-08-07 | 2012-10-03 | 中国空空导弹研究院 | 窄脉冲峰值保持电路 |
CN103117734A (zh) * | 2013-01-31 | 2013-05-22 | 杭州士兰微电子股份有限公司 | 峰值检测电路、输入前馈补偿电路和功率因数校正电路 |
CN203287423U (zh) * | 2013-05-24 | 2013-11-13 | 麦格雷博电子(深圳)有限公司 | 一种窄脉冲磁场峰值检测结构 |
CN104022759A (zh) * | 2014-06-13 | 2014-09-03 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种高精度单片集成窄脉冲峰值保持电路 |
-
2017
- 2017-06-26 CN CN201710497159.2A patent/CN107257237B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4641246A (en) * | 1983-10-20 | 1987-02-03 | Burr-Brown Corporation | Sampling waveform digitizer for dynamic testing of high speed data conversion components |
JPH0431771A (ja) * | 1990-05-28 | 1992-02-03 | Advantest Corp | ピーク検出器 |
US6529460B1 (en) * | 1998-01-31 | 2003-03-04 | Seagate Technology Llc | Detection of pulse peak instance and amplitude in a storage drive |
JP2006087119A (ja) * | 2005-09-16 | 2006-03-30 | Oki Electric Ind Co Ltd | 検波回路 |
CN106342398B (zh) * | 2008-08-07 | 2012-10-03 | 中国空空导弹研究院 | 窄脉冲峰值保持电路 |
CN102369670A (zh) * | 2009-04-15 | 2012-03-07 | 飞思卡尔半导体公司 | 带数字转换的峰值检测 |
CN102394570A (zh) * | 2011-10-26 | 2012-03-28 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种单片集成窄脉冲峰值保持电路 |
CN103117734A (zh) * | 2013-01-31 | 2013-05-22 | 杭州士兰微电子股份有限公司 | 峰值检测电路、输入前馈补偿电路和功率因数校正电路 |
CN203287423U (zh) * | 2013-05-24 | 2013-11-13 | 麦格雷博电子(深圳)有限公司 | 一种窄脉冲磁场峰值检测结构 |
CN104022759A (zh) * | 2014-06-13 | 2014-09-03 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种高精度单片集成窄脉冲峰值保持电路 |
Non-Patent Citations (4)
Title |
---|
一种应用于MCA中的高速高精度峰值保持器PKD01;马桥斌;梁璐;;电子元器件应用(第Z1期);全文 * |
吴宁 ; 李正生 ; 张民 ; .高速脉冲峰值保持电路的设计.电子设计工程.2012,(第11期),全文. * |
彭宇 ; 苏弘 ; 董成富 ; 李勇 ; 李素琴 ; 李小刚 ; 马晓莉 ; 千奕 ; .一种适用于高速窄脉冲的峰值保持电路.核电子学与探测技术.2007,(第02期),全文. * |
胡贤龙 ; 翁东山 ; 冯旗 ; 周世椿 ; .窄脉冲信号峰值保持器.核电子学与探测技术.2009,(第01期),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN107257237A (zh) | 2017-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108809278B (zh) | 一种窄脉冲峰值采样保持电路 | |
CN107257237B (zh) | 采样可控的单片集成窄脉冲峰值保持电路 | |
CN102394570B (zh) | 一种单片集成窄脉冲峰值保持电路 | |
US20150369918A1 (en) | Laser alignment and tracking system | |
US20180083608A1 (en) | Voltage comparator, voltage comparison method of the same, and reset method of the same | |
CN107678010B (zh) | 脉冲激光雷达的多阶高通容阻时刻鉴别电路 | |
CN110649934B (zh) | 信号接收器电路 | |
CN110275173A (zh) | 一种激光测距系统 | |
US11888498B2 (en) | Elimination of probability of bit errors in successive approximation register (SAR) analog-to-digital converter (ADC) logic | |
CN207265993U (zh) | 采样可控的单片集成窄脉冲峰值保持电路 | |
US10084415B1 (en) | Fast charge for quick amplifier settling | |
US7719321B2 (en) | Short pulse rejection circuit and method thereof | |
CN106160706A (zh) | 一种双通道时刻鉴别电路 | |
KR102689238B1 (ko) | 스트롱암 래치 비교기 | |
CN104406469B (zh) | 一种激光引信信号处理电路及其信号处理方法 | |
US7746096B1 (en) | Impedance buffer and method | |
CN208849744U (zh) | 一种窄脉冲峰值采样保持电路 | |
US20190096501A1 (en) | Low Distortion Sample and Hold (S/H) Circuits and Associated Methods for Use with Analog-to-Digital Converters (ADCs) | |
US4825103A (en) | Sample-and-hold circuit | |
US20170288672A1 (en) | Level shifter and method of calibration | |
CN103499248B (zh) | 高速旋转弹丸计转数电路 | |
US5836004A (en) | Differential mode time to digital converter | |
CN110492871B (zh) | 一种后沿定时的恒比定时电路 | |
Arai et al. | Finite aperture time effects in sampling circuit | |
CN107835000B (zh) | 一种用于脉冲码型发生器的输出电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 233040 No.10 Caiyuan Road, Bengbu City, Anhui Province Applicant after: Anhui North Microelectronics Research Institute Group Co.,Ltd. Address before: 233040 No.10 Caiyuan Road, Bengbu City, Anhui Province Applicant before: NORTH ELECTRON RESEARCH INSTITUTE ANHUI Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |