CN104406469B - 一种激光引信信号处理电路及其信号处理方法 - Google Patents

Abstract

一种激光引信信号处理电路及其信号处理方法，激光引信信号处理电路包含FPGA电路，该FPGA电路上集成I/O口电路、全局时钟网络、时序处理电路和逻辑处理电路，利用FPGA电路完成高速时间采样、波门匹配和逻辑处理的功能，取代传统的高速采样电路、时序处理电路和逻辑处理电路，使电路可放入直径为127mm的圆周面积内，解决了小体积高性能激光引信信号处理电路面积要求小和性能要求高，传统信号处理方法难以实现的问题。

Description

一种激光引信信号处理电路及其信号处理方法

技术领域

本发明涉及激光引信信号处理领域，尤其涉及一种激光引信信号处理电路及其信号处理方法。

背景技术

激光引信是利用激光束探测或感知目标，通过对目标反射的回波信号进行分析来确定战斗部最佳起爆时间的一种新型引信。为了提高作用距离，满足全向探测的要求，激光引信采用四个或以上的探测通道，这就要求其信号处理电路具备多通道信号处理能力；为了提高抗干扰性能，激光引信采用窄脉冲发射技术，要求通过其信号处理电路能够精确测量反射的回波信号相对发射脉冲信号的延时(以下简称回波延时)和反射回波信号的脉冲宽度(以下简称回波脉宽)，来实现抗干扰算法；激光引信采用脉冲探测体制，要求其信号处理电路具备波门匹配或者波门选通功能(即判断回波信号是否出现在预先设置的逻辑波门内)，来实现起爆距离控制。此外，为适应小型化的需要，信号处理电路必须在小体积内实现上述所有功能。

传统的采样电路的实现方式主要有以下几种：

1、利用时间间隔测量芯片(例如TDC-GP系列)搭建时间采样电路来测量回波延时和回波脉宽，传输给后级的信号处理电路做进一步的信号分析。这种实现方式时间测量精度最高可达100ps左右(等效于10GHz采样频率)，但要搭建采样电路来同时处理六个通道的回波信号，需要重复使用时间间隔测量芯片及其外围电路，电路面积大，难以满足该激光引信的使用要求。

2、利用模数转换芯片(即A/D芯片)对回波信号进行采样，来测量回波延时和回波脉宽，传输给后级的信号处理电路做进一步的信号分析。这种实现方式同时处理六个通道的回波信号，需要重复使用模数转换芯片及其外围电路，电路面积大，难以满足该激光引信的使用要求。

传统脉冲体制的波门匹配是通过时序处理电路产生逻辑波门，然后驱动PIN二极管开关(在普通二极管PN结之间加入薄层低掺杂的本征(I)半导体，组成P-I-N结构的二极管，用于高频信号通断控制，简称PIN二极管开关)来实现。当逻辑波门为“1”时PIN二极管开关闭合，允许信号通过；当逻辑波门为“0”时PIN二极管开关打开，禁止信号通过。后级的信号处理电路通过模数转换芯片监测PIN二极管开关输出端的信号幅值，当幅值大于一定值就认为回波信号落入逻辑波门内，通过合理地设置逻辑波门位置，来实现起爆距离控制。这种实现方式要同时处理六通道信号，就需要重复使用PIN二极管开关及模数转换芯片，电路面积大，难以满足该激光引信的使用要求。

通过上述分析可知，传统的信号处理方式难以在性能和电路面积上同时满足该激光引信的使用要求。

发明内容

本发明提供一种激光引信信号处理电路及其信号处理方法，采用数字信号处理集成设计，利用FPGA芯片完成高速时间采样、波门匹配和逻辑处理的功能，取代传统的高速采样电路、时序处理电路和逻辑处理电路，使电路可放入直径为127mm的圆周面积内，解决了小体积高性能激光引信信号处理电路面积要求小和性能要求高，传统信号处理方法难以实现的问题。

为了达到上述目的，本发明提供一种激光引信信号处理电路，所述的激光引信信号处理电路包含FPGA电路和电性连接该FPGA电路输入端的整形电路，所述的FPGA电路包含I/O口电路、电性连接I/O口电路的全局时钟网络、电性连接I/O口和全局时钟网络的时序处理电路、以及电性连接时序处理电路输出端的逻辑处理电路。

所述的FPGA电路采用FPGA芯片，该FPGA芯片上集成I/O口电路、全局时钟网络、时序处理电路和逻辑处理电路，利用FPGA芯片完成高速时间采样、时序处理和逻辑处理功能，取代传统的高速采样电路、时序处理电路和逻辑处理电路，使电路可放入直径为127mm的圆周面积内。

所述的I/O口电路包含六个I/O口，每个I/O口对应接收一个通道的回波信号。

所述的时序处理电路中包含回波延时计数器和回波脉宽计数器。

所述的激光引信信号处理电路还包含电性连接该FPGA电路的数字信号处理器。

本发明还提供一种基于激光引信信号处理电路的信号处理方法，该信号处理方法包含以下步骤：

步骤S0、整形电路将六通道回波信号整形成电平为0V或3.3V的TTL电平，将整形后的六通道回波信号的输入电平发送给FPGA电路中的I/O口电路；

步骤S1、FPGA电路中的全局时钟网络产生全局时钟信号发送给I/O口电路，产生逻辑波门发送给时序处理电路；

该全局时钟网络的频率为250MHz，周期为4ns；

所述的逻辑波门包含发射基准和距离门；

步骤S2、FPGA电路中的I/O口电路得到回波01序列；

I/O口电路的六个I/O口在全局时钟信号的上升沿对整形后的六通道回波信号的输入电平进行判别，大于等于2.5V记为“1”，小于等于0.7V记为“0”，由此得到回波信号在全局时钟信号上升沿变化的回波01序列，将该回波01序列发送给时序处理电路；

步骤S3、FPGA电路中的时序处理电路计算得到回波延时时间、回波脉冲宽度，并进行数字波门匹配得到回波落入距离门标志信号，将回波延时时间、回波脉冲宽度，并进行数字波门匹配得到回波落入距离门标志信号发送给逻辑处理电路；

步骤S4、FPGA电路中的逻辑处理电路根据回波延时时间、回波脉冲宽度、回波落入距离门标志信号，采用抗干扰算法和起爆距离控制方法获得报警信号。

所述的步骤S3中，计算回波延时时间包含以下步骤：

步骤1、时序处理电路利用回波延时计数器来记录回波延时持续周期T1；

在全局时钟信号的每个上升沿进行判断，当发射基准由“0”变为“1”时，回波延时计数器开始计数，当回波01序列由“0”变为“1”时，回波延时计数器停止计数；

步骤2、将回波延时计数器的结果T1乘以全局时钟信号的周期得到回波延时时间。

所述的步骤S3中，计算回波脉冲宽度包含以下步骤：

步骤1、时序处理电路利用回波脉宽计数器来记录回波脉宽持续周期T2；

在全局时钟信号的每个上升沿进行判断，当回波01序列由“0”变为“1”时，回波脉宽计数器开始计数，当回波01序列由“1”变为“0”时，回波脉宽计数器停止计数；

步骤2、将回波脉宽计数器的结果T2乘以全局时钟信号的周期得到回波脉冲宽度。

所述的步骤S3中，进行数字波门匹配得到回波落入距离门标志信号包含以下步骤：

时序处理电路将I/O口电路采样的回波01序列与距离门进行比较，在全局时钟信号的每个上升沿进行判断，当距离门为高电平“1”的期间内，如果回波01序列由“0”变为“1”，则认为回波落入距离门内，产生标志信号，否则认为回波未落入距离门内，不产生标志信号。

所述的信号处理方法中，在进行步骤S4之后，还进行步骤S5、数字信号处理器接收FPGA电路中的逻辑处理电路发送的报警信号，数字信号处理器将报警信号发送给战斗部，实现起爆。

本发明采用数字信号处理集成设计，利用FPGA芯片完成高速时间采样、波门匹配和逻辑处理的功能，取代传统的高速采样电路、时序处理电路和逻辑处理电路，使电路可放入直径为127mm的圆周面积内，解决了小体积高性能激光引信信号处理电路面积要求小和性能要求高，传统信号处理方法难以实现的问题。

附图说明

图1是本发明提供的一种激光引信信号处理电路的电路框图。

图2是整形电路的电路图。

图3是时序示意图。

图4是本发明提供的信号处理方法的流程图。

具体实施方式

以下根据图1～图4，具体说明本发明的较佳实施例。

如图1所示，本发明提供一种激光引信信号处理电路，该电路包含FPGA(现场可编程逻辑门阵列，FieldProgrammableGateArray)电路101、电性连接该FPGA电路101的整形电路102、以及电性连接该FPGA电路101的数字信号处理器103。

所述的FPGA电路101包含电性连接整形电路102输出端的I/O口(输入输出接口)电路1011、电性连接I/O口电路1011的全局时钟网络1012、电性连接I/O口1011和全局时钟网络1012的时序处理电路1013、以及电性连接时序处理电路1013输出端的逻辑处理电路1014，该逻辑处理电路1014电性连接所述的数字信号处理器103，与数字信号处理器103之间进行双向信号传输。

如图2所示，所述的整形电路102包含电性连接的隔直电容C、稳压二极管D和下拉电阻R，所述的隔直电容C的一端连接整形电路102的输入端INPUT，另一端连接整形电路102的输出端OUTPUT，所述的稳压二极管的正极连接电源VCC，负极串联下拉电阻R之后接地；所述的整形电路102对输入端的六通道回波信号整形，去除噪声和直流分量，将六通道回波信号电平整形成TTL(晶体管-晶体管逻辑)电平(0V或3.3V)，能够满足FPGA电路101的输入要求。

所述的全局时钟网络1012利用锁相环电路将外部晶振时钟倍频到250MHz后作为全局时钟网络的频率，全局时钟网络1012产生全局时钟信号发送给I/O口电路1011，全局时钟网络1012产生逻辑波门(如图3中的发射基准和距离门)发送给时序处理电路1013。

所述的锁相环电路是在FPGA电路内部编程实现的。

所述的I/O口电路1011包含六个I/O口，每个I/O口对应接收一个通道的回波信号；六个I/O口在全局时钟信号的每个上升沿对经整形电路102整形后的六通道回波信号的输入电平进行判别，大于等于2.5V的记为“1”，小于等于0.7V的记为“0”，由此可以得到回波信号的一个在全局时钟信号上升沿变化的01序列(如图3所示，以下简称回波01序列)，将该序列发送给时序处理电路1013；所述的I/O口电路1011通过重复使用6个I/O口即可同时完成对六通道回波信号的高速数字采样，并且采样频率均等价于全局时钟信号的频率，因此采样时间精度达到4ns，同时，由于树形结构的全局时钟网络1012在各I/O口的时钟偏斜极小，因此时钟稳定性和可靠性高。

所述的时序处理电路1013将I/O口电路1011采样的回波01序列与全局时钟网络1012产生的发射基准进行比较，计算得到回波延时时间和回波脉冲宽度，具体方法如下：时序处理电路1013利用回波延时计数器来记录回波延时持续周期T1，在全局时钟信号的每个上升沿进行判断，当发射基准由“0”变为“1”时，回波延时计数器开始计数，当回波01序列由“0”变为“1”时，回波延时计数器停止计数，将回波延时计数器的结果T1乘以全局时钟信号的周期(4ns)就得到回波延时时间；同理，时序处理电路1013利用回波脉宽计数器来记录回波脉冲持续周期T2，当回波01序列由“0”变为“1”时，回波脉宽计数器开始计数，当回波01序列由“1”变为“0”时，回波脉宽计数器停止计数，将回波脉宽计数器的结果T2乘以全局时钟信号的周期(4ns)就得到回波脉冲宽度；回波01序列的采样和处理时钟均为250MHz，因此得到的回波延时时间和回波脉冲宽度的时间测量精度能达到4ns。

所述的回波延时计数器和回波脉宽计数器通过在FPGA芯片上编程实现。

所述的时序处理电路1013进行数字波门匹配，将I/O口电路1011采样的回波01序列与距离门进行比较，具体方法如下：在全局时钟信号的每个上升沿进行判断，当距离门为高电平“1”的期间内，如果回波01序列由“0”变为“1”，则认为回波落入距离门内，产生标志信号，否则认为回波未落入距离门内；时序处理电路1013在FPGA电路内部完成数字波门匹配，相较于传统的基于PIN二极管开关的波门匹配电路，无需额外硬件，电路面积小，并且可以通过调整或增加逻辑波门完成所需的波门匹配，处理方式更为灵活。

所述的时序处理电路1013将回波延时时间、回波脉冲宽度、回波落入距离门标志信号发送给逻辑处理电路1014。

所述的逻辑处理电路1014根据回波延时时间、回波脉冲宽度、回波落入距离门标志信号，在现有技术的基础上，通过目标识别判据(包含回波延时范围要求、回波脉冲宽度要求和回波与距离门时序关系等)，实现抗干扰算法和起爆距离控制等逻辑处理功能，当满足该激光引信的启动判据(即回波延时在激光引信作用距离内、回波脉宽在根据真实目标标定的范围内且回波落入距离门)时，产生报警信号，将报警信号发送给数字信号处理器103。

所述的FPGA电路采用FPGA芯片，所述的I/O口电路1011是FPGA芯片自带的I/O口，所述的全局时钟网络1012是FPGA芯片自带的全局时钟网络，所述的时序处理电路1013和逻辑处理电路1014都是在FPGA芯片上编程实现的。

所述的数字信号处理器103通过CAN通信电路与总线通信，接收目标速度、目标高度和环境温度等信息，按照熟知的引战延时算法的要求对报警信号延时一段时间后发送给起爆电路，实现起爆延时功能。

该激光引信信号处理电路采用数字信号处理的集成设计方案，利用FPGA电路完成高速时间采样、波门匹配和逻辑处理的功能，FPGA电路的I/O口电路、时序处理电路、逻辑处理电路通过内部导线进行信号传输，这一设计大大减小了传统的高速采样电路和采样信号传输所需的面积，使最终的电路可放入直径为127mm的圆周面积内。

如图4所示，本发明还提供一种基于激光引信信号处理电路的信号处理方法，包含以下步骤：

步骤S0、整形电路102将六通道回波信号整形成TTL电平；

整形电路102对六通道回波信号进行整形，去除噪声和直流分量，将六通道回波信号电平整形成TTL电平(0V或3.3V)；

步骤S1、FPGA电路中的全局时钟网络1012产生全局时钟信号发送给I/O口电路1011，产生逻辑波门发送给时序处理电路1013；

该全局时钟网络1012的频率为250MHz；

所述的逻辑波门包含发射基准和距离门；

步骤S2、I/O口电路1011得到回波01序列；

I/O口电路1011的六个I/O口在全局时钟信号的每个上升沿对整形电路102输入的整形后的六通道回波信号的输入电平进行判别，大于等于2.5V的记为“1”，小于等于0.7V的记为“0”，由此可以得到回波信号的一个在全局时钟信号上升沿变化的01序列(简称回波01序列)，将该回波01序列发送给时序处理电路1013；

步骤S3、时序处理电路1013计算得到回波延时时间、回波脉冲宽度，并进行数字波门匹配得到回波落入距离门标志信号，将回波延时时间、回波脉冲宽度，并进行数字波门匹配得到回波落入距离门标志信号发送给逻辑处理电路1014；

步骤S4、逻辑处理电路1014根据回波延时时间、回波脉冲宽度、回波落入距离门标志信号，采用抗干扰算法和起爆距离控制方法获得报警信号，将报警信号发送给数字信号处理器103；

步骤S5、数字信号处理器103将报警信号延时发送给起爆电路。

所述的步骤S3中，计算回波延时时间包含以下步骤：

步骤1、时序处理电路1013利用回波延时计数器来记录回波延时持续周期T1；

在全局时钟信号的每个上升沿进行判断，当发射基准由“0”变为“1”时，回波延时计数器开始计数，当回波01序列由“0”变为“1”时，回波延时计数器停止计数；

步骤2、将回波延时计数器的结果T1乘以全局时钟信号的周期得到回波延时时间。

所述的步骤S3中，计算回波脉冲宽度包含以下步骤：

步骤1、时序处理电路1013利用回波脉宽计数器来记录回波脉宽持续周期T2；

在全局时钟信号的每个上升沿进行判断，当回波01序列由“0”变为“1”时，回波脉宽计数器开始计数，当回波01序列由“1”变为“0”时，回波脉宽计数器停止计数；

步骤2、将回波脉宽计数器的结果T2乘以全局时钟信号的周期得到回波脉冲宽度。

所述的步骤S3中，进行数字波门匹配得到回波落入距离门标志信号包含以下步骤：

时序处理电路1013将I/O口电路1011采样的回波01序列与距离门进行比较，在全局时钟信号的上升沿进行判断，当距离门为高电平“1”的期间内，如果回波01序列由“0”变为“1”，则认为回波落入距离门内，产生标志信号，否则认为回波未落入距离门内，不产生标志信号。

本发明具体应用于一种六个探测通道、外形尺寸为φ127×112mm的全向探测激光引信，通过测量回波延时和回波脉宽(精度要求在5ns以内)，实现抗干扰算法，通过波门匹配功能，实现起爆距离控制。

由于本发明应用的激光引信要求精确测量回波延时和回波脉宽，但对回波幅值采样精度无要求，因此其信号处理电路要对反射回波进行时间上的高速采样。

本发明采用数字信号处理集成设计方案，利用FPGA芯片完成高速时间采样、波门匹配和逻辑处理的功能，取代传统的高速采样电路、时序处理电路和逻辑处理电路，使电路可放入直径为127mm的圆周面积内，解决了小体积高性能激光引信信号处理电路面积要求小和性能要求高，传统信号处理方案难以实现的问题。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种激光引信信号处理电路，其特征在于，所述的激光引信信号处理电路包含FPGA电路(101)和电性连接该FPGA电路(101)输入端的整形电路(102)，所述的FPGA电路(101)包含I/O口电路(1011)、电性连接I/O口电路(1011)的全局时钟网络(1012)、电性连接I/O口(1011)和全局时钟网络(1012)的时序处理电路(1013)、以及电性连接时序处理电路(1013)输出端的逻辑处理电路(1014)。

2.如权利要求1所述的激光引信信号处理电路，其特征在于，所述的FPGA电路采用FPGA芯片，该FPGA芯片上集成I/O口电路(1011)、全局时钟网络(1012)、时序处理电路(1013)和逻辑处理电路(1014)，利用FPGA芯片完成高速时间采样、时序处理和逻辑处理功能，使电路可放入直径为127mm的圆周面积内。

3.如权利要求2所述的激光引信信号处理电路，其特征在于，所述的I/O口电路(1011)包含六个I/O口，每个I/O口对应接收一个通道的回波信号。

4.如权利要求3所述的激光引信信号处理电路，其特征在于，所述的时序处理电路(1013)中包含回波延时计数器和回波脉宽计数器。

5.如权利要求4所述的激光引信信号处理电路，其特征在于，所述的激光引信信号处理电路还包含电性连接该FPGA电路(101)输出端的数字信号处理器(103)。

6.一种基于如权利要求1-5中任意一项所述的激光引信信号处理电路的信号处理方法，其特征在于，该信号处理方法包含以下步骤：

步骤S0、整形电路(102)将六通道回波信号整形成电平为0V或3.3V的TTL电平，将整形后的六通道回波信号的输入电平发送给FPGA电路(101)中的I/O口电路(1011)；

步骤S1、FPGA电路(101)中的全局时钟网络(1012)产生全局时钟信号发送给I/O口电路(1011)，产生逻辑波门发送给时序处理电路(1013)；

该全局时钟网络(1012)的频率为250MHz，周期为4ns；

所述的逻辑波门包含发射基准和距离门；

步骤S2、FPGA电路(101)中的I/O口电路(1011)得到回波01序列；

I/O口电路(1011)的六个I/O口在全局时钟信号的上升沿对经整形电路(102)整形后的六通道回波信号的输入电平进行判别，大于等于2.5V的记为“1”，小于等于0.7V的记为“0”，由此得到回波信号在全局时钟信号上升沿变化的回波01序列，将该回波01序列发送给时序处理电路(1013)；

步骤S3、FPGA电路(101)中的时序处理电路(1013)计算得到回波延时时间、回波脉冲宽度，并进行数字波门匹配得到回波落入距离门标志信号，将回波延时时间、回波脉冲宽度，并进行数字波门匹配得到回波落入距离门标志信号发送给逻辑处理电路(1014)；

步骤S4、FPGA电路(101)中的逻辑处理电路(1014)根据回波延时时间、回波脉冲宽度、回波落入距离门标志信号，采用抗干扰算法和起爆距离控制方法获得报警信号。

7.如权利要求6所述的信号处理方法，其特征在于，所述的步骤S3中，计算回波延时时间包含以下步骤：

步骤1、时序处理电路(1013)利用回波延时计数器来记录回波延时持续周期T1；

在全局时钟信号的每个上升沿进行判断，当发射基准由“0”变为“1”时，回波延时计数器开始计数，当回波01序列由“0”变为“1”时，回波延时计数器停止计数；

步骤2、将回波延时计数器的结果T1乘以全局时钟信号的周期得到回波延时时间。

8.如权利要求6所述的信号处理方法，其特征在于，所述的步骤S3中，计算回波脉冲宽度包含以下步骤：

步骤1、时序处理电路(1013)利用回波脉宽计数器来记录回波脉宽持续周期T2；

在全局时钟信号的每个上升沿进行判断，当回波01序列由“0”变为“1”时，回波脉宽计数器开始计数，当回波01序列由“1”变为“0”时，回波脉宽计数器停止计数；

步骤2、将回波脉宽计数器的结果T2乘以全局时钟信号的周期得到回波脉冲宽度。

9.如权利要求6所述的信号处理方法，其特征在于，所述的步骤S3中，进行数字波门匹配得到回波落入距离门标志信号包含以下步骤：

时序处理电路(1013)将I/O口电路(1011)采样的回波01序列与距离门进行比较，在全局时钟信号的的每个上升沿进行判断，当距离门为高电平“1”的期间内，如果回波01序列由“0”变为“1”，则认为回波落入距离门内，产生标志信号，否则认为回波未落入距离门内，不产生标志信号。

10.如权利要求7-9中任意一项所述的信号处理方法，其特征在于，所述的信号处理方法中，在进行步骤S4之后，还进行步骤S5、数字信号处理器(103)接收FPGA电路(101)中的逻辑处理电路(1014)发送的报警信号，数字信号处理器(103)将报警信号延时发送给起爆电路，实现起爆延时控制功能。