CN107241285A - 接收器、显示器及串行链路的初始化方法 - Google Patents
接收器、显示器及串行链路的初始化方法 Download PDFInfo
- Publication number
- CN107241285A CN107241285A CN201611234048.4A CN201611234048A CN107241285A CN 107241285 A CN107241285 A CN 107241285A CN 201611234048 A CN201611234048 A CN 201611234048A CN 107241285 A CN107241285 A CN 107241285A
- Authority
- CN
- China
- Prior art keywords
- gains
- value
- channel tap
- afe
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004088 simulation Methods 0.000 claims description 11
- 229910002056 binary alloy Inorganic materials 0.000 claims description 4
- 230000009471 action Effects 0.000 description 17
- 239000004020 conductor Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000003044 adaptive effect Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
- H04L25/03044—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using fractionally spaced delay lines or combinations of fractionally integrally spaced taps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
- H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/4446—IF amplifier circuits specially adapted for B&W TV
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
- H03H21/0043—Adaptive algorithms
- H03H2021/0056—Non-recursive least squares algorithm [LMS]
- H03H2021/0065—Sign-sign LMS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03636—Algorithms using least mean square [LMS]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明公开了接收器、显示器及串行链路的初始化方法。一种用于设置串行接收器中的模拟前端的系统和方法。串行接收器包括判决反馈均衡器。在初始化期间,判决反馈均衡器的除了第零信道抽头之外的抽头被禁用,并且第零信道抽头被用来估计在模拟前端的输出处的信号的幅度。模拟前端增益被迭代调节,直到第零信道抽头的估计值在设定范围内。
Description
技术领域
根据本发明的实施例的一个或多个方面涉及串行数据传输,并且更特别地,涉及用于设置串行接收器中的模拟前端的增益的系统和方法。
背景技术
高速串行链路可包括发射器、信道和接收器。接收器可以包括馈入接收器中的一个或多个时钟比较器或“限幅器”的模拟前端(AFE)。AFE可以提供通过信道接收的信号的增益和频率响应的调节。
制造工艺中的变化可能会导致AFE增益从芯片到芯片的显著变化,如果不校正,该显著变化可能会导致AFE后面的电路的饱和以及串行链路中的比特误差。
因此,存在对用于设置AFE电路的增益的系统和方法的需要。
发明内容
本发明的实施例的方面针对用于设置串行接收器中的模拟前端的增益的系统和方法。
根据本发明的一个实施例,提供了一种用于串行链路的接收器,该接收器具有模拟输入并且包括:第一模拟前端,连接到模拟输入,并且具有输出和可调节DC增益;数据限幅器,连接到模拟前端的输出;误差限幅器,连接到模拟前端的输出;以及第一处理器单元,连接到数据限幅器和误差限幅器,并且被配置成迭代地进行下述操作:调节DC增益;并且估计第零信道抽头值,直到第零信道抽头值落入值的设定范围内,其中估计第零信道抽头值包括根据公式h0(n+1)=h0(n)+mu*Error*Data迭代更新估计的第零信道抽头值,其中:h0(n+1)是第零信道抽头值的更新估计;h0(n)是第零信道抽头值的前一估计;mu是常数;Data是最近接收的数据位的符号;Error是下述符号:当Data是1时,Error是y-h0(n)的符号,并且当Data是0时,Error是y+h0(n)的符号;并且y是模拟前端的输出处的模拟信号。
在一个实施例中,DC增益的迭代调节包括:将DC增益初始化为第一值并且随每次迭代增加DC增益。
在一个实施例中,随每次迭代增加DC增益包括:将DC增益增加设定增量。
在一个实施例中,第一值小到足以避免接收器的饱和。
在一个实施例中,DC增益的迭代调节包括:将DC增益初始化为第一值并且将DC增益减小固定增量。
在一个实施例中,DC增益的迭代调节进一步包括,在估计的第零信道抽头值低于第一阈值之后,将DC增益增加固定增量。
根据本发明的一个实施例,提供了一种显示器,包括:发射器;和连接到发射器的接收器,该接收器具有模拟输入,该接收器包括:第一模拟前端,连接到模拟输入,并且具有输出和可调节DC增益;数据限幅器,连接到模拟前端的输出;误差限幅器,连接到模拟前端的输出;以及第一处理器单元,连接到数据限幅器和误差限幅器,并且被配置成迭代地进行下述操作:调节DC增益;并且估计第零信道抽头值,直到第零信道抽头值落入值的设定范围内,其中估计第零信道抽头值包括根据公式h0(n+1)=h0(n)+mu*Error*Data迭代更新估计的第零信道抽头值,其中:h0(n+1)是第零信道抽头值的更新估计;h0(n)是第零信道抽头值的前一估计;mu是常数;Data是最近接收的数据位的符号;Error是下述符号:当Data是1时,Error是y-h0(n)的符号,并且当Data是0时,Error是y+h0(n)的符号;并且y是模拟前端的输出处的模拟信号。
在一个实施例中,DC增益的迭代调节包括:将DC增益初始化为第一值并且随每次迭代增加DC增益。
在一个实施例中,随每次迭代增加DC增益包括:将DC增益增加设定增量。
在一个实施例中,第一值小到足以避免接收器的饱和。
在一个实施例中,DC增益的迭代调节包括:将DC增益初始化为第一值并且将DC增益减小固定增量。
在一个实施例中,DC增益的迭代调节进一步包括,在估计的第零信道抽头值低于第一阈值之后,将DC增益增加固定增量。
在一个实施例中,发射器被配置成在估计第零信道抽头值期间,发射包括交替的二进制一和零的信号。
根据本发明的一个实施例,提供了一种初始化包括发射器和连接到发射器的接收器的串行链路的方法,该接收器具有模拟输入并且包括:第一模拟前端,连接到模拟输入,并且具有输出和可调节DC增益;数据限幅器,连接到模拟前端的输出;以及误差限幅器,连接到模拟前端的输出;该方法包括:迭代地:调节DC增益;并且估计第零信道抽头值,直到第零信道抽头值落入值的设定范围内,其中估计第零信道抽头值包括根据公式h0(n+1)=h0(n)+mu*Error*Data迭代更新估计的第零信道抽头值,其中:h0(n+1)是第零信道抽头值的更新估计;h0(n)是第零信道抽头值的前一估计;mu是常数;Data是最近接收的数据位的符号;Error是下述符号:当Data是1时,Error是y-h0(n)的符号,并且当Data是0时,Error是y+h0(n)的符号;并且y是模拟前端的输出处的模拟信号。
在一个实施例中,DC增益的迭代调节包括:将DC增益初始化为第一值并且随每次迭代增加DC增益。
在一个实施例中,随每次迭代增加DC增益包括:将DC增益增加设定增量。
在一个实施例中,第一值小到足以避免接收器的饱和。
在一个实施例中,DC增益的迭代调节包括:将DC增益初始化为第一值并且将DC增益减小固定增量。
在一个实施例中,DC增益的迭代调节进一步包括,在估计的第零信道抽头值低于第一阈值之后,将DC增益增加固定增量。
在一个实施例中,该方法包括:在估计第零信道抽头值期间,由发射器发射包括交替的二进制一和零的信号。
附图说明
参考说明书、权利要求书和附图,本发明的这些和其它特征和优点将被了解和理解,其中:
图1是根据本发明的实施例的串行链路的框图;
图2是根据本发明的实施例的用于估计第零信道抽头的系统的混合式眼框图;
图3A是根据本发明的实施例的具有判决反馈均衡的接收器的框图;
图3B是根据本发明的实施例的用于估计第零信道抽头的系统的框图;
图4是根据本发明的实施例的用于调节串行链路中的模拟前端增益的方法的流程图;
图5是根据本发明的另一实施例的用于调节串行链路中的模拟前端增益的方法的流程图;以及
图6是根据本发明的实施例的显示器的框图。
具体实施方式
结合附图在下面阐述的详细描述旨在作为根据本发明提供的用于设置模拟前端DC增益的系统和方法的示例性实施例的描述,而并不意在代表其中本发明可以被构造或被利用的唯一形式。该描述结合图示的实施例阐述了本发明的特征。然而,将理解的是,相同或等同的功能和结构可以通过也意在被包含在本发明的精神和范围内的不同实施例来完成。如本文其它地方所表示的,相同的附图标记意在表示相同的元件或特征。
参考图1,在一个实施例中,串行数据链路可以包括发射器、信道和接收器。发射器可以对具有在两个状态之间切换的输出的信道进行驱动,一个状态代表二进制0,并且一个状态代表二进制1。信道可以是导体或多个导体。信道可以包括例如单个导体(例如在接地平面上方),或者其可以包括两个导体(例如被驱动导体和单独的接地导体),或者其可以包括两个被驱动导体(例如用差分信号驱动的两个导体),或包括两个被驱动导体(例如用差分信号驱动的两个导体)和接地导体的三个导体。
信道可具有诸如频率相关损耗或相分散的特性,如果不采取措施进行补偿,则这些特性可能导致符号间干扰(ISI)以及接收的数据的误差。例如,接收器可以包括模拟前端(AFE),该模拟前端可以包括放大器以及用于补偿信道中的损耗并均衡信道的响应的连续时间线性均衡器(CTLE)。AFE可以具有可调节的增益(或“AFE DC增益”)。AFE增益的高的值可能导致接收器中的饱和,这可能导致接收的数据中的误差。AFE增益的低的值可能导致接收器噪声相对于信号是显著的;这也可能导致接收的数据中的误差。在操作期间,AFE DC增益可以被设置成增益值的范围内的值,在该增益值的范围内,避免了接收器饱和并且接收的信号相比接收器噪声更大。
信道和AFE可以由多个“信道抽头”h0、h1、h2等所构成(例如,组成)的模型表示,信道抽头中的每一个是信道和AFE的离散时间脉冲响应的系数。为了简化术语,如本文所使用的,“信道抽头”表示信道和AFE的级联的特性。第零信道抽头值h0可指示(例如它可以成比例于)在AFE的输出处接收的信号的幅度。
参考图2,在一个实施例中,电路和/或算法估计第零信道抽头值并调节AFE增益,直到第零信道抽头值(和在AFE输出处接收的信号的幅度)在设定或预定范围内。AFE的输出被连接到数据限幅器和误差限幅器。在每个时钟沿,数据限幅器将模拟信号y(即AFE的输出)的值与0进行比较,并且如果模拟信号大于0,则输出二进制1,且如果模拟信号小于或等于0,则输出二进制0。误差限幅器将模拟信号y的值与h0的当前估计值进行比较,并且如果模拟信号大于h0,则输出二进制1,且如果模拟信号小于或等于h0,则输出二进制0。然后,适应算法使用如下公式更新h0的估计值:
h0(n+1)=h0(n)+mu*Error*Data (1)
其中,Error和Data分别是误差限幅器和数据限幅器的输出,并且如本领域技术人员将理解的,为了评估适应算法公式(公式(1))的目的,二进制0映射成算术值-1。二进制值“0”和对应的算术值“-1”在本文中可互换使用以表示具有二进制零值的信号。在公式(1)(上面)和公式(2)(下面)中,例如,使用了变量“Error”和“Data”的算术值。h0的估计值的迭代更新可以以接收的数据的时钟速率或者以更低速率实施,例如以节省电力。在公式(1)中,mu是可以被选择以达到可接受的收敛速度和可接受的稳定性的常数。
参考图3A,在一个实施例中,带有判决反馈均衡(DFE)的接收器可以采用被称为符号-符号LMS适应的方法。用于适应的符号-符号LMS算法如下:
[h0 h1 h2](n+1)=[h0 h1 h2](n)+mu*sign([xk xk-1 xk-2])*sign(Errork) (2)
其中,[h0 h1 h2](n+1)是第(n+1)次迭代的估计抽头值的向量,mu是常数步长,并且“errork”是接收的信号yk和重构的信号[xk xk-1 xk-2]·[h0 h1 h2](n)(其中“·”表示点积,即元素和元素乘积的总和)之间的差。在公式(2)中,指数n标识适应算法的迭代,并且指数k标识以串行数据单位间隔为增量的时间步长。符号h0、h1和h2被用来既表示真实信道抽头,又表示信道抽头的SS LMS估计。如本文所使用的,符号函数在其输入是二进制1或大于零的模拟值时等于+1,并且在其输入是二进制0或小于零的模拟值时等于-1。
在图3A的实施例中,校正电路将DFE校正信号315(等于xk-1*h1+xk-2*h2)添加到输入信号y,以减轻ISI(或等价地,从输入信号y减去相反的校正信号)。最新的数据值由数据限幅器(或“采样器”,或“时钟比较器”)320确定。两个误差限幅器325和330将校正后的输入信号分别与h0和-h0进行比较。误差项Errork的符号ek(即ek=sign(Errork))被形成在多路复用器335的输出处。第零信道抽头的估计h0、以及后标记(post-cursor)DFE抽头h1和h2由执行符号-符号最小均方(SS LMS)算法的处理器单元迭代更新。
参考图3B,在一个实施例中,图2的实施例的广义形式可通过禁用图3A的实施例的DFE来实现。第一误差限幅器325按照对图2的实施例的误差限幅器的描述来操作。第二误差限幅器一般化这一行为以考虑数据值是二进制0(算术-1)的样本。然后,多路复用器335进行如下选择:(i)如果数据值是1,则选择第一误差限幅器325的输出,或(ii)如果数据值是0(算术-1),则选择第二误差限幅器330的输出。这样,此组合计算出适应算法的项Error(在图3B中被标记为ek),其在Data是1时等于(y-h0(n))的符号,并且在Data是0时等于(y+h0(n))的符号。然后,符号-符号最小均方(SS LMS)模块340执行适应算法公式(公式(1)),并用结果更新h0的估计。
在图3B的实施例中,禁用除了第零信道抽头之外的所有抽头可以导致电力节省,并且可以增加算法收敛的可能性。在一些实施例中,在设置AFE增益的过程期间,这些其它抽头(除了第零信道抽头)的信道抽头值不被估计,并且在设置AFE增益的过程期间,DFE连接(在运行期间可以提供与除了第零信道抽头值之外的抽头值对应的校正)被断开。在一些实施例中,设置AFE增益的过程在随机数据被接收器接收时被实施;在其它实施例中,发射器被配置成在设置AFE增益的过程期间在信道上发射半速率时钟(即由交替的一和零构成(例如组成)的数据流)。
参考图4,在一个实施例中,用于设置AFE的DC增益的方法包括,在动作410中,将AFE增益初始化为第一值,例如,初始化为接收器不饱和的足够低的值。在动作415中,例如使用公式(1)的算法通过多次迭代来实施DFE抽头估计。在动作420中,对照阈值测试h0的估计值;如果h0的估计值小于阈值,则在动作425中,将AFE增益增加设定或固定的量或增量(“AFE_step”),并且执行循环回到动作415;如果h0的估计值不小于阈值,则在动作445中,过程终止,AFE增益保持设置为接收器的操作期间的当前值。
参考图5,在另一实施例中,在锁定(动作510)时钟和数据恢复(CDR)电路以及启动(动作515)AFE增益校准过程(ACAL)之后,在动作520中,AFE增益被初始设置为第一值(它可以是大的值)。在动作525中,例如使用公式(1)的算法通过多次迭代实施DFE抽头估计(在被称为ECAL的过程中)。在动作530中,确定h0的估计值(作为动作525的过程的结果)。在动作535中,对照第一较高的阈值(“TH_high”)测试h0的估计值;如果h0的估计值大于第一阈值,则在动作540中,将AFE增益减小一个步长(例如减小设定或固定的量或增量)并且执行循环回到动作525。如果h0的估计值不大于第一阈值,那么在步骤545中,对照第二较低的阈值(“TH_low”)测试h0的估计值;如果h0的估计值大于第二阈值,则在动作555中,过程终止,并且AFE增益保持设置为接收器的操作期间的当前值。如果在动作545中确定h0的估计值不大于第二阈值,则在动作550中,将AFE增益增加一个步长(例如增加设定或固定的量或增量),并且在动作555中,过程终止,AFE增益保持设置为接收器的操作期间的当前值。
参考图6,在一个实施例中,显示器705包含时序控制器710,其包括被配置成通过非理想(例如有损)信道720将高速数字数据发送到驱动器集成电路(驱动器IC)715中的串行接收器714的串行发射器712。接收器714包括具有可调节DC增益的AFE。接收器714包括根据本发明的实施例的用于设置AFE的DC增益的系统。这里,在本发明的实施例中,显示器是有机发光二极管(OLED)显示器或液晶显示器(LCD)。
将理解的是,虽然术语“第一”、“第二”、“第三”等可在本文中用来描述各种元件、部件、区域、层和/或部分,但是这些元件、部件、区域、层和/或部分不应该受这些术语的限制。这些术语仅用来区分一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分。因此,下面讨论的第一元件、部件、区域、层或部分可以被称作第二元件、部件、区域、层或部分,而不脱离发明构思的精神和范围。
出于易于描述的目的,在本文中使用了诸如“之下”、“下方”、“下”、“下面”、“上方”、“上”等的空间相对术语来描述如图中所图示的一个元件或特征相对于另一个(一些)元件或特征的关系。将理解的是,除了图中描述的方位之外,这些空间相对术语意在包含设备在使用或操作中的不同方位。例如,如果图中设备被翻转,那么被描述为在其它元件或特征“下方”或“之下”或“下面”的元件将被定向为在其它元件或特征的“上方”。因此,示例术语“下方”和“下面”可以包括上方和下方两种方位。设备可被另外定向(例如旋转90度或者以其它方向),并且本文使用的空间相对描述符应被相应地解释。另外,还将理解的是,当层被称为在两层“之间”时,它可以是这两层之间的唯一层,或者也可以存在一个或多个中间层。
本文所使用的术语仅用于描述具体实施例,并不意在限制发明构思。如本文所使用的,术语“基本上”、“大约”和类似术语被用作近似的术语,而不是作为程度的术语,并且旨在考虑本领域普通技术人员公认的在测量或计算的值中的固有公差。如本文所使用的,术语“主要成分”是指在重量上构成组合物的至少一半的成分,并且在被应用到多个项目时,术语“主要部分”是指项目的至少一半。
如本文所使用的,单数形式的“一”、“一个”和“该”旨在也包括复数形式,除非上下文另有明确表示。将进一步理解的是,当在说明书中使用时,术语“包括”和/或“包含”表明存在所陈述的特征、整数、步骤、操作、元件和/或部件,但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的组。如本文所使用的,术语“和/或”包括相关联的所列项目的一个或多个的任意和所有组合。当放在一列元件之前时,诸如“至少一个”的表述修饰的是整列元件,而不是修饰该列中的单独元件。进一步,当描述发明构思的实施例时,使用“可以”指的是“本发明的一个或多个实施例”。此外,术语“示例性”意指示例或图示。如本文所使用的,术语“使用”、“正使用”和“被用来”可以被认为分别和术语“利用”、“正利用”和“被利用来”同义。
将理解的是,当元件或层被称为在另一元件或层“上”、“被连接到”、“被联接到”或“邻近于”另一元件或层时,它可以直接在另一元件或层上,被直接连接到、联接到或邻近于另一元件或层,或者可以存在一个或多个中间元件或中间层。相反,当元件或层被称为“直接在”另一元件或层“上”、“被直接连接到”、“被直接联接到”或“紧邻”另一元件或层时,不存在中间元件或中间层。
本文中所列举的任何数值范围意在包括包含在所列举的范围内的相同数值精度的所有子范围。例如“1.0至10.0”的范围意在包括列举的最小值1.0和列举的最大值10.0之间(且包括这两个值)的所有子范围,也就是说,具有等于或大于1.0的最小值和等于或小于10.0的最大值,例如2.4至7.6。在本文中列举的任何最大数值限制意在包括在其中包含的所有更小数值限制,并且本说明书中列举的任何最小数值限制意在包括在其中包含的所有更大数值限制。
在本文中描述的根据本发明的实施例的用于设置模拟前端DC增益的系统和方法和/或任何其它相关设备或部件可以利用任何合适的硬件、固件(例如专用集成电路)、软件、或软件、固件和硬件的适当组合来实现。例如,用于设置模拟前端DC增益的系统和方法的各种部件可以被形成在一个集成电路(IC)芯片上或单独的IC芯片上。进一步,用于设置模拟前端DC增益的系统和方法的各种部件可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实现,或者被形成在一基板上。进一步,用于设置模拟前端DC增益的系统和方法的各种部件可以是一个或多个计算设备中的、执行计算机程序指令并与其它系统部件交互的一个或多个处理器上运行的、用于实施本文描述的各种功能的进程或线程。计算机程序指令被存储在可用标准存储设备在计算设备中实现的存储器中,例如随机存取存储器(RAM)。计算机程序指令还可以被存储在其它的非瞬态计算机可读介质中,例如CD-ROM、闪存驱动器等。此外,本领域技术人员应认识到,各种计算设备的功能可以被组合或集成到单个计算设备中,或特定计算设备的功能可以跨一个或多个其它计算设备分布,而不脱离本发明的示例性实施例的范围。
术语“处理器单元”在本文中用于包括被用于处理数据或数字信号的硬件、固件和软件的任意组合。处理器单元硬件可以包括,例如,专用集成电路(ASIC)、通用或专用中央处理器单元(CPU)、数字信号处理器(DSP)、图形处理器单元(GPU)和诸如场可编程门阵列(FPGA)的可编程逻辑器件。在处理器单元中,如本文所使用的,每个功能由被配置成(即硬连线)实施该功能的硬件来实施,或由被配置成执行存储在非瞬态存储介质中的指令的多个通用硬件(诸如CPU)来实施。处理器单元可以被制造在单个印刷电路板(PCB)上,或被分布在若干互连的印刷电路板上。处理器单元可以包含其它处理器单元;例如,处理器单元可包括在PCB上互连的两个处理器单元,FPGA和CPU。
尽管在本文中已经具体描述和图示了用于设置模拟前端DC增益的系统和方法的示例性实施例,但许多修改和变化对于本领域技术人员来说将是显而易见的。因此,将理解的是,根据本发明的原理构造的用于设置模拟前端DC增益的系统和方法可以表现为与本文所具体描述的不同。本发明还在下面的权利要求书及其等同方案中被限定。
Claims (20)
1.一种用于串行链路的接收器,所述接收器具有模拟输入并且包括:
第一模拟前端,连接到所述模拟输入,并且具有输出和可调节DC增益;
数据限幅器,连接到所述模拟前端的所述输出;
误差限幅器,连接到所述模拟前端的所述输出;以及
第一处理器单元,连接到所述数据限幅器和所述误差限幅器,并且被配置成迭代地进行下述操作:
调节所述DC增益;并且
估计第零信道抽头值,
直到所述第零信道抽头值落入值的设定范围内,
其中所述估计第零信道抽头值包括根据下述公式迭代更新估计的第零信道抽头值:
h0(n+1)=h0(n)+mu*Error*Data,
其中:
h0(n+1)是所述第零信道抽头值的更新估计;
h0(n)是所述第零信道抽头值的前一估计;
mu是常数;
Data是最近接收的数据位的符号;
Error是下述符号:
当Data是1时,Error是y-h0(n)的符号,并且
当Data是0时,Error是y+h0(n)的符号;并且
y是所述模拟前端的所述输出处的模拟信号。
2.根据权利要求1所述的接收器,其中所述DC增益的迭代调节包括:将所述DC增益初始化为第一值并且随每次迭代增加所述DC增益。
3.根据权利要求2所述的接收器,其中所述随每次迭代增加所述DC增益包括:将所述DC增益增加设定增量。
4.根据权利要求2所述的接收器,其中所述第一值小到足以避免所述接收器的饱和。
5.根据权利要求1所述的接收器,其中所述DC增益的迭代调节包括:将所述DC增益初始化为第一值并且将所述DC增益减小固定增量。
6.根据权利要求5所述的接收器,其中所述DC增益的迭代调节进一步包括,在估计的第零信道抽头值低于第一阈值之后,将所述DC增益增加固定增量。
7.一种显示器,包括:
发射器;和
连接到所述发射器的接收器,所述接收器具有模拟输入,所述接收器包括:
第一模拟前端,连接到所述模拟输入,并且具有输出和可调节DC增益;
数据限幅器,连接到所述模拟前端的所述输出;
误差限幅器,连接到所述模拟前端的所述输出;以及
第一处理器单元,所述第一处理器单元被连接到所述数据限幅器和所述误差限幅器,并且被配置成迭代地进行下述操作:
调节所述DC增益;并且
估计第零信道抽头值,
直到所述第零信道抽头值落入值的设定范围内,
其中所述估计第零信道抽头值包括根据下述公式迭代更新估计的第零信道抽头值:
h0(n+1)=h0(n)+mu*Error*Data,
其中:
h0(n+1)是所述第零信道抽头值的更新估计;
h0(n)是所述第零信道抽头值的前一估计;
mu是常数;
Data是最近接收的数据位的符号;
Error是下述符号:
当Data是1时,Error是y-h0(n)的符号,并且
当Data是0时,Error是y+h0(n)的符号;并且
y是所述模拟前端的所述输出处的模拟信号。
8.根据权利要求7所述的显示器,其中所述DC增益的迭代调节包括:将所述DC增益初始化为第一值并且随每次迭代增加所述DC增益。
9.根据权利要求8所述的显示器,其中所述随每次迭代增加所述DC增益包括:将所述DC增益增加设定增量。
10.根据权利要求8所述的显示器,其中所述第一值小到足以避免所述接收器的饱和。
11.根据权利要求7所述的显示器,其中所述DC增益的迭代调节包括:将所述DC增益初始化为第一值并且将所述DC增益减小固定增量。
12.根据权利要求11所述的显示器,其中所述DC增益的迭代调节进一步包括,在估计的第零信道抽头值低于第一阈值之后,将所述DC增益增加固定增量。
13.根据权利要求7所述的显示器,其中所述发射器被配置成在所述估计第零信道抽头值期间,发射包括交替的二进制一和零的信号。
14.一种初始化包括发射器和连接到所述发射器的接收器的串行链路的方法,所述接收器具有模拟输入并且包括:
第一模拟前端,连接到所述模拟输入,并且具有输出和可调节DC增益;
数据限幅器,连接到所述模拟前端的所述输出;以及
误差限幅器,连接到所述模拟前端的所述输出;
所述方法包括:
迭代地:
调节所述DC增益;并且
估计第零信道抽头值,
直到所述第零信道抽头值落入值的设定范围内,
其中所述估计第零信道抽头值包括根据下述公式迭代更新估计的第零信道抽头值:
h0(n+1)=h0(n)+mu*Error*Data,
其中:
h0(n+1)是所述第零信道抽头值的更新估计;
h0(n)是所述第零信道抽头值的前一估计;
mu是常数;
Data是最近接收的数据位的符号;
Error是下述符号:
当Data是1时,Error是y-h0(n)的符号,并且
当Data是0时,Error是y+h0(n)的符号;并且
y是所述模拟前端的所述输出处的模拟信号。
15.根据权利要求14所述的方法,其中所述DC增益的迭代调节包括:将所述DC增益初始化为第一值并且随每次迭代增加所述DC增益。
16.根据权利要求15所述的方法,其中所述随每次迭代增加所述DC增益包括:将所述DC增益增加设定增量。
17.根据权利要求15所述的方法,其中所述第一值小到足以避免所述接收器的饱和。
18.根据权利要求14所述的方法,其中所述DC增益的迭代调节包括:将所述DC增益初始化为第一值并且将所述DC增益减小固定增量。
19.根据权利要求18所述的方法,其中所述DC增益的迭代调节进一步包括,在估计的第零信道抽头值低于第一阈值之后,将所述DC增益增加固定增量。
20.根据权利要求14所述的方法,进一步包括:
在所述估计第零信道抽头值期间,由所述发射器发射包括交替的二进制一和零的信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/083,211 | 2016-03-28 | ||
US15/083,211 US9680436B1 (en) | 2016-03-28 | 2016-03-28 | System and method for setting analog front end DC gain |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107241285A true CN107241285A (zh) | 2017-10-10 |
CN107241285B CN107241285B (zh) | 2021-05-14 |
Family
ID=58046455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611234048.4A Active CN107241285B (zh) | 2016-03-28 | 2016-12-28 | 接收器、显示器及串行链路的初始化方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9680436B1 (zh) |
EP (1) | EP3226498B1 (zh) |
KR (1) | KR20170114238A (zh) |
CN (1) | CN107241285B (zh) |
TW (1) | TWI762462B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111193520A (zh) * | 2018-11-15 | 2020-05-22 | 马维尔国际贸易有限公司 | 使用接收器梯度进行发射器调谐 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10699669B2 (en) * | 2018-03-02 | 2020-06-30 | Samsung Display Co., Ltd. | Method and apparatus for duty-cycle correction in a serial data transmitter |
US10476707B2 (en) * | 2018-03-05 | 2019-11-12 | Samsung Display Co., Ltd. | Hybrid half/quarter-rate DFE |
KR102530011B1 (ko) * | 2018-10-11 | 2023-05-10 | 삼성디스플레이 주식회사 | 비교기 및 이를 포함하는 수신기 |
US11546127B2 (en) * | 2021-03-18 | 2023-01-03 | Samsung Display Co., Ltd. | Systems and methods for symbol-spaced pattern-adaptable dual loop clock recovery for high speed serial links |
US11483185B1 (en) * | 2021-04-30 | 2022-10-25 | Cadence Design Systems, Inc. | Hardware efficient decision feedback equalization training |
CN114696852B (zh) * | 2022-02-28 | 2023-11-07 | 深圳市紫光同创电子有限公司 | 接收机抽头系数获取方法、设备及存储介质 |
CN117220703B (zh) * | 2023-11-08 | 2024-01-23 | 上海力通通信有限公司 | 一种接收直流校正方法、装置、计算机设备及存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101076947A (zh) * | 2004-11-08 | 2007-11-21 | 美商内数位科技公司 | 评估及改正接收器中基带频率误差的方法及装置 |
US20100046683A1 (en) * | 2008-08-20 | 2010-02-25 | Troy James Beukema | Adaptive clock and equalization control systems and methods for data receivers in communications systems |
US20100046600A1 (en) * | 2006-12-05 | 2010-02-25 | Rambus Inc. | Methods and Circuits for Asymmetric Distribution of Channel Equalization Between Devices |
US20100177816A1 (en) * | 2009-01-14 | 2010-07-15 | Amaresh Malipatil | Tx back channel adaptation algorithm |
US20130077669A1 (en) * | 2011-09-26 | 2013-03-28 | Amaresh Malipatil | Method of Compensating for Nonlinearity in a DFE-based Receiver |
CN104662855A (zh) * | 2012-06-25 | 2015-05-27 | 科希尔技术股份有限公司 | 正交时频移动通信系统中的调制和均衡 |
US9166641B1 (en) * | 2013-06-26 | 2015-10-20 | Altera Corporation | Method and apparatus for receiver VGA adaptation |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100508746B1 (ko) * | 2003-07-23 | 2005-08-17 | 삼성전자주식회사 | 아날로그 프론트 엔드 회로 및 그 직류오프셋 조정방법 |
US8837626B2 (en) * | 2011-12-09 | 2014-09-16 | Lsi Corporation | Conditional adaptation of linear filters in a system having nonlinearity |
KR101709227B1 (ko) * | 2009-11-03 | 2017-02-22 | 삼성전자주식회사 | 휴대용 단말기에서 상황 정보 추론을 이용한 지능형 서비스 제공 방법 및 장치 |
US8532240B2 (en) * | 2011-01-03 | 2013-09-10 | Lsi Corporation | Decoupling sampling clock and error clock in a data eye |
US8605847B2 (en) * | 2011-03-09 | 2013-12-10 | Lsi Corporation | Receiver training with cycle slip detection and correction |
US8649476B2 (en) * | 2011-04-07 | 2014-02-11 | Lsi Corporation | Adjusting sampling phase in a baud-rate CDR using timing skew |
US8737549B2 (en) | 2012-04-30 | 2014-05-27 | Lsi Corporation | Receiver having limiter-enhanced data eye openings |
US8837570B2 (en) | 2012-11-27 | 2014-09-16 | Lsi Corporation | Receiver with parallel decision feedback equalizers |
US8831142B2 (en) | 2012-12-18 | 2014-09-09 | Lsi Corporation | Adaptive cancellation of voltage offset in a communication system |
US8953665B2 (en) * | 2013-02-15 | 2015-02-10 | Lsi Corporation | Pattern-based loss of signal detector |
US9065696B2 (en) * | 2013-08-17 | 2015-06-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Adaptive equalizer |
US9025655B1 (en) | 2013-10-17 | 2015-05-05 | Lsi Corporation | Transmitter training using receiver equalizer coefficients |
US9106462B1 (en) | 2014-07-21 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Reduced power SERDES receiver using selective adaptation of equalizer parameters in response to supply voltage and operating temperature variations and technique for measuring same |
US9455848B1 (en) * | 2015-08-18 | 2016-09-27 | Xilinx, Inc. | DFE-skewed CDR circuit |
-
2016
- 2016-03-28 US US15/083,211 patent/US9680436B1/en active Active
- 2016-12-15 KR KR1020160171561A patent/KR20170114238A/ko active Search and Examination
- 2016-12-28 CN CN201611234048.4A patent/CN107241285B/zh active Active
- 2016-12-30 TW TW105144142A patent/TWI762462B/zh active
-
2017
- 2017-01-20 EP EP17152486.1A patent/EP3226498B1/en active Active
- 2017-06-13 US US15/621,979 patent/US10256784B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101076947A (zh) * | 2004-11-08 | 2007-11-21 | 美商内数位科技公司 | 评估及改正接收器中基带频率误差的方法及装置 |
US20100046600A1 (en) * | 2006-12-05 | 2010-02-25 | Rambus Inc. | Methods and Circuits for Asymmetric Distribution of Channel Equalization Between Devices |
US20100046683A1 (en) * | 2008-08-20 | 2010-02-25 | Troy James Beukema | Adaptive clock and equalization control systems and methods for data receivers in communications systems |
US20100177816A1 (en) * | 2009-01-14 | 2010-07-15 | Amaresh Malipatil | Tx back channel adaptation algorithm |
US20130077669A1 (en) * | 2011-09-26 | 2013-03-28 | Amaresh Malipatil | Method of Compensating for Nonlinearity in a DFE-based Receiver |
CN104662855A (zh) * | 2012-06-25 | 2015-05-27 | 科希尔技术股份有限公司 | 正交时频移动通信系统中的调制和均衡 |
US9166641B1 (en) * | 2013-06-26 | 2015-10-20 | Altera Corporation | Method and apparatus for receiver VGA adaptation |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111193520A (zh) * | 2018-11-15 | 2020-05-22 | 马维尔国际贸易有限公司 | 使用接收器梯度进行发射器调谐 |
Also Published As
Publication number | Publication date |
---|---|
EP3226498A1 (en) | 2017-10-04 |
KR20170114238A (ko) | 2017-10-13 |
US9680436B1 (en) | 2017-06-13 |
CN107241285B (zh) | 2021-05-14 |
EP3226498B1 (en) | 2020-07-08 |
US10256784B2 (en) | 2019-04-09 |
TW201735609A (zh) | 2017-10-01 |
TWI762462B (zh) | 2022-05-01 |
US20170279428A1 (en) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107241285A (zh) | 接收器、显示器及串行链路的初始化方法 | |
CN109690977B (zh) | 偏振跟踪装置、光接收装置、程序以及偏振跟踪方法 | |
US9124399B2 (en) | Highly-spectrally-efficient reception using orthogonal frequency division multiplexing | |
JP6109163B2 (ja) | 構成可能な多次元ドライバ及び受信器 | |
CN103460663B (zh) | 减少带外发射 | |
CN105024958A (zh) | 用于跨越限幅器的判决反馈均衡的方法和系统 | |
CN103516647A (zh) | 低复杂度、高频谱效率的通信 | |
US8908754B1 (en) | Decision feedback equalization for signals having unequally distributed patterns | |
CN107949992A (zh) | 频域光信道估计 | |
KR0134339B1 (ko) | 디 디(dd) 알고리즘 제어방법 | |
CN109981500B (zh) | 一种信号处理的方法及信号处理装置 | |
KR102347434B1 (ko) | 송신기 및 이를 포함하는 디스플레이 및 시스템 | |
KR20160064020A (ko) | 직렬 링크용 수신기 및 표시 장치 | |
US10778478B2 (en) | Fast-settling voltage reference generator for SERDES applications | |
US20030043900A1 (en) | Adaptive equaliser for reducing distortion in communication channel | |
JP5809360B2 (ja) | 低電力高速の送受信装置 | |
US10523340B2 (en) | Transmitting device and receiving device providing relaxed impedance matching | |
US9858381B2 (en) | Method of analog front end optimization in presence of circuit nonlinearity | |
US8989251B2 (en) | Method and apparatus to compensate for nonlinear echo in an output of a current source | |
CN105493414A (zh) | 用于激活和解除激活通信路径的方法和系统 | |
KR20170091509A (ko) | 직렬 통신 채널의 성능을 추정을 위한 시스템 및 그 방법, 그리고 연속 시간 선형 등화기를 튜닝하기 위한 방법 | |
US20070030925A1 (en) | Method and system for determining a Log-Likelihood Ratio (LLR) corresponding to each bit of a symbol | |
CN107005307A (zh) | 一种设置均衡装置的方法及均衡装置 | |
EP1990961B1 (en) | Circuit board, information processor and transmitting method | |
KR20230166043A (ko) | 직렬 수신기용 시스템 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |