TW201735609A - 用於設定類比前端ｄｃ增益之系統及方法 - Google Patents

用於設定類比前端ｄｃ增益之系統及方法 Download PDF

Info

Publication number
TW201735609A
TW201735609A TW105144142A TW105144142A TW201735609A TW 201735609 A TW201735609 A TW 201735609A TW 105144142 A TW105144142 A TW 105144142A TW 105144142 A TW105144142 A TW 105144142A TW 201735609 A TW201735609 A TW 201735609A
Authority
TW
Taiwan
Prior art keywords
gain
value
channel branch
data
receiver
Prior art date
Application number
TW105144142A
Other languages
English (en)
Other versions
TWI762462B (zh
Inventor
高雷夫 瑪爾侯特拉
艾米爾 艾米爾坎尼
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201735609A publication Critical patent/TW201735609A/zh
Application granted granted Critical
Publication of TWI762462B publication Critical patent/TWI762462B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/03044—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using fractionally spaced delay lines or combinations of fractionally integrally spaced taps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/4446—IF amplifier circuits specially adapted for B&W TV
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H21/0043—Adaptive algorithms
    • H03H2021/0056—Non-recursive least squares algorithm [LMS]
    • H03H2021/0065—Sign-sign LMS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H04L2025/03636—Algorithms using least mean square [LMS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本發明揭示一種用於設定一串列接收器中之類比前端之系統及方法。該串列接收器包含一決策回饋等化器。在初始化期間，將該決策回饋等化器的除第零分支外之各分支禁用，並使用該第零分支來估計該類比前端之輸出處訊號之幅值。迭代地調整類比前端增益，直至該第零分支之估計值處於一設定範圍內為止。

Description

用於設定類比前端DC增益之系統及方法
根據本發明之實施例之一或多個態樣係關於串列資料傳輸，且更具體而言，係關於一種用於設定一串列接收器中一類比前端之增益之系統及方法。
一高速串列鏈路可包含一傳送器、一通道及一接收器。該接收器可包含一類比前端(analog front end；AFE)，該類比前端向該接收器中之一或多個時控比較器(clocked comparator)或「截剪器(slicer)」進行饋送。該類比前端可對經由該通道所接收之訊號提供增益調整及頻率回應調整。
製造製程中之波動可使得類比前端增益在各晶片間會有顯著波動，若未經校正，則此等波動可能會使得類比前端後面之電路飽和並在串列鏈路中引起位元錯誤。
因此，需要一種用於設定一類比前端電路之增益之系統及方法。
本發明實施例之態樣係關於一種用於設定一串列接收器中一類比前端之增益之系統及方法。
根據本發明之一實施例，提供一種用於一串列鏈路之接收器，該接收器具有一類比輸入且包含：一類比前端，連接至該類比輸入且具有一輸出及一DC增益，該DC增益為可調整的；一資料截剪器(data slicer)，連接至該類比前端之該輸出；一錯誤截剪器(error slicer)，連接至該類比前端之該輸出；以及一第一處理器單元，連接至該資料截剪器及該錯誤截剪器且用以迭代地進行如下步驟：調整該DC增益；以及估計一第零通道分支值(zeroth channel tap value)，直至該第零通道分支值落入複數個值之一設定範圍為止，其中該估計該第零通道分支值之步驟包含根據如下方程式來迭代地更新一估計第零通道分支值：h0(n+1)=h0(n)+mu*Error*Data，其中：h0(n+1)為該第零通道分支值之一更新估計值；h0(n)為該第零通道分支值之一先前估計值；mu為一常數；Data為一最新接收資料位元之正負號；當Data為1時，Error為y-h0(n)之正負號，而當Data為0時，Error為y+h0(n)之正負號；以及y為該類比前端之該輸出處之一類比訊號。
在一個實施例中，該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且於各次迭代增大該DC增益。
在一個實施例中，於各次迭代增大該DC增益之步驟包含：以一設定增量來增大該DC增益。
在一個實施例中，該第一值充分地小到能避免使該接收器飽和。
在一個實施例中，該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且以複數個固定增量來減小該DC增益。
在一個實施例中，該迭代地調整該DC增益之步驟更包含：在該估計第零通道分支值降至低於一第一臨限值後，以一固定增量來增大該DC增益。
根據本發明之一實施例，提供一種顯示器，包含：一傳送器；以及一接收器，連接至該傳送器，該接收器具有一類比輸入且包含：一類比前端，連接至該類比輸入且具有一輸出及一DC增益，該DC增益為可調整的；一資料截剪器，連接至該類比前端之該輸出；一錯誤截剪器，連接至該類比前端之該輸出；以及一第一處理器單元，連接至該資料截剪器及該錯誤截剪器且用以迭代地進行如下步驟：調整該DC增益；以及估計一第零通道分支值，直至該第零通道分支值落入複數個值之一設定範圍為止，其中該估計該第零通道分支值之步驟包含根據如下方程式來迭代地更新一估計第零通道分支值：h0(n+1)=h0(n)+mu*Error*Data，其中：h0(n+1)為該第零通道分支值之一更新估計值；h0(n)為該第零通道分支值之一先前估計值；mu為一常數；Data為一最新接收資料位元之正負號；當Data為1時，Error為y-h0(n)之正負號，而當Data為0時，Error為y+h0(n)之正負號；以及y為該類比前端之該輸出處之一類比訊號。
在一個實施例中，該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且於各次迭代增大該DC增益。
在一個實施例中，於各次迭代增大該DC增益之步驟包含：以一設定增量來增大該DC增益。
在一個實施例中，該第一值充分地小到能避免使該接收器飽和。
在一個實施例中，該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且以複數個固定增量來減小該DC增益。
在一個實施例中，該迭代地調整該DC增益之步驟更包含：在該估計第零通道分支值降至低於一第一臨限值後，以一固定增量來增大該DC增益。
在一個實施例中，該顯示器包含複數個交替之二進制1及0。
根據本發明之一實施例，提供一種將一串列鏈路初始化之方法，該串列鏈路包含一傳送器及一接收器，該接收器連接至該傳送器，該接收器具有一類比輸入且包含：一類比前端，連接至該類比輸入且具有一輸出及一DC增益，該DC增益為可調整的；一資料截剪器，連接至該類比前端之該輸出；以及一錯誤截剪器，連接至該類比前端之該輸出；該方法包含：迭代地進行如下步驟：調整該DC增益；以及估計一第零通道分支值，直至該第零通道分支值落入複數個值之一設定範圍為止，其中該估計該第零通道分支值之步驟包含根據如下方程式來迭代地更新一估計第零通道分支值：h0(n+1)=h0(n)+mu*Error*Data，其中：h0(n+1)為該第零通道分支值之一更新估計值；h0(n)為該第零通道分支值之一先前估計值；mu為一常數；Data為一最新接收資料位元之正負號；當Data為1時，Error為y-h0(n)之正負號，而當Data為0時，Error為y+h0(n)之正負號；以及y為該類比前端之該輸出處之一類比訊號。
在一個實施例中，該迭代地調整該DC增益之步驟包含：將 該DC增益初始化為一第一值，且於各次迭代增大該DC增益。
在一個實施例中，於各次迭代增大該DC增益之步驟包含：以一設定增量來增大該DC增益。
在一個實施例中，該第一值充分地小到能避免使該接收器飽和。
在一個實施例中，該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且以複數個固定增量來減小該DC增益。
在一個實施例中，該迭代地調整該DC增益之步驟更包含：在該估計第零通道分支值降至低於一第一臨限值後，以一固定增量來增大該DC增益。
在一個實施例中，該方法包含：由該傳送器在該估計該第零通道分支值之步驟期間傳送一訊號，該訊號包括複數個交替之二進制1及0。
315‧‧‧決策回饋等化校正訊號
320‧‧‧資料截剪器
325‧‧‧第一錯誤截剪器
330‧‧‧第二錯誤截剪器
335‧‧‧多工器
340‧‧‧正負號間最小均方(SS LMS)區塊
410、415、420、425、445‧‧‧動作
510、515、520、525、530、535、540、545、550、555‧‧‧動作
705‧‧‧顯示器
710‧‧‧定時控制器
712‧‧‧串列傳送器
714‧‧‧串列接收器
715‧‧‧驅動器積體電路
720‧‧‧非理想(例如，有損)通道
參照說明書、申請專利範圍及附圖，將會瞭解及理解本發明之此等以及其他特徵及優點，在附圖中：第1圖為根據本發明一實施例之一串列鏈路之方塊圖；第2圖為根據本發明一實施例，用於估計一第零通道分支之一系統之混合眼圖-方塊圖；第3A圖為根據本發明一實施例，具有決策回饋等化(decision feedback equalization；DFE)之一接收器之方塊圖；第3B圖為根據本發明一實施例，用於估計一第零通道分支 之一系統之方塊圖；第4圖為根據本發明一實施例，一種用於調整一串列鏈路中之一類比前端增益之方法之流程圖；第5圖為根據本發明另一實施例，一種用於調整一串列鏈路中之一類比前端增益之方法之流程圖；以及第6圖為根據本發明一實施例之一顯示器之方塊圖。
下文結合附圖所述之詳細說明旨在闡述一種根據本發明提供的用於設定類比前端DC增益之系統及方法之實例性實施例，而並非旨在表示可用以構造或利用本發明之僅有形式。該說明結合所例示實施例來陳述本發明之特徵。然而，應理解，可藉由不同實施例來達成相同或等效之功能及結構，該等不同實施例亦旨在囊括於本發明之精神及範圍內。如本文別處所示，相同元件編號旨在表示相同元件或特徵。
參照第1圖，在一個實施例中，一串列資料鏈路可包含一傳送器、一通道及一接收器。該傳送器可以一輸出來驅動該通道，該輸出在二個狀態之間切換，一個狀態表示二進制0而一個狀態表示二進制1。該通道可為一導體或複數個導體。該通道可例如包含一單個導體(例如，位於一接地平面上)，或者該通道可包含二個導體(例如，一受驅動導體及一單獨接地導體)，或者該通道可包含二個受驅動導體(例如，由一差動訊號驅動之二個導體)或三個導體，該三個導體包括二個受驅動導體(例如，由一差動訊號驅動之二個導體)及一接地導體。
該通道可能具有例如頻率相依損耗(frequency-dependent loss)或相位分散(phase dispersion)等特性，若不採取措施來進行補償，該等特性可能會引起符碼間干擾(inter-symbol interference；ISI)並在所接收資料中引起錯誤。舉例而言，該接收器可包含一類比前端(AFE)，該類比前端可包含一放大器及一連續時間線性等化器(continuous-time linear equalizer；CTLE)，以用於補償通道中之損耗並使通道之回應等化。該類比前端可具有可調整之一增益(或「類比前端DC增益」)。類比前端增益具有一高值可能會使得接收器飽和，而此可在所接收資料中引起錯誤。類比前端增益具有一低值可能會使得接收器雜訊相對於訊號而言較為顯著；此亦可在所接收資料中引起錯誤。在運作期間，類比前端DC增益可被設定為處於一增益值範圍內之一值，在該增益值範圍內，接收器飽和得以避免且所接收訊號相較於接收器雜訊而言較大。
通道及類比前端可由一模型表示，該模組由若干個「通道分支」h0、h1、h2等構成(例如，組成)，各該通道分支為該通道及該類比前端之離散時間脈衝回應中之一係數。為簡化該術語，本文中使用一「通道分支」來表示串接之通道與類比前端之特性。第零通道分支值h0可指示(例如，其可成比例於)類比前端之輸出處所接收訊號之幅值。
參照第2圖，在一個實施例中，使一電路及/或演算法估計第零通道分支值並調整類比前端增益，直至第零通道分支值(及類比前端之輸出處所接收訊號之幅值)處於一設定範圍或預定範圍內為止。類比前端之輸出被連接至一資料截剪器及一錯誤截剪器。在每一時脈邊緣處，該資料截剪器將類比訊號y(即，類比前端之輸出)之值與0進行比較，並在該類比訊號大於0之情形下輸出一二進制1且在該類比訊號小於或等於0之情形下輸出一二進制0。一錯誤截剪器將類比訊號y之值與h0之當前估計值進行 比較，並在該類比訊號大於h0之情形下輸出一二進制1且在該類比訊號小於或等於h0之情形下輸出一二進制0。隨後，一調適(adaptation)演算法使用如下方程式來更新h0之估計值：h0(n+1)=h0(n)+mu*Error*Data (1)
其中Error及Data分別為錯誤截剪器及資料截剪器之輸出，且其中，如熟習此項技術者將理解，為評估調適演算法方程式(方程式(1))，一二進制0被映射成一算術值-1。本文中可互換地使用二進制值「0」與對應算術值「-1」來表示具有一二進制0值之一訊號。在方程式(1)(上文)及方程式(2)(下文)中，舉例而言，使用了變數「Error」及「Data」之算術值。可以所接收資料之時脈速率或以一更低速率(例如，為節省功率)來執行迭代地更新h0之估計值。在方程式(1)中，mu為一常數，該常數可被加以選擇，以達成一可接受之收斂速率及可接受之穩定性。
參照第3A圖，在一個實施例中，具有決策回饋等化(DFE)之一接收器可採用一種被稱作正負號間最小均方(sign-sign least mean squares；SS LMS)調適之方法。正負號間最小均方調適演算法係如下：[h0 h1 h2](n+1)=[h0 h1 h2](n)+mu*sign([xk xk-1 xk-2])* sign(Errork) (2)
其中[h0 h1 h2](n+1)為在第(n+1)迭代處估計分支值之向量，mu為一恆定步長，且「errork」為所接收訊號yk與所重構訊號[xk xk-1 xk-2]˙[h0 h1 h2](n)之差(其中「˙」表示點積，即，逐元素乘積之和)。在方程式(2)中，索引n用於識別調適演算法之迭代，且索引k用於以串列資料單位區間為增量來識別時步。符號h0、h1及h2用於表示如下二者：真實通道分支、及 通道分支之正負號間最小均方估計值。本文中所使用之正負號函數在其輸入為一二進制1或大於0之一類比值時等於+1，且在其輸入為一二進制0或小於0之一類比值時等於-1。
在第3A圖所示實施例中，一校正電路將一決策回饋等化校正訊號315(等於xk-1 * h1+xk-2 * h2)加至輸入訊號y，以減輕符碼間干擾(或等效地，自輸入訊號y減去一相反校正訊號)。由一資料截剪器(或者「取樣器」或「時控比較器」)320確定該最新資料值。二個錯誤取樣器325、330將經校正輸入訊號分別與h0及-h0進行比較。在多工器335之輸出處形成錯誤項Errork之正負號ek(即，ek=sign(Errork))。用於執行一正負號間最小均方(SS LMS)演算法之一處理器單元會迭代地更新第零通道分支之估計值h0以及後續(post-cursor)決策回饋等化分支h1及h2。
參照第3B圖，在一個實施例中，可藉由將第3A圖所示實施例之決策回饋等化禁用來實施第2圖所示實施例之一般化形式。第一錯誤截剪器325如針對第2圖所示實施例之錯誤截剪器所述者而起作用。第二錯誤截剪器將此種行為一般化，以考量到資料值為二進制0(算術-1)之樣本。隨後，多工器335進行如下操作：(i)在資料值為1之情形下，選擇第一錯誤截剪器325之輸出、或(ii)在資料值為0(算術-1)之情形下，選擇第二錯誤截剪器330之輸出。因此，此種組合計算出調適演算法之項Error(在第3B圖中標示為ek)，項Error在Data為1時等於(y-h0(n))之正負號而在Data為0時等於(y+h0(n))之正負號。隨後，正負號間最小均方(SS LMS)區塊340執行調適演算法方程式(方程式(1))並以結果來更新h0之估計值。
在第3B圖所示實施例中，將除第零分支外之所有分支禁用可引起功率節省，且可提高演算法收斂可能性。在某些實施例中，在設定 類比前端增益之過程期間並不估計彼等其他分支(除第零分支外)之通道分支值，而是在設定類比前端增益之過程期間會將決策回饋等化連接(在運作期間，該等連接可提供與除第零通道分支值外之分支值對應之校正項)斷開。在某些實施例中，設定類比前端增益之過程係在接收器接收到隨機資料之同時被執行；在其他實施例中，傳送器用以在設定類比前端增益之過程期間在通道上傳送一半速率時脈(即，由複數個交替之1及0構成(例如，組成)之一資料流)。
參照第4圖，在一個實施例中，一種用於設定一類比前端之DC增益之方法包含：在一動作410中，將類比前端增益初始化為一第一值，例如，初始化為一低至足以使接收器不會飽和之值。在一動作415中，例如使用方程式(1)之演算法在若干個迭代內執行決策回饋等化分支估計。在一動作420中，對照一臨限值來測試h0之估計值；若h0之估計值小於臨限值，則在一動作425中，以一設定量或增量或者一固定量或增量(「AFE_step」)來增大類比前端增益，並且執行過程循環回至動作415；若h0之估計值不小於臨限值，則過程終止於一動作445，且類比前端增益在接收器之運作期間保持被設定為當前值。
參照第5圖，於另一實施例中，在一動作520中，首先將類比前端增益設定為一第一值(其可為一大值)，此動作係跟在鎖定(動作510)時脈與資料恢復(clock and data recovery；CDR)電路並開始(動作515)類比前端增益校準過程(ACAL)之後。在一動作525中，例如使用方程式(1)之演算法在若干個迭代內執行決策回饋等化分支估計(以一種被稱作ECAL之方法)。在一動作530中，確定h0之估計值(作為動作525之過程之結果)。在一動作535中，對照一第一較高臨限值(「TH_high」)來測試h0之 估計值；若h0之估計值大於第一臨限值，則在一動作540中，以一個步長(例如，以一設定量或增量或者一固定量或增量)來減小類比前端增益，並且執行過程循環回至動作525。若h0之估計值不大於第一臨限值，則在一動作545中，對照一第二較低臨限值(「TH_low」)來測試h0之估計值；若h0之估計值大於第二臨限值，則過程終止於一動作555，且類比前端增益在接收器之運作期間保持被設定為當前值。若在動作545中，判定h0之估計值大於第二臨限值，則在一動作550中，以一個步長(例如，以一設定量或增量或者一固定量或增量)來增大類比前端增益，並且過程終止於一動作555，且類比前端增益在接收器之運作期間保持被設定為當前值。
參照第6圖，在一個實施例中，一顯示器705含有一定時控制器710，定時控制器710包含一串列傳送器712，串列傳送器712用以經由一非理想(例如，有損)通道720向一驅動器積體電路(driver integrated circuit；驅動器IC)715中之一串列接收器714發送高速數位資料。接收器714包含具有一可調整DC增益之一類比前端。根據本發明之一實施例，接收器714包含用於設定該類比前端之DC增益之一系統。此處，在本發明之實施例中，該顯示器為一有機發光二極體(organic light emitting diode；OLED)顯示器或一液晶顯示器(liquid crystal display；LCD)。
將理解，雖然本文中可使用措詞「第一」、「第二」、「第三」等來闡述各種元件、組件、區域、層、及/或區段，但此等元件、組件、區域、層、及/或區段不應受此等措詞限制。此等措詞僅用於將一個元件、組件、區域、層、或區段與另一元件、組件、區域、層、或區段區分開。因此，下文所論述之一第一元件、組件、區域、層、或區段可稱為一第二元件、組件、區域、層、或區段，此並不背離本發明概念之精神及範圍。
為便於說明，本文中可使用例如「在……下面」、「在……下方」、「下部」、「在……之下」、「在……上方」、「上部」等空間相對性措詞來闡述如各圖中所例示一個元件或特徵與另一(些)元件或特徵之關係。將理解，此等空間相對性措詞旨在除圖中所繪示之定向以外亦囊括裝置在使用時或在運作時之不同定向。舉例而言，若將圖中之裝置翻轉，則闡述為在其他元件或特徵「下方」或「下面」或「之下」之元件則將被定向成在其他元件或特徵「上方」。因此，實例性措詞「在……下方」及「在……之下」可囊括在……上方及在……下方二種定向。可以其他方式對裝置進行定向(例如，旋轉90度或以其他定向形式)，且應相應地解釋本文中所使用之空間相對性描述語。另外，亦將理解，當將一層稱作位於二個層「之間」時，該層可為該二個層之間僅有的層，或者亦可能存在一或多個中間層。
本文中所使用之術語僅用於闡述特定實施例而並非旨在限制本發明概念。本文中所使用之措詞「實質上(substantially)」、「約(about)」、及類似措詞係用作近似措詞而非用作程度措詞，且旨在考量到此項技術中具有通常知識者將認識到的所量測或所計算值之固有偏差。本文中所使用之措詞「主要組分(major component)」意指按重量計構成一組合物之至少一半之一組分，且措詞「主要部分(major portion)」在應用於複數個項時意指該等項之至少一半。
除非上下文另有清晰指示，否則本文中所使用之單數形式「一(a、an)」及「該(the)」皆旨在亦包含複數形式。更應理解，當在本說明書中使用措詞「包含(comprise及/或comprising)」時，係指明所陳述特徵、整數、步驟、操作、元件、及/或組件之存在，但並不排除一或多個 其他特徵、整數、步驟、操作、元件、組件、及/或其群組之存在或添加。本文中所使用之措詞「及/或(and/or)」包含相關聯所列各項其中之一或多者之任何及所有組合。當例如「至少其中之一(at least one of)」等表達語位於一元件列表之前時，係修飾整個元件列表且不修飾該列表之個別元件。此外，在闡述本發明概念之實施例時所使用之「可(may)」係指代「本發明概念之一或多個實施例」。此外，措詞「實例性(exemplary)」旨在指代一實例或例證。本文中所使用之措詞「使用(use、using及used)」可被視為分別與措詞「利用(utilize、utilizing及utilized)」同義。
將理解，當將一元件或層稱作位於另一元件或層「上」、「連接至」、「耦合至」、或「相鄰於」另一元件或層時，該元件或層可係直接位於該另一元件或層上、直接連接至、直接耦合至、或直接相鄰於該另一元件或層，或者可能存在一或多個中間元件或層。相比而言，當將一元件或層稱作「直接」位於另一元件或層「上」、「直接連接至」、「直接耦合至」、或「緊鄰於」另一元件或層時，不存在中間元件或層。
本文中所述之任一數值範圍旨在包含歸入所述範圍內的具有相同數值精度之所有子範圍。舉例而言，一範圍「1.0至10.0」旨在包含介於所述最小值1.0與所述最大值10.0(且包含所述最小值1.0及所述最大值10.0)間(亦即，具有等於或大於1.0之一最小值及等於或小於10.0之一最大值)之所有子範圍，例如，2.4至7.6。本文中所述之任一最大數值限制旨在包含歸入其中之所有較低數值限制，且本說明書中所述之任一最小數值限制旨在包含歸入其中之所有較高數值限制。
根據本文中所述之本發明實施例用於設定類比前端DC增益之系統及方法及/或任何其他相關裝置或組件可利用任何適合硬體、韌體(例 如，一應用專用積體電路(application-specific integrated circuit))、軟體、或軟體、韌體及硬體之一組合來實施。舉例而言，用於設定類比前端DC增益之系統及方法之各種組件可形成於一個積體電路(IC)晶片上或形成於複數個單獨之積體電路晶片上。此外，用於設定類比前端DC增益之系統及方法之各種組件可實施於一撓性印刷電路膜(flexible printed circuit film)、一膠帶載體封裝(tape carrier package；TCP)、一印刷電路板(printed circuit board；PCB)上，或者可形成於一個基板上。此外，用於設定類比前端DC增益之系統及方法之各種組件可為一種方法(process)或執行緒(thread)，該方法或執行緒在一或多個計算裝置中之一或多個處理器上運行、用於執行電腦程式指令並與其他系統組件互動以執行本文中所述之各種功能。該等電腦程式指令係儲存於一記憶體中，該記憶體可係使用一標準記憶體裝置(例如，一隨機存取記憶體(random access memory；RAM))而實施於一計算裝置中。該等電腦程式指令亦可儲存於其他非暫時性電腦可讀媒體(例如，一光碟唯讀記憶體(compact disc-read only memory；CD-ROM)、隨身碟(flash drive)等)中。此外，熟習此項技術者應認識到，各種計算裝置之功能可被組合或整合至一單個計算裝置中，或者一特定計算裝置之功能可跨一或多個其他計算裝置分佈，此並不背離本發明實例性實施例之範圍。
本文中使用術語「處理器單元」來包含用以處理資料或數位訊號之由硬體、韌體及軟體形成之任一組合。處理器單元硬體可例如包含應用專用積體電路(ASIC)、通用或專用中央處理器單元(central processor unit；CPU)、數位訊號處理器(digital signal processor；DSP)、圖形處理器單元(graphics processor unit；GPU)、及例如現場可程式化閘陣列(field programmable gate array；FPGA)等可程式化邏輯裝置。在本文中所使用之 一處理器單元中，每一功能係由用以(即，被硬佈線成)執行該功能之硬體執行或者由用以執行儲存於一非暫時性儲存媒體中之指令之更通用硬體(例如一中央處理器單元)來執行。一處理器單元可係製作於一單個印刷電路板(PCB)上或被分佈於數個經互連之印刷電路板上。一處理器單元可含有其他處理器單元；例如，一處理器單元可包含互連於一印刷電路板上之二個處理器單元，即一現場可程式化閘陣列及一中央處理器單元。
雖然本文中已具體闡述及例示了用於設定類比前端DC增益之一系統及方法之實例性實施例，然而，熟習此項技術者將明瞭諸多潤飾及變化。因此，應理解，可以除本文中具體所述者以外之方式來實施一種根據本發明原理構造的用於設定類比前端DC增益之系統及方法。本發明亦界定於以下申請專利範圍及其等效內容中。

Claims (20)

  1. 一種用於一串列鏈路之接收器，該接收器具有一類比輸入且包含：一類比前端，連接至該類比輸入且具有一輸出及一DC增益，該DC增益為可調整的；一資料截剪器(data slicer)，連接至該類比前端之該輸出；一錯誤截剪器(error slicer)，連接至該類比前端之該輸出；以及一第一處理器單元，連接至該資料截剪器及該錯誤截剪器且用以迭代地進行如下步驟：調整該DC增益；以及估計一第零通道分支值(zeroth channel tap value)，直至該第零通道分支值落入複數個值之一設定範圍為止，其中該估計該第零通道分支值之步驟包含根據如下方程式來迭代地更新一估計第零通道分支值：h0(n+1)=h0(n)+mu*Error*Data其中：h0(n+1)為該第零通道分支值之一更新估計值；h0(n)為該第零通道分支值之一先前估計值；mu為一常數；Data為一最新接收資料位元之正負號；當Data為1時，Error為y-h0(n)之正負號，而當Data為0時，Error為y+h0(n)之正負號；以及y為該類比前端之該輸出處之一類比訊號。
  2. 如請求項1所述之接收器，其中該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且於各次迭代增大該DC增益。
  3. 如請求項2所述之接收器，其中於各次迭代增大該DC增益之步驟包含：以一設定增量來增大該DC增益。
  4. 如請求項2所述之接收器，其中該第一值充分地小到能避免使該接收器飽和。
  5. 如請求項1所述之接收器，其中該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且以複數個固定增量來減小該DC增益。
  6. 如請求項5所述之接收器，其中該迭代地調整該DC增益之步驟更包含：在該估計第零通道分支值降至低於一第一臨限值後，以一個定增量來增大該DC增益。
  7. 一種顯示器，包含：一傳送器；以及一接收器，連接至該傳送器，該接收器具有一類比輸入且包含：一類比前端，連接至該類比輸入且具有一輸出及一DC增益，該DC增益為可調整的；一資料截剪器，連接至該類比前端之該輸出；一錯誤截剪器，連接至該類比前端之該輸出；以及一第一處理器單元，連接至該資料截剪器及該錯誤截剪器且用以迭代地進行如下步驟：調整該DC增益；以及 估計一第零通道分支值，直至該第零通道分支值落入複數個值之一設定範圍為止，其中該估計該第零通道分支值之步驟包含根據如下方程式來迭代地更新一估計第零通道分支值：h0(n+1)=h0(n)+mu*Error*Data其中：h0(n+1)為該第零通道分支值之一更新估計值；h0(n)為該第零通道分支值之一先前估計值；mu為一常數；Data為一最新接收資料位元之正負號；當Data為1時，Error為y-h0(n)之正負號，而當Data為0時，Error為y+h0(n)之正負號；以及y為該類比前端之該輸出處之一類比訊號。
  8. 如請求項7所述之顯示器，其中該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且於各次迭代增大該DC增益。
  9. 如請求項8所述之顯示器，其中於各次迭代增大該DC增益之步驟包含：以一設定增量來增大該DC增益。
  10. 如請求項8所述之顯示器，其中該第一值充分地小到能避免使該接收器飽和。
  11. 如請求項7所述之顯示器，其中該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且以複數個固定增量來減小該DC增益。
  12. 如請求項11所述之顯示器，其中該迭代地調整該DC增益之步驟更包含：在該估計第零通道分支值降至低於一第一臨限值之後，以一顧定增量來增大該DC增益。
  13. 如請求項7所述之顯示器，其中該傳送器用以在該估計該第零通道分支值之步驟期間傳送一訊號，該訊號包括複數個交替之二進制1及0。
  14. 一種將一串列鏈路初始化之方法，該串列鏈路包含一傳送器及一接收器，該接收器連接至該傳送器，該接收器具有一類比輸入且包含：一類比前端，連接至該類比輸入且具有一輸出及一DC增益，該DC增益為可調整的；一資料截剪器，連接至該類比前端之該輸出；以及一錯誤截剪器，連接至該類比前端之該輸出；該方法包含：迭代地進行如下步驟：調整該DC增益；以及估計一第零通道分支值，直至該第零通道分支值落入複數個值之一設定範圍為止，其中該估計該第零通道分支值之步驟包含根據如下方程式來迭代地更新一估計第零通道分支值：h0(n+1)=h0(n)+mu*Error*Data其中：h0(n+1)為該第零通道分支值之一更新估計值； h0(n)為該第零通道分支值之一先前估計值；mu為一常數；Data為一最新所接收資料位元之正負號；當Data為1時，Error為y-h0(n)之正負號，而當Data為0時，Error為y+h0(n)之正負號；以及y為該類比前端之該輸出處之一類比訊號。
  15. 如請求項14所述之方法，其中該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且於各次迭代增大該DC增益。
  16. 如請求項15所述之方法，其中於各次迭代增大該DC增益之步驟包含：以一設定量來增大該DC增益。
  17. 如請求項15所述之方法，其中該第一值充分地小到能避免使該接收器飽和。
  18. 如請求項14所述之方法，其中該迭代地調整該DC增益之步驟包含：將該DC增益初始化為一第一值，且以複數個固定增量來減小該DC增益。
  19. 如請求項18所述之方法，其中該迭代地調整該DC增益之步驟更包含：在該估計第零通道分支值降至低於一第一臨限值之後，以一固定增量來增大該DC增益。
  20. 如請求項14所述之方法，更包含：由該傳送器在該估計該第零通道分支值之步驟期間傳送一訊號，該訊號包括複數個交替之二進制1及0。
TW105144142A 2016-03-28 2016-12-30 用於設定類比前端ｄｃ增益之系統及方法 TWI762462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/083,211 US9680436B1 (en) 2016-03-28 2016-03-28 System and method for setting analog front end DC gain
US15/083,211 2016-03-28

Publications (2)

Publication Number Publication Date
TW201735609A true TW201735609A (zh) 2017-10-01
TWI762462B TWI762462B (zh) 2022-05-01

Family

ID=58046455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105144142A TWI762462B (zh) 2016-03-28 2016-12-30 用於設定類比前端ｄｃ增益之系統及方法

Country Status (5)

Country Link
US (2) US9680436B1 (zh)
EP (1) EP3226498B1 (zh)
KR (1) KR20170114238A (zh)
CN (1) CN107241285B (zh)
TW (1) TWI762462B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699669B2 (en) * 2018-03-02 2020-06-30 Samsung Display Co., Ltd. Method and apparatus for duty-cycle correction in a serial data transmitter
US10476707B2 (en) * 2018-03-05 2019-11-12 Samsung Display Co., Ltd. Hybrid half/quarter-rate DFE
KR102530011B1 (ko) * 2018-10-11 2023-05-10 삼성디스플레이 주식회사 비교기 및 이를 포함하는 수신기
US10873407B2 (en) * 2018-11-15 2020-12-22 Marvell Asia Pte, Ltd. Transmitter tuning using receiver gradient
US11546127B2 (en) * 2021-03-18 2023-01-03 Samsung Display Co., Ltd. Systems and methods for symbol-spaced pattern-adaptable dual loop clock recovery for high speed serial links
US11483185B1 (en) * 2021-04-30 2022-10-25 Cadence Design Systems, Inc. Hardware efficient decision feedback equalization training
CN114696852B (zh) * 2022-02-28 2023-11-07 深圳市紫光同创电子有限公司 接收机抽头系数获取方法、设备及存储介质
CN117220703B (zh) * 2023-11-08 2024-01-23 上海力通通信有限公司 一种接收直流校正方法、装置、计算机设备及存储介质

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508746B1 (ko) * 2003-07-23 2005-08-17 삼성전자주식회사 아날로그 프론트 엔드 회로 및 그 직류오프셋 조정방법
CN101076947A (zh) * 2004-11-08 2007-11-21 美商内数位科技公司 评估及改正接收器中基带频率误差的方法及装置
US7949041B2 (en) * 2006-12-05 2011-05-24 Rambus Inc. Methods and circuits for asymmetric distribution of channel equalization between devices
US8135100B2 (en) * 2008-08-20 2012-03-13 International Business Machines Corporation Adaptive clock and equalization control systems and methods for data receivers in communications systems
US8837626B2 (en) * 2011-12-09 2014-09-16 Lsi Corporation Conditional adaptation of linear filters in a system having nonlinearity
US8472513B2 (en) * 2009-01-14 2013-06-25 Lsi Corporation TX back channel adaptation algorithm
KR101709227B1 (ko) * 2009-11-03 2017-02-22 삼성전자주식회사 휴대용 단말기에서 상황 정보 추론을 이용한 지능형 서비스 제공 방법 및 장치
US8532240B2 (en) * 2011-01-03 2013-09-10 Lsi Corporation Decoupling sampling clock and error clock in a data eye
US8605847B2 (en) * 2011-03-09 2013-12-10 Lsi Corporation Receiver training with cycle slip detection and correction
US8649476B2 (en) * 2011-04-07 2014-02-11 Lsi Corporation Adjusting sampling phase in a baud-rate CDR using timing skew
US8705672B2 (en) 2011-09-26 2014-04-22 Lsi Corporation Method of compensating for nonlinearity in a DFE-based receiver
US8737549B2 (en) 2012-04-30 2014-05-27 Lsi Corporation Receiver having limiter-enhanced data eye openings
AU2013280487B2 (en) * 2012-06-25 2016-10-13 Cohere Technologies, Inc. Modulation and equalization in an orthonormal time-frequency shifting communications system
US8837570B2 (en) 2012-11-27 2014-09-16 Lsi Corporation Receiver with parallel decision feedback equalizers
US8831142B2 (en) 2012-12-18 2014-09-09 Lsi Corporation Adaptive cancellation of voltage offset in a communication system
US8953665B2 (en) * 2013-02-15 2015-02-10 Lsi Corporation Pattern-based loss of signal detector
US9166641B1 (en) * 2013-06-26 2015-10-20 Altera Corporation Method and apparatus for receiver VGA adaptation
US9065696B2 (en) * 2013-08-17 2015-06-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Adaptive equalizer
US9025655B1 (en) 2013-10-17 2015-05-05 Lsi Corporation Transmitter training using receiver equalizer coefficients
US9106462B1 (en) 2014-07-21 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Reduced power SERDES receiver using selective adaptation of equalizer parameters in response to supply voltage and operating temperature variations and technique for measuring same
US9455848B1 (en) * 2015-08-18 2016-09-27 Xilinx, Inc. DFE-skewed CDR circuit

Also Published As

Publication number Publication date
US20170279428A1 (en) 2017-09-28
CN107241285A (zh) 2017-10-10
US9680436B1 (en) 2017-06-13
TWI762462B (zh) 2022-05-01
US10256784B2 (en) 2019-04-09
KR20170114238A (ko) 2017-10-13
EP3226498A1 (en) 2017-10-04
EP3226498B1 (en) 2020-07-08
CN107241285B (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
TWI762462B (zh) 用於設定類比前端ｄｃ增益之系統及方法
US9705708B1 (en) Integrated circuit with continuously adaptive equalization circuitry
US10135646B2 (en) High-speed signaling systems and methods with adaptable, continuous-time equalization
KR102164627B1 (ko) 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법
US10038575B1 (en) Decision feedback equalizer with post-cursor non-linearity correction
KR102240293B1 (ko) 고속 통신을 유지하기 위한 시스템 및 방법
US9973356B1 (en) Slicer and decision feedback equalization circuitry
US9385897B2 (en) Methods and apparatus for adapting transmitter equalization coefficients based on receiver gain adaptation
US9246587B2 (en) Compensation for optical multi-path interference
US9722769B2 (en) Equalizer
US9124454B1 (en) Method and apparatus for adaptively determining settings of a transmit equalizer
US20180302264A1 (en) Hybrid clock data recovery circuitry for pulse amplitude modulation schemes
US20130077669A1 (en) Method of Compensating for Nonlinearity in a DFE-based Receiver
TW577207B (en) Method and circuit adapted for blind equalizer
KR102453098B1 (ko) 직렬 링크용 수신기 및 표시 장치
US10778478B2 (en) Fast-settling voltage reference generator for SERDES applications
US9882709B2 (en) Timing recovery with adaptive channel response estimation
Lee et al. 0.37-pJ/b/dB PAM-4 transmitter and adaptive receiver with fixed data and threshold levels for 12-m automotive camera link
US9866412B2 (en) Equalization in high speed links through in-situ channel estimation
US11539390B2 (en) Semiconductor integrated circuit and reception device
TWI663840B (zh) 自適應接收等化器調節電路及利用其之通信裝置
US9143368B1 (en) Systems and methods for reducing quantization errors using adjustable equalizer granularities
US11811566B2 (en) Methods and systems for performing adaptive equalization of data
CN107005259B (zh) 减少wlan系统中的相邻信道干扰的方法和设备
US10171093B2 (en) Slew rate locked loop