CN107221295A - 栅极扫描驱动电路及液晶显示装置 - Google Patents

栅极扫描驱动电路及液晶显示装置 Download PDF

Info

Publication number
CN107221295A
CN107221295A CN201710497914.7A CN201710497914A CN107221295A CN 107221295 A CN107221295 A CN 107221295A CN 201710497914 A CN201710497914 A CN 201710497914A CN 107221295 A CN107221295 A CN 107221295A
Authority
CN
China
Prior art keywords
thin film
film transistor
module
control node
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710497914.7A
Other languages
English (en)
Other versions
CN107221295B (zh
Inventor
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda LCD Technology Co Ltd
Original Assignee
Nanjing CEC Panda LCD Technology Co Ltd
Nanjing Huadong Electronics Information and Technology Co Ltd
Nanjing CEC Panda FPD Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing CEC Panda LCD Technology Co Ltd, Nanjing Huadong Electronics Information and Technology Co Ltd, Nanjing CEC Panda FPD Technology Co Ltd filed Critical Nanjing CEC Panda LCD Technology Co Ltd
Priority to CN201710497914.7A priority Critical patent/CN107221295B/zh
Publication of CN107221295A publication Critical patent/CN107221295A/zh
Priority to PCT/CN2018/081354 priority patent/WO2019001059A1/zh
Priority to US16/627,076 priority patent/US20200226995A1/en
Application granted granted Critical
Publication of CN107221295B publication Critical patent/CN107221295B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明公开了一种栅极扫描驱动电路，包括多级栅极驱动单元，每个栅极驱动单元包括上拉控制模块、上拉模块、下拉清空模块、主维持模块；所述主维持模块包括维持控制节点产生模块以及与其相连接的节点维持模块；维持控制节点产生模块包括对称的第一子维持控制节点产生模块和第二子维持控制节点产生模块，第一子维持控制节点产生模块输入第一低频时钟讯号，第二子维持控制节点产生模块输入与所述第一低频时钟讯号相位相反的第二低频时钟讯号，第一子维持控制节点产生模块和第二子维持控制节点产生模块在第一低频时钟讯号和第二低频时钟讯号的控制下交替工作。本发明可有效避免维持模块长时间操作对薄膜晶体管产生负面影响。

Description

栅极扫描驱动电路及液晶显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种栅极扫描驱动电路及液晶显示装置。
背景技术
由于液晶显示器窄边框应用的需求，目前主流的技术都是直接将原有的栅极芯片(gate IC)中的扫描线驱动功能直接集成在液晶显示器的阵列基板上，利用现有的薄膜晶体管制程制作具有移位寄存功能的栅极扫描电路。最近，大尺寸电视越来越多的应用这种技术，而这对栅极扫描电路的设计提出了更高的要求，无论是电路的信赖性，还是生产制作的良率问题。
如图1所示是目前产品设计采用的栅极扫描驱动电路设计，栅极扫描驱动电路主要包含上拉控制模块(M1)、上拉模块(M10)、下拉清空模块(M9)、维持模块(M3、M4A、M5、M6A、M6、M7、M8、M11)、清空重置模块(M2、M12)、和自举电容(C1)几部分。其中，维持电路的设计缺陷是采用时钟讯号控制使得一半的时间无法进行维持；电路设计采用扫描讯号线进行级传，而扫描讯号线容易受到显示区各种因素的影响，这样对电路级传会产生负面影响；此外，设计采用时钟控制维持的话会，如果TFT尺寸增加则会导致讯号线负载增加，这样会减小设计margin。该电路也不具有可修复性，即任意一颗晶体管损坏的话电路就会失效。
发明内容
为解决上述技术问题，本发明提供一种栅极扫描驱动电路，能够解决维持模块长时间操作对薄膜晶体管产生负面影响的问题，而且采用特殊的级传模块设计可以提高电路的可靠性。
本发明提供的技术方案如下：
本发明公开了一种栅极扫描驱动电路，包括多级栅极驱动单元，每个栅极驱动单元包括：上拉控制模块、上拉模块、下拉清空模块、主维持模块；所述主维持模块包括维持控制节点产生模块以及与其相连接的节点维持模块；；上拉控制模块和维持控制节点产生模块均连接第一前面级讯号；上拉模块连接至本级扫描讯号线；下拉清空模块连接后面级讯号；上拉控制模块、上拉模块和下拉清空模块均连接至上拉控制节点；维持控制节点产生模块以及下拉清空模块均输入低电平；维持控制节点产生模块输入高电平；维持控制节点产生模块包括对称的第一子维持控制节点产生模块和第二子维持控制节点产生模块，第一子维持控制节点产生模块输入第一低频时钟讯号，第二子维持控制节点产生模块输入与所述第一低频时钟讯号相位相反的第二低频时钟讯号，第一子维持控制节点产生模块和第二子维持控制节点产生模块在第一低频时钟讯号和第二低频时钟讯号的控制下交替工作。
进一步地，所述第一子维持控制节点产生模块包括第五薄膜晶体管、第六薄膜晶体管以及第七薄膜晶体管；所述第二子维持控制节点产生模块包括第十五薄膜晶体管、第十六薄膜晶体管以及第十七薄膜晶体管；所述第五薄膜晶体管的栅极连接第一低频时钟讯号，第五薄膜晶体管的源极连接高电平，第五薄膜晶体管的漏极连接至第一维持控制点；所述第十五薄膜晶体管的栅极连接第二低频时钟讯号，第十五薄膜晶体管的源极连接高电平，第十五薄膜晶体管的漏极连接至第二维持控制点；所述第六薄膜晶体管的栅极连接至上拉控制节点，第六薄膜晶体管的源极连接第一维持控制点，第六薄膜晶体管的漏极连接低电平；所述第十六薄膜晶体管的栅极连接至上拉控制节点，第十六薄膜晶体管的源极连接第二维持控制点，第十六薄膜晶体管的漏极连接低电平；所述第七薄膜晶体管的栅极连接第一前面级讯号，第七薄膜晶体管的源极连接第一维持控制点，第七薄膜晶体管的漏极连接低电平；所述第十七薄膜晶体管的栅极连接第一前面级讯号，第十七薄膜晶体管的源极连接第二维持控制点，第十七薄膜晶体管的漏极连接低电平。
进一步地，所述第一子维持控制节点产生模块还包括第三薄膜晶体管，所述第二子维持控制节点产生模块还包括第二十二薄膜晶体管；所述第三薄膜晶体管的栅极连接所述第二低频时钟讯号，第三薄膜晶体管的源极与所述第十三薄膜晶体管的栅极相连并连接第一维持控制点，第三薄膜晶体管的漏极连接低电平；所述第二十二薄膜晶体管的栅极连接所述第一低频时钟讯号，第二十二薄膜晶体管的源极与所述第二十三薄膜晶体管的栅极相连并连接第二维持控制点，第二十二薄膜晶体管的漏极连接低电平。
进一步地，所述节点维持模块包括扫描讯号维持模块；所述扫描讯号维持模块包括第十三薄膜晶体管和第二十三薄膜晶体管；所述第十三薄膜晶体管的栅极连接第一维持控制点，第十三薄膜晶体管的源极连接本级扫描讯号线，第二十三薄膜晶体管的漏极连接低电平；所述第二十三薄膜晶体管的栅极连接第二维持控制点，第二十三薄膜晶体管的源极连接本级扫描讯号线，第二十三薄膜晶体管的漏极连接低电平。
进一步地，还包括第二十一薄膜晶体管；所述第二十一薄膜晶体管的栅极连接后面级时钟讯号，第二十一薄膜晶体管的源极连接本级扫描讯号线，第二十一薄膜晶体管的漏极连接低电平。
进一步地，所述节点维持模块包括上拉控制节点维持模块；所述上拉控制节点维持模块包括第八薄膜晶体管和第十八薄膜晶体管；所述第八薄膜晶体管的栅极连接第一维持控制点，第八薄膜晶体管的源极连接上拉控制节点，第八薄膜晶体管的漏极连接低电平；所述第十八薄膜晶体管的栅极连接第二维持控制点，第十八薄膜晶体管的源极连接上拉控制节点，第十八薄膜晶体管的漏极连接低电平。
进一步地，还包括第十九薄膜晶体管和第二十薄膜晶体管；所述第十九薄膜晶体管的栅极连接前面级时钟讯号，第十九薄膜晶体管的源极连接第二前面级讯号，第十九薄膜晶体管的漏极连接上拉控制节点；所述第二十薄膜晶体管的栅极连接启动讯号，第二十薄膜晶体管的源极连接上拉控制节点，第二十薄膜晶体管的漏极接低电平。
进一步地，还包括级传模块；所述节点维持模块还包括级传讯号维持模块；所述级传模块连接至上拉控制节点；所述级传模块输出本级级传讯号；所述级传讯号维持模块连接至本级级传讯号线。
进一步地，所述级传模块包括第十一薄膜晶体管；所述节点维持模块包括第十四薄膜晶体管和第二十四薄膜晶体管；所述第十一薄膜晶体管的栅极连接至上拉控制节点，第十一薄膜晶体管的源极连接至本级时钟讯号，第十一薄膜晶体管的漏极连接至本级级传讯号线；所述第十四薄膜晶体管的栅极连接第一维持控制点，第十四薄膜晶体管的源极连接本级级传讯号线，第十四薄膜晶体管的漏极连接低电平；所述第二十四薄膜晶体管的栅极连接第二维持控制点，第二十四薄膜晶体管的源极连接本级级传讯号线，第二十四薄膜晶体管的漏极连接低电平。
进一步地，所述上拉模块包括第十薄膜晶体管；所述第十薄膜晶体管的栅极连接上拉控制节点，第十薄膜晶体管的源极连接本级时钟讯号，第十薄膜晶体管的漏极连接本级扫描讯号线。
进一步地，所述下拉清空模块包括第九薄膜晶体管；所述第九薄膜晶体管的栅极连接后面级讯号，第九薄膜晶体管的源极连接上拉控制节点，第九薄膜晶体管的漏极连接低电平，所述后面级讯号为后面级扫描讯号或后面级级传讯号。
进一步地，所述上拉控制模块包括第一薄膜晶体管；所述第一薄膜晶体管的栅极和源极均连接第一前面级讯号，第一薄膜晶体管的漏极连接至上拉控制点；所述第一前面级讯号为第一前面级扫描讯号或第一前面级级传讯号。
进一步地，所述第一薄膜晶体管的源极和第一前面级讯号断开，所述第一薄膜晶体管的源极连接高电平。
进一步地，还包括清空重置模块；所述清空重置模块连接上拉控制节点和本级扫描讯号线；所述清空重置模块包括第二薄膜晶体管和第十二薄膜晶体管；所述第二薄膜晶体管的栅极连接清空重置讯号，第二薄膜晶体管的源极连接上拉控制节点，第二薄膜晶体管的漏极连接低电平；所述第十二薄膜晶体管的栅极连接清空重置讯号，第十二薄膜晶体管的源极连接本级扫描讯号线，第十二薄膜晶体管的漏极连接低电平。
进一步地，还包括清空重置模块；所述清空重置模块连接上拉控制节点、本级扫描讯号线以及本级级传讯号线；所述清空重置模块包括第二薄膜晶体管、第十二薄膜晶体管以及第四薄膜晶体管；所述第二薄膜晶体管的栅极连接清空重置讯号，第二薄膜晶体管的源极连接上拉控制节点，第二薄膜晶体管的漏极连接低电平；所述第十二薄膜晶体管的栅极连接清空重置讯号，第十二薄膜晶体管的源极连接本级扫描讯号线，第十二薄膜晶体管的漏极连接低电平；所述第四薄膜晶体管的栅极连接清空重置讯号，第四薄膜晶体管的源极连接本级级传讯号线，第四薄膜晶体管的漏极连接低电平。
进一步地，还包括自举电容，所述自举电容连接于上拉控制节点和本级扫描讯号线之间。
本发明还公开了一种液晶显示装置，包括液晶显示基板、分别与液晶显示基板连接的栅极驱动器和源极驱动器以及与所述源极驱动器连接的电路板，所述栅极驱动器内设有上述的栅极扫描驱动电路，所述电路板输出高电平、低电平、本级时钟讯号、前面级时钟讯号、后面级时钟讯号、第一低频时钟讯号、第二低频时钟讯号、启动讯号、清空重置讯号至所述栅极扫描驱动电路。
有益效果：
1、维持模块采用对称式的第一子维持控制节点产生模块和第二子维持控制节点产生模块，分别由相位完全相反的第一低频时钟讯号和第二低频时钟讯号以及高电平控制交替工作，避免维持模块的长时间操作对薄膜晶体管产生的负面影响；
2、增加单独的级传模块，用于产生本级级传讯号以往级传递并启动后面级的电路，可以有效维持电路内部节点和扫描讯号线，且避免扫描讯号线对电路级传的影响；
3、设计有单独的清空重置模块，对电路内部节点进行电荷清空，维持模块采用低频控制信号进行放电处理；
4、增加辅助修复模块，提高电路的可修复性。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。
图1为现有技术中栅极扫描驱动电路设计图；
图2为本发明一种栅极扫描驱动电路的实施例一的电路示意图；
图3为本发明一种栅极扫描驱动电路的实施例二的电路示意图；
图4为本发明一种栅极扫描驱动电路的实施例三的电路示意图；
图5为本发明一种栅极扫描驱动电路的实施例三的修复示意图；
图6为本发明一种栅极扫描驱动电路的实施例四的电路示意图；
图7为本发明一种栅极扫描驱动电路的实施例四的架构示意图；
图8为本发明一种栅极扫描驱动电路的实施例四的电路的驱动讯号示意图；
图9为本发明一种液晶显示装置的结构示意图。
附图标号说明：
01、上拉控制模块，02、级传模块，03、上拉模块，04、下拉清空模块，05、主维持模块，06、清空重置模块；
M1、第一薄膜晶体管，M2、第二薄膜晶体管，M3A、第三薄膜晶体管，M4、第四薄膜晶体管，M5A、第五薄膜晶体管，M6A、第六薄膜晶体管，M7A、第七薄膜晶体管，M8A、第八薄膜晶体管，M9、第九薄膜晶体管，M10、第十薄膜晶体管，M11、第十一薄膜晶体管，M12、第十二薄膜晶体管，M13A、第十三薄膜晶体管，M14A、第十四薄膜晶体管，M5B、第十五薄膜晶体管，M6B、第十六薄膜晶体管，M7B、第十七薄膜晶体管，M8B、第十八薄膜晶体管，M1A、第十九薄膜晶体管，M4A、第二十薄膜晶体管，M9A、第二十一薄膜晶体管，M3B、第二十二薄膜晶体管，M13B、第二十三薄膜晶体管，M14B、第二十四薄膜晶体管，C1、自举电容；
Gn、本级扫描讯号线，Tn、本级级传讯号线，netAn、上拉控制节点，netBn、第一维持控制点，netCn、第二维持控制点，VGH、高电平，VSS、低电平，LC1、第一低频时钟讯号，LC2、第二低频时钟讯号，CKm、本级时钟讯号，CKm-2、前面级时钟讯号，CKm+4、后面级时钟讯号，Gn-4、第一前面级扫描讯号，Tn-4、第一前面级级传讯号，Gn-2、第二前面级扫描讯号，Tn-2、第二前面级级传讯号，Gn+6、后面级扫描讯号，Tn+6、后面级级传讯号，GSP、启动讯号，CLR、清空重置讯号；
100、液晶显示装置，101、液晶显示基板，102、栅极驱动器，103、源极驱动器，104、电路板，1011、扫描线，1012、数据线。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
本发明公开了一种栅极扫描驱动电路，包括多级栅极驱动单元，每个栅极驱动单元包括：上拉控制模块01、上拉模块03、下拉清空模块04、主维持模块05；所述主维持模块05包括维持控制节点产生模块以及与其相连接的节点维持模块；上拉控制模块01和维持控制节点产生模块均连接第一前面级讯号；上拉模块03连接至本级扫描讯号线Gn；下拉清空模块04连接后面级讯号；上拉控制模块01、上拉模块03和下拉清空模块04均连接至上拉控制节点netAn；维持控制节点产生模块输入低电平VSS；维持控制节点产生模块输入高电平VGH；维持控制节点产生模块包括对称的第一子维持控制节点产生模块和第二子维持控制节点产生模块，第一子维持控制节点产生模块输入第一低频时钟讯号LC1，第二子维持控制节点产生模块输入与所述第一低频时钟讯号LC1相位相反的第二低频时钟讯号LC2，第一子维持控制节点产生模块和第二子维持控制节点产生模块在第一低频时钟讯号LC1和第二低频时钟讯号LC2的控制下交替工作。
具体的，本发明中上拉控制模块01用于接收第一前面级讯号来启动本级电路，其中第一前面级讯号可以是第一前面级扫描讯号Gn-4或第一前面级级传讯号Tn-4，具体视实际电路是否包含级传模块02而定。
上拉模块03用于产生本级扫描讯号，输出到本级扫描讯号线，进而输出给像素显示区域进行扫描线的驱动。
下拉清空模块04用于接收后面级讯号，对本级上拉控制节点netAn进行清空重置。其中后面级讯号包括后面级扫描讯号Gn+6或后面级级传讯号Tn+6，具体视实际电路是否包含级传模块02而定。
主维持模块05包括维持控制节点产生模块以及与其相连接的节点维持模块，节点维持模块可以包括上拉控制节点维持模块以及扫描讯号维持模块，上拉控制节点维持模块用于在非作用期间维持电路的上拉控制节点netAn，扫描讯号维持模块用于在非作用期间维持电路的本级扫描讯号线Gn，使维持上拉控制节点netAn和本级扫描讯号线Gn维持在稳定的低电位而不受到其他讯号的干扰，以确保电路具有较高的可靠性。
具体的，本发明中还可以包括多种不同的子模块单独或组合实现独立或辅助维持上拉控制节点netAn或本级扫描讯号线的功能，在后续实施例部分详细说明。
本发明中维持模块中的维持控制节点产生模块采用对称设计的第一子维持控制节点产生模块和第二子维持控制节点产生模块，分别由一组相位完全相反的第一低频时钟讯号LC1和第二低频时钟讯号LC2进行控制，从而使得第一子维持控制节点产生模块和第二子维持控制节点产生模块交替工作，有效解决现有技术中维持电路采用时钟讯号控制使得一半的时间无法进行维持的问题，最大程度地提高电路的可靠性，同时可有效避免维持模块长时间操作对薄膜晶体管产生负面影响。
优选的，根据实际电路需求情况对第一子维持控制节点产生模块和第二子维持控制节点产生模块进行改进，其中第一子维持控制节点产生模块还包括第三薄膜晶体管M3A，所述第二子维持控制节点产生模块还包括第二十二薄膜晶体管M3B。
所述第三薄膜晶体管M3A的栅极连接所述第二低频时钟讯号LC2，第三薄膜晶体管M3A的源极与所述第十三薄膜晶体管M13A的栅极相连并连接第一维持控制点netBn，第三薄膜晶体管M3A的漏极连接低电平VSS，用于对第一维持控制点netBn进行清空重置。
所述第二十二薄膜晶体管M3B的栅极连接所述第一低频时钟讯号LC1，第二十二薄膜晶体管M3B的源极与所述第二十三薄膜晶体管M13B的栅极相连并连接第二维持控制点netCn，第二十二薄膜晶体管M3B的漏极连接低电平VSS，用于对第二维持控制点netCn进行清空重置。
优选的，对上述技术方案进行改进，得到改进的方案，一种栅极扫描驱动电路，还包括级传模块02；所述节点维持模块还包括级传讯号维持模块；所述级传模块02连接至上拉控制节点netAn；所述级传模块02输出本级级传讯号；所述级传讯号维持模块连接至本级级传讯号线Tn。
具体的，级传模块02用于产生本级级传讯号，输出至本级级传讯号线Tn，该本级级传讯号用于传递给后级的上拉控制模块01用于启动后级的电路(此时对于后级电路来说，本级级传讯号线Tn输出的所述“本级级传讯号”即相当于第一前面级级传讯号Tn-4)，以及传递给前级电路的下拉清空模块04，用于进行下拉清空上拉控制节点netAn(此时对于前级电路来说，本级级传讯号线Tn输出的所述“本级级传讯号”即相当于后面级级传讯号Tn+6)。
级传讯号维持模块用于在非作用期间维持电路的本级级传讯号线Tn。
本发明通过增加单独的级传模块02，负责产生本级级传讯号以往下传递并启动后面级的电路，本级级传讯号线Tn与本级扫描讯号线Gn是独立的，可以有效维持电路内部节点，且避免本级扫描讯号线Gn对电路级传的影响，解决了现有技术中级传设计的缺陷。此外，由于无需采用时钟控制维持，避免因为TFT尺寸增加导致讯号线负载增加，减小设计margin。
优选的，对上述技术方案进行改进，得到改进的方案，一种栅极扫描驱动电路，还包括清空重置模块06和自举电容C1，所述清空重置模块06利用清空重置讯号CLR在每帧结束以及开关机的时候清空电路的内部节点。
所述自举电容C1连接于上拉控制节点netAn和本级扫描讯号线Gn之间，用于在作用期间抬升和稳定上拉控制节点netAn的电位，以使上拉模块03具有足够的电流区驱动本级扫描讯号线Gn。
下面以具体实施例详细介绍本发明的技术方案。
实施例一：
图2为本发明一种栅极扫描驱动电路的实施例一的电路示意图，如图2所示，一种栅极扫描驱动电路，包括多级栅极驱动单元，每个栅极驱动单元包括：上拉控制模块01、上拉模块03、下拉清空模块04、主维持模块05；所述主维持模块05包括维持控制节点产生模块以及与其相连接的节点维持模块；上拉控制模块01和维持控制节点产生模块均连接第一前面级讯号；上拉模块03连接至本级扫描讯号线Gn；下拉清空模块04连接后面级讯号；上拉控制模块01、上拉模块03和下拉清空模块04均连接至上拉控制节点netAn；维持控制节点产生模块输入低电平VSS；维持控制节点产生模块输入高电平VGH；维持控制节点产生模块包括对称的第一子维持控制节点产生模块和第二子维持控制节点产生模块，第一子维持控制节点产生模块输入第一低频时钟讯号LC1，第二子维持控制节点产生模块输入与所述第一低频时钟讯号LC1相位相反的第二低频时钟讯号LC2，第一子维持控制节点产生模块和第二子维持控制节点产生模块在第一低频时钟讯号LC1和第二低频时钟讯号LC2的控制下交替工作。
如图2所示，上拉控制模块01包括第一薄膜晶体管M1，所述第一薄膜晶体管M1的栅极和源极均连接第一前面级讯号，第一薄膜晶体管M1的漏极连接至上拉控制点，用于对上拉控制节点netAn进行预充。所述第一前面级讯号为第一前面级扫描讯号Gn-4(在本实施例中，第一前面级扫描讯号Gn-4为本级Gn的前四个讯号，实际上，只要为本级Gn之前的扫描讯号如Gn-3、Gn-2等均属于本发明的保护范围)或第一前面级级传讯号Tn-4(在本实施例中，第一前面级级传讯号Tn-4为本级Tn的前四个讯号，实际上，只要为本级Tn之前的扫描讯号如Tn-3、Tn-2等均属于本发明的保护范围)，本实施例中不含级传模块02，因此所述第一前面级讯号为第一前面级扫描讯号Gn-4。
优选的，对上拉控制模块01进行改进，将第一薄膜晶体管M1的源极和第一前面级讯号断开，将第一薄膜晶体管M1的源极连接高电平VGH，能够防止反向漏电。需要说明的是，在后续的实施例中也包含上述改进，只是未在每个图中一一标示出来。
如图2所示，上拉模块03包括第十薄膜晶体管M10，所述第十薄膜晶体管M10的栅极连接上拉控制节点netAn，第十薄膜晶体管M10的源极连接本级时钟讯号CKm，第十薄膜晶体管M10的漏极连接本级扫描讯号线Gn，用于输出本级扫描讯号至本级扫描讯号线Gn并对本级扫描讯号进行下拉。
如图2所示，下拉清空模块04包括第九薄膜晶体管M9，所述第九薄膜晶体管M9的栅极连接后面级讯号，第九薄膜晶体管M9的源极连接上拉控制节点netAn，第九薄膜晶体管M9的漏极连接低电平VSS，用于接收后面级讯号来清空重置上拉控制节点netAn。所述后面级讯号为后面级扫描讯号Gn+6(在本实施例中，后面级扫描讯号Gn+6为本级Gn的后六个讯号，实际上，只要为本级Gn之后的扫描讯号如Gn+1、Gn+2、Gn+5等均属于本发明的保护范围)或后面级级传讯号Tn+6(在本实施例中，后面级级传讯号Tn+6为本级Tn的后六个讯号，实际上，只要为本级Tn之后的扫描讯号如Tn+1、Tn+2、Tn+5等均属于本发明的保护范围)，本实施例中不含级传模块02，因此所述后面级讯号为后面级扫描讯号Gn+6。
如图2所示，本实施例中包括用于维持上拉控制节点的第十九薄膜晶体管M1A和第二十薄膜晶体管M4A；所述第十九薄膜晶体管M1A的栅极连接前面级时钟讯号CKm-2，第十九薄膜晶体管M1A的源极连接第二前面级讯号，第十九薄膜晶体管M1A的漏极连接上拉控制节点netAn，其中第二前面级讯号可以是第二前面级扫描讯号Gn-2或第二前面级级传讯号Tn-2，具体视实际电路中是否包含级传模块02而定。所述第二十薄膜晶体管M4A的栅极连接启动讯号GSP，第二十薄膜晶体管M4A的源极连接上拉控制节点netAn，第二十薄膜晶体管M4A的漏极接低电平VSS。具体的，本实施例中上拉控制节点netAn通过第十九薄膜晶体管M1A维持，并采用第二十薄膜晶体管M4A进行辅助维持。
如图2所示，本实施例中维持控制节点产生模块包括对称的第一子维持控制节点产生模块和第二子维持控制节点产生模块，第一子维持控制节点产生模块输入第一低频时钟讯号LC1，第二子维持控制节点产生模块输入与所述第一低频时钟讯号LC1相位相反的第二低频时钟讯号LC2，第一子维持控制节点产生模块和第二子维持控制节点产生模块在第一低频时钟讯号LC1和第二低频时钟讯号LC2的控制下交替工作。
具体的，第一子维持控制节点产生模块包括第一子维持控制节点产生模块包括第五薄膜晶体管M5A、第六薄膜晶体管M6A以及第七薄膜晶体管M7A，所述第二子维持控制节点产生模块包括第十五薄膜晶体管M5B、第十六薄膜晶体管M6B以及第十七薄膜晶体管M7B。
所述第五薄膜晶体管M5A的栅极连接第一低频时钟讯号LC1，第五薄膜晶体管M5A的源极连接高电平VGH，第五薄膜晶体管M5A的漏极连接至第一维持控制点netBn，用于对第一维持控制点netBn进行充电。
所述第十五薄膜晶体管M5B的栅极连接第二低频时钟讯号LC2，第十五薄膜晶体管M5B的源极连接高电平VGH，第十五薄膜晶体管M5B的漏极连接至第二维持控制点netCn，用于对第二维持控制点netCn进行充电。
所述第六薄膜晶体管M6A的栅极连接至上拉控制节点netAn，第六薄膜晶体管M6A的源极连接第一维持控制点netBn，第六薄膜晶体管M6A的漏极连接低电平VSS，用于在输出期间拉低第一维持控制点netBn。
所述第十六薄膜晶体管M6B的栅极连接至上拉控制节点netAn，第十六薄膜晶体管M6B的源极连接第二维持控制点netCn，第十六薄膜晶体管M6B的漏极连接低电平VSS，用于在输出期间拉低第二维持控制点netCn。
所述第七薄膜晶体管M7A的栅极连接第一前面级讯号，第七薄膜晶体管M7A的源极连接第一维持控制点netBn，第七薄膜晶体管M7A的漏极连接低电平VSS，用于在输出期间辅助拉低第一维持控制点netBn。
所述第十七薄膜晶体管M7B的栅极连接第一前面级讯号，第十七薄膜晶体管M7B的源极连接第二维持控制点netCn，第十七薄膜晶体管M7B的漏极连接低电平VSS，用于在输出期间辅助拉低第二维持控制点netCn。如图2所示，本实施例中节点维持模块包括扫描讯号维持模块，用于维持本级扫描讯号线，扫描讯号维持模块包括对称设计的第十三薄膜晶体管M13A和第二十三薄膜晶体管M13B。
所述第十三薄膜晶体管M13A的栅极连接第一维持控制点netBn，第十三薄膜晶体管M13A的源极连接本级扫描讯号线Gn，第二十三薄膜晶体管M13B的漏极连接低电平VSS，用于在显示扫描的非作用期间维持本级扫描讯号线Gn。
所述第二十三薄膜晶体管M13B的栅极连接第二维持控制点netCn，第二十三薄膜晶体管M13B的源极连接本级扫描讯号线Gn，第二十三薄膜晶体管M13B的漏极连接低电平VSS，用于在显示扫描的非作用期间维持本级扫描讯号线Gn。
如图2所示，优选的，对扫描讯号线模块进行改进，还包括一用于辅助维持本级扫描讯号线Gn的第二十一薄膜晶体管M9A，所述第二十一薄膜晶体管M9A的栅极连接后面级时钟讯号CKm+4，第二十一薄膜晶体管M9A的源极连接本级扫描讯号线Gn，第二十一薄膜晶体管M9A的漏极连接低电平VSS。通过双维持模块，可以进行局部修复。
需要说明的是，在本实施例中独立的第二十一薄膜晶体管M9A是作为辅助维持本级扫描讯号线Gn存在的功能模块，而在其他实施例中，当节点维持模块不包括扫描讯号线模块时，上述独立的第二十一薄膜晶体管M9A可以作为独立维持本级扫描讯号线Gn的功能模块设置替换所述扫描讯号线模块。
如图2所示，优选的，还包括清空重置模块06，所述清空重置模块06连接上拉控制节点netAn和本级扫描讯号线Gn。所述清空重置模块06包括第二薄膜晶体管M2和第十二薄膜晶体管M12。
所述第二薄膜晶体管M2的栅极连接清空重置讯号CLR，第二薄膜晶体管M2的源极连接上拉控制节点netAn，第二薄膜晶体管M2的漏极连接低电平VSS，用于对上拉控制节点netAn进行清空重置。
所述第十二薄膜晶体管M12的栅极连接清空重置讯号CLR，第十二薄膜晶体管M12的源极连接本级扫描讯号线Gn，第十二薄膜晶体管M12的漏极连接低电平VSS，用于对本级扫描讯号线Gn进行清空重置。
如图2所示，优选的，还包括自举电容C1，所述自举电容C1连接于上拉控制节点netAn和本级扫描讯号线Gn之间，用于在输出期间对上拉控制节点netAn的电位进行抬升。
需要说明的是，还可以在本实施例一的基础上增加级传模块02和级传讯号维持模块053。
本实施例中节点维持模块只包括用于维持本级扫描讯号线Gn的扫描讯号线维持模块，不包括用于维持上拉控制节点netAn的上拉控制节点维持模块，因此本实施例通过独立的第十九薄膜晶体管M1A和第二十薄膜晶体管M4A对上拉控制节点netAn进行维持。需要说明的是，在其他实施例中，当节点维持模块还包括用于维持上拉控制节点netAn的上拉控制节点维持模块时，上述独立的第十九薄膜晶体管M1A和第二十薄膜晶体管M4A可以作为辅助维持上拉控制节点netAn的功能模块设置，也可以直接去掉。
实施例二：
图3为本发明一种栅极扫描驱动电路的实施例二的电路示意图，如图3所示，本实施例二与上述实施例一的电路组成结构基本相同，也不包含级传模块02和级传讯号维持模块053，其与实施例一不同的改进之处在于，本实施例中所述节点维持控制模块还包括用于维持上拉控制节点netAn的上拉控制节点维持模块，上拉控制节点维持模块包括第八薄膜晶体管M8A和第十八薄膜晶体管M8B，所述第八薄膜晶体管M8A的栅极连接第一维持控制点netBn，第八薄膜晶体管M8A的源极连接上拉控制节点netAn，第八薄膜晶体管M8A的漏极连接低电平VSS，所述第十八薄膜晶体管M8B的栅极连接第二维持控制点netCn，第十八薄膜晶体管M8B的源极连接上拉控制节点netAn，第十八薄膜晶体管M8B的漏极连接低电平VSS。
本实施例中第八薄膜晶体管M8A的栅极连接第一维持控制点netBn，通过第一维持控制点netBn的讯号控制来维持上拉控制节点netAn，第十八薄膜晶体管M8B的栅极连接第二维持控制点netCn，通过第二维持控制点netCn的讯号控制来维持上拉控制节点netAn。相比于实施例一，本实施例对称的第八薄膜晶体管M8A和第十八薄膜晶体管M8B分别通过第一维持控制点netBn和第二维持控制点netCn维持上拉控制点，既能够实现交替工作，而且简化电路。
需要说明的是，还可以在本实施例二的基础上增加级传模块02和级传讯号维持模块053。
本实施例中通过上拉控制节点维持模块维持上拉控制节点netAn，以及扫描讯号维持模块来控制本级扫描讯号线Gn，用上拉控制节点维持模块替换了实施例一中用于独立维持上拉控制节点netAn的第十九薄膜晶体管M1A和第二十薄膜晶体管M4A，并去除了用于辅助维持本级扫描讯号线Gn的第二十一薄膜晶体管M9A。
实施例三：
图4为本发明一种栅极扫描驱动电路的实施例三的电路示意图，如图4所示，本实施例三与上述实施例二的电路组成结构基本相同，也不包含级传模块02和级传讯号维持模块053，其与实施例二不同的改进之处在于，增加了独立的第十九薄膜晶体管M1A和第二十薄膜晶体管M4A可以作为辅助维持上拉控制节点netAn的功能模块设置。
所述第十九薄膜晶体管M1A的栅极连接前面级时钟讯号CKm-2，第十九薄膜晶体管M1A的源极连接第二前面级讯号，第十九薄膜晶体管M1A的漏极连接上拉控制节点netAn。
所述第二十薄膜晶体管M4A的栅极连接启动讯号GSP，第二十薄膜晶体管M4A的源极连接上拉控制节点netAn，第二十薄膜晶体管M4A的漏极接低电平VSS。
本实施例增加第十九薄膜晶体管M1A和第二十薄膜晶体管M4A用于辅助修复，保护上拉控制节点netAn，即使除去第十九薄膜晶体管M1A和第二十薄膜晶体管M4A电路依然可以工作，并当上拉控制模块01的第一薄膜晶体管M1和下拉清空模块04的第九薄膜晶体管M9失效时，电路依然可以通过第十九薄膜晶体管M1A和第二十薄膜晶体管M4A的功能实现正常工作。
如图4所示，优选的，还包括自举电容C1，所述自举电容C1连接于上拉控制节点netAn和本级扫描讯号线Gn之间，用于在输出期间对上拉控制节点netAn的电位进行抬升。
需要说明的是，还可以在本实施例三的基础上增加级传模块02和级传讯号维持模块053。
图5为本发明一种栅极扫描驱动电路的实施例三的修复示意图。
如图5所示是转化后依然能保持栅极扫描驱动电路基本功能的最简单电路设计。图中黑框部分是可以镭射切断的元件部分。M5B需要利用镭射连接成二极体模式。
需要说明的是利用镭射切断对称设计的部分元件可进行修复，此处仅在实施例三中作具体说明，然上述修复方式可以用于本发明所有实施例中，不作任何限定。
实施例四：
图6为本发明一种栅极扫描驱动电路的实施例四的电路示意图，如图6所示，本实施例中增加了级传模块02和级传讯号维持模块，相比于上述三个实施例不同的地方在于，本实施例中上拉控制模块01通过接收第一前面级级传讯号Tn-4来启动电路，下拉清空模块04接收后面级讯号对本级上拉控制节点netAn进行清空重置，同时还包括对本级级传讯号Tn的维持。
本实施例中节点维持模块包括上拉控制节点维持模块、扫描讯号维持模块以及级传讯号维持模块，分别用于维持上拉控制节点netAn、本级扫描讯号线Gn以及本级级传讯号线Tn。其中维持控制节点产生模块与上述实施例一至三中结构基本相同，区别之处在于第一子维持控制节点产生模块中的第七薄膜晶体管M7A和第二子维持控制节点产生模块中的第十七薄膜晶体管M7B相连并连接至第一前面级级传讯号Tn-4。
上拉控制节点维持模块与实施例二中相同，此处不再赘述。
如图6所示，本实施例中级传模块02包括第十一薄膜晶体管M11，所述第十一薄膜晶体管M11的栅极连接至上拉控制节点netAn，第十一薄膜晶体管M11的源极连接至本级时钟讯号CKm，第十一薄膜晶体管M11的漏极连接至本级级传讯号线Tn，用于输出本级级传讯号至本级级传讯号线Tn，以及对本级级传讯号进行下拉清空。
如图6所示，本实施例中级传讯号维持模块包括第十四薄膜晶体管M14A和第二十四薄膜晶体管M14B。
所述第十四薄膜晶体管M14A的栅极连接第一维持控制点netBn，第十四薄膜晶体管M14A的源极连接本级级传讯号线Tn，第十四薄膜晶体管M14A的漏极连接低电平VSS，用于在非作用期间维持本级级传讯号线Tn。
所述第二十四薄膜晶体管M14B的栅极连接第二维持控制点netCn，第二十四薄膜晶体管M14B的源极连接本级级传讯号线Tn，第二十四薄膜晶体管M14B的漏极连接低电平VSS，用于在非作用期间维持本级级传讯号线Tn。
如图6所示，本实施例中清空重置模块06连接上拉控制节点netAn、本级扫描讯号线Gn以及本级级传讯号线Tn，所述清空重置模块06包括第二薄膜晶体管M2、第十二薄膜晶体管M12以及第四薄膜晶体管M4A。
所述第二薄膜晶体管M2的栅极连接清空重置讯号CLR，第二薄膜晶体管M2的源极连接上拉控制节点netAn，第二薄膜晶体管M2的漏极连接低电平VSS，用于对上拉控制节点netAn进行清空重置。
所述第十二薄膜晶体管M12的栅极连接清空重置讯号CLR，第十二薄膜晶体管M12的源极连接本级扫描讯号线Gn，第十二薄膜晶体管M12的漏极连接低电平VSS，用于对本级扫描讯号线Gn进行清空重置。
所述第四薄膜晶体管M4A的栅极连接清空重置讯号CLR，第四薄膜晶体管M4A的源极连接本级级传讯号线Tn，第四薄膜晶体管M4A的漏极连接低电平VSS，用于对本级级传讯号线Tn进行清空重置。
如图6所示，优选的，还包括自举电容C1，所述自举电容C1连接于上拉控制节点netAn和本级扫描讯号线Gn之间，用于在输出期间对上拉控制节点netAn的电位进行抬升。
本实施例中节点维持模块包括上拉控制节点维持模块、扫描讯号维持模块以及级传讯号维持模块，分别用于维持上拉控制节点netAn、本级扫描讯号线Gn以及本级级传讯号线Tn，由于上拉控制节点维持模块、扫描讯号维持模块以及级传讯号维持模块与维持控制节点产生模块均为对称设计，并通过相位相反的第一低频时钟讯号LC1和第二低频时钟讯号LC2进行控制，从而实现了非作用期间交替工作，维持上拉控制节点netAn、本级扫描讯号线Gn以及本级级传讯号线Tn在低电位而不受其他讯号干扰，确保电路的可靠性。
图7为本发明一种栅极扫描驱动电路的实施例四的架构示意图。该图中示意了利用了8个时钟进行驱动的栅极扫描驱动电路，但实际应用中时钟讯号的数量可以根据面板的负载和电路的驱动能力来决定。电路架构主要包含驱动讯号输入部分(如图中CK1-CK8、LC1、LC2、VGH、VSS)、级传输入部分(如图中T(n-4)-T(n+13))、电路部分(CLR)以及电路输出的扫描讯号(G(n)-G(n+7))。
图8为本发明一种栅极扫描驱动电路的实施例四的电路的驱动讯号示意图。如图8所示：
GSP是启动讯号，负责启动前面级的电路；
CK1-CK18是驱动的高频时钟讯号，主要负责产生本级扫描讯号和本级级传讯号；
LC1和LC2是相位相反的第一低频时钟讯号和第二低频时钟讯号，LC1和LC2的频率低于高频时钟讯号，但是具体的频率需要根据面板特性和TFT元件特性决定；
VGH是恒压高电位控制讯号，为本实施例中的高电平；
VSS是恒压低电位控制讯号，为本实施例中的低电平；
CLR是清空重置讯号，主要负责在每帧结束以及开关机时对电路内部节点进行电荷清空。
需要说明的是，还可以在本实施例基础上增加实施例一、二或三中改进的部分，进行交叉组合形成新的实施例，此处不进行赘述，并且在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
图9为本发明一种液晶显示装置的结构示意图。如图9所示，一种液晶显示装置，包括液晶显示基板101、分别与液晶显示基板101连接的栅极驱动器102和源极驱动器103以及与所述源极驱动器103连接的电路板104，栅极驱动器102设置在液晶显示基板101的内部，电路板104均与源极驱动器103和栅极驱动器102连接，液晶显示基板101上设有纵横交错的多个扫描线Gx 1011和多个数据线Sy1012，扫描线1011设有栅极，栅极驱动器102与该多个扫描线1011连接并给扫描线1011提供信号，源极驱动器103与多个数据线1012连接并给数据线1012提供信号。
所述栅极驱动器102内设有上述的栅极扫描驱动电路，所述电路板104内设有电平转换器(Level shift)、时序控制器芯片(T-CON)、GIP电路等，电路板输出高电平VGH、低电平VSS、本级时钟讯号CKm、前面级时钟讯号CKm-2、后面级时钟讯号后面级时钟讯号、第一低频时钟讯号LC1、第二低频时钟讯号LC2、启动讯号GSP、清空重置讯号CLR至所述栅极扫描驱动电路。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (17)

1.一种栅极扫描驱动电路，包括多级栅极驱动单元，其特征在于，每个栅极驱动单元包括：上拉控制模块、上拉模块、下拉清空模块、主维持模块；所述主维持模块包括维持控制节点产生模块以及与其相连接的节点维持模块；
上拉控制模块和维持控制节点产生模块均连接第一前面级讯号；
上拉模块连接至本级扫描讯号线；下拉清空模块连接后面级讯号；
上拉控制模块、上拉模块和下拉清空模块均连接至上拉控制节点；
维持控制节点产生模块以及下拉清空模块均输入低电平；
维持控制节点产生模块输入高电平；维持控制节点产生模块包括对称的第一子维持控制节点产生模块和第二子维持控制节点产生模块，第一子维持控制节点产生模块输入第一低频时钟讯号，第二子维持控制节点产生模块输入与所述第一低频时钟讯号相位相反的第二低频时钟讯号，第一子维持控制节点产生模块和第二子维持控制节点产生模块在第一低频时钟讯号和第二低频时钟讯号的控制下交替工作。
2.如权利要求1所述的栅极扫描驱动电路，其特征在于，所述第一子维持控制节点产生模块包括第五薄膜晶体管、第六薄膜晶体管以及第七薄膜晶体管；所述第二子维持控制节点产生模块包括第十五薄膜晶体管、第十六薄膜晶体管以及第十七薄膜晶体管；
所述第五薄膜晶体管的栅极连接第一低频时钟讯号，第五薄膜晶体管的源极连接高电平，第五薄膜晶体管的漏极连接至第一维持控制点；
所述第十五薄膜晶体管的栅极连接第二低频时钟讯号，第十五薄膜晶体管的源极连接高电平，第十五薄膜晶体管的漏极连接至第二维持控制点；
所述第六薄膜晶体管的栅极连接至上拉控制节点，第六薄膜晶体管的源极连接第一维持控制点，第六薄膜晶体管的漏极连接低电平；
所述第十六薄膜晶体管的栅极连接至上拉控制节点，第十六薄膜晶体管的源极连接第二维持控制点，第十六薄膜晶体管的漏极连接低电平；
所述第七薄膜晶体管的栅极连接第一前面级讯号，第七薄膜晶体管的源极连接第一维持控制点，第七薄膜晶体管的漏极连接低电平；
所述第十七薄膜晶体管的栅极连接第一前面级讯号，第十七薄膜晶体管的源极连接第二维持控制点，第十七薄膜晶体管的漏极连接低电平。
3.如权利要求2所述的栅极扫描驱动电路，其特征在于，所述第一子维持控制节点产生模块还包括第三薄膜晶体管，所述第二子维持控制节点产生模块还包括第二十二薄膜晶体管；
所述第三薄膜晶体管的栅极连接所述第二低频时钟讯号，第三薄膜晶体管的源极与所述第十三薄膜晶体管的栅极相连并连接第一维持控制点，第三薄膜晶体管的漏极连接低电平；
所述第二十二薄膜晶体管的栅极连接所述第一低频时钟讯号，第二十二薄膜晶体管的源极与所述第二十三薄膜晶体管的栅极相连并连接第二维持控制点，第二十二薄膜晶体管的漏极连接低电平。
4.如权利要求1所述的栅极扫描驱动电路，其特征在于，所述节点维持模块包括扫描讯号维持模块；所述扫描讯号维持模块包括第十三薄膜晶体管和第二十三薄膜晶体管；
所述第十三薄膜晶体管的栅极连接第一维持控制点，第十三薄膜晶体管的源极连接本级扫描讯号线，第二十三薄膜晶体管的漏极连接低电平；
所述第二十三薄膜晶体管的栅极连接第二维持控制点，第二十三薄膜晶体管的源极连接本级扫描讯号线，第二十三薄膜晶体管的漏极连接低电平。
5.如权利要求1或4所述的栅极扫描驱动电路，其特征在于，还包括第二十一薄膜晶体管；
所述第二十一薄膜晶体管的栅极连接后面级时钟讯号，第二十一薄膜晶体管的源极连接本级扫描讯号线，第二十一薄膜晶体管的漏极连接低电平。
6.如权利要求5所述的栅极扫描驱动电路，其特征在于，所述节点维持模块包括上拉控制节点维持模块；所述上拉控制节点维持模块包括第八薄膜晶体管和第十八薄膜晶体管；
所述第八薄膜晶体管的栅极连接第一维持控制点，第八薄膜晶体管的源极连接上拉控制节点，第八薄膜晶体管的漏极连接低电平；
所述第十八薄膜晶体管的栅极连接第二维持控制点，第十八薄膜晶体管的源极连接上拉控制节点，第十八薄膜晶体管的漏极连接低电平。
7.如权利要求1或6所述的栅极扫描驱动电路，其特征在于，还包括第十九薄膜晶体管和第二十薄膜晶体管；
所述第十九薄膜晶体管的栅极连接前面级时钟讯号，第十九薄膜晶体管的源极连接第二前面级讯号，第十九薄膜晶体管的漏极连接上拉控制节点；
所述第二十薄膜晶体管的栅极连接启动讯号，第二十薄膜晶体管的源极连接上拉控制节点，第二十薄膜晶体管的漏极接低电平。
8.如权利要求1所述的栅极扫描驱动电路，其特征在于，还包括级传模块；所述节点维持模块还包括级传讯号维持模块；所述级传模块连接至上拉控制节点；所述级传模块输出本级级传讯号；所述级传讯号维持模块连接至本级级传讯号线。
9.如权利要求8所述的栅极扫描驱动电路，其特征在于，所述级传模块包括第十一薄膜晶体管；所述级传讯号维持模块包括第十四薄膜晶体管和第二十四薄膜晶体管；
所述第十一薄膜晶体管的栅极连接至上拉控制节点，第十一薄膜晶体管的源极连接至本级时钟讯号，第十一薄膜晶体管的漏极连接至本级级传讯号线；
所述第十四薄膜晶体管的栅极连接第一维持控制点，第十四薄膜晶体管的源极连接本级级传讯号线，第十四薄膜晶体管的漏极连接低电平；
所述第二十四薄膜晶体管的栅极连接第二维持控制点，第二十四薄膜晶体管的源极连接本级级传讯号线，第二十四薄膜晶体管的漏极连接低电平。
10.如权利要求1所述的栅极扫描驱动电路，其特征在于，所述上拉模块包括第十薄膜晶体管；所述第十薄膜晶体管的栅极连接上拉控制节点，第十薄膜晶体管的源极连接本级时钟讯号，第十薄膜晶体管的漏极连接本级扫描讯号线。
11.如权利要求1或4所述的栅极扫描驱动电路，其特征在于，所述下拉清空模块包括第九薄膜晶体管；所述第九薄膜晶体管的栅极连接后面级讯号，第九薄膜晶体管的源极连接上拉控制节点，第九薄膜晶体管的漏极连接低电平，所述后面级讯号为后面级扫描讯号或后面级级传讯号。
12.如权利要求1所述的栅极扫描驱动电路，其特征在于，所述上拉控制模块包括第一薄膜晶体管；所述第一薄膜晶体管的栅极和源极均连接第一前面级讯号，第一薄膜晶体管的漏极连接至上拉控制点；所述第一前面级讯号为第一前面级扫描讯号或第一前面级级传讯号。
13.如权利要求12所述的栅极扫描驱动电路，其特征在于，所述第一薄膜晶体管的源极和第一前面级讯号断开，所述第一薄膜晶体管的源极连接高电平。
14.如权利要求1所述的栅极扫描驱动电路，其特征在于，还包括清空重置模块；所述清空重置模块连接上拉控制节点和本级扫描讯号线；
所述清空重置模块包括第二薄膜晶体管和第十二薄膜晶体管；
所述第二薄膜晶体管的栅极连接清空重置讯号，第二薄膜晶体管的源极连接上拉控制节点，第二薄膜晶体管的漏极连接低电平；
所述第十二薄膜晶体管的栅极连接清空重置讯号，第十二薄膜晶体管的源极连接本级扫描讯号线，第十二薄膜晶体管的漏极连接低电平。
15.如权利要求8所述的栅极扫描驱动电路，其特征在于，还包括清空重置模块；所述清空重置模块连接上拉控制节点、本级扫描讯号线以及本级级传讯号线；
所述清空重置模块包括第二薄膜晶体管、第十二薄膜晶体管以及第四薄膜晶体管；
所述第二薄膜晶体管的栅极连接清空重置讯号，第二薄膜晶体管的源极连接上拉控制节点，第二薄膜晶体管的漏极连接低电平；
所述第十二薄膜晶体管的栅极连接清空重置讯号，第十二薄膜晶体管的源极连接本级扫描讯号线，第十二薄膜晶体管的漏极连接低电平；
所述第四薄膜晶体管的栅极连接清空重置讯号，第四薄膜晶体管的源极连接本级级传讯号线，第四薄膜晶体管的漏极连接低电平。
16.如权利要求1所述的栅极扫描驱动电路，其特征在于，还包括自举电容，所述自举电容连接于上拉控制节点和本级扫描讯号线之间。
17.一种液晶显示装置，包括液晶显示基板、分别与液晶显示基板连接的栅极驱动器和源极驱动器以及与所述源极驱动器连接的电路板，其特征在于，所述栅极驱动器内设有如权利要求1-16任意一项所述的栅极扫描驱动电路，所述电路板输出高电平、低电平、本级时钟讯号、前面级时钟讯号、后面级时钟讯号、第一低频时钟讯号、第二低频时钟讯号、启动讯号、清空重置讯号至所述栅极扫描驱动电路。
CN201710497914.7A 2017-06-27 2017-06-27 栅极扫描驱动电路及液晶显示装置 Expired - Fee Related CN107221295B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710497914.7A CN107221295B (zh) 2017-06-27 2017-06-27 栅极扫描驱动电路及液晶显示装置
PCT/CN2018/081354 WO2019001059A1 (zh) 2017-06-27 2018-03-30 栅极驱动单元电路、栅极驱动电路及液晶显示装置
US16/627,076 US20200226995A1 (en) 2017-06-27 2018-03-30 Gate drive unit circuit, gate drive circuit and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710497914.7A CN107221295B (zh) 2017-06-27 2017-06-27 栅极扫描驱动电路及液晶显示装置

Publications (2)

Publication Number Publication Date
CN107221295A true CN107221295A (zh) 2017-09-29
CN107221295B CN107221295B (zh) 2019-04-05

Family

ID=59951018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710497914.7A Expired - Fee Related CN107221295B (zh) 2017-06-27 2017-06-27 栅极扫描驱动电路及液晶显示装置

Country Status (3)

Country Link
US (1) US20200226995A1 (zh)
CN (1) CN107221295B (zh)
WO (1) WO2019001059A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610668A (zh) * 2017-10-20 2018-01-19 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶面板、显示装置
CN108172170A (zh) * 2017-11-30 2018-06-15 南京中电熊猫平板显示科技有限公司 一种触发驱动电路及有机发光显示装置
WO2019001059A1 (zh) * 2017-06-27 2019-01-03 南京中电熊猫平板显示科技有限公司 栅极驱动单元电路、栅极驱动电路及液晶显示装置
CN109256080A (zh) * 2018-11-14 2019-01-22 成都中电熊猫显示科技有限公司 栅极驱动电路、栅极驱动电路的控制方法和栅极驱动器
CN109256079A (zh) * 2018-11-14 2019-01-22 成都中电熊猫显示科技有限公司 栅极驱动电路和栅极驱动器
WO2019085395A1 (zh) * 2017-10-30 2019-05-09 南京中电熊猫平板显示科技有限公司 栅极驱动单元电路、栅极驱动电路及液晶显示装置
CN110599979A (zh) * 2019-09-29 2019-12-20 南京中电熊猫平板显示科技有限公司 栅极驱动电路及栅极驱动方法及显示装置
CN111312175A (zh) * 2020-04-22 2020-06-19 南京中电熊猫平板显示科技有限公司 触发驱动电路及有机发光显示装置
CN112037728A (zh) * 2020-09-22 2020-12-04 成都中电熊猫显示科技有限公司 栅极驱动单元、栅极扫描驱动电路和液晶显示装置
CN112309346A (zh) * 2020-11-16 2021-02-02 成都中电熊猫显示科技有限公司 栅极驱动单元、栅极扫描驱动电路和液晶显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106960652B (zh) * 2017-04-21 2018-10-30 京东方科技集团股份有限公司 栅极驱动单元、驱动方法、栅极驱动电路和显示装置
CN111081196B (zh) * 2019-12-24 2021-06-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111179871B (zh) * 2020-02-12 2021-01-15 武汉华星光电技术有限公司 一种goa电路及其显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070171115A1 (en) * 2006-01-10 2007-07-26 Samsung Electronics Co., Ltd. Gate driver, and thin film transistor substrate and liquid crystal display having the same
CN104409056A (zh) * 2014-11-14 2015-03-11 深圳市华星光电技术有限公司 一种扫描驱动电路
CN106448595A (zh) * 2016-10-24 2017-02-22 南京华东电子信息科技股份有限公司 一种高可靠性的栅极驱动电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956146B (zh) * 2014-04-17 2017-04-12 深圳市华星光电技术有限公司 一种液晶面板驱动电路、液晶显示装置及一种驱动方法
CN104376824A (zh) * 2014-11-13 2015-02-25 深圳市华星光电技术有限公司 用于液晶显示的goa电路及液晶显示装置
CN106448594B (zh) * 2016-10-24 2019-01-29 南京华东电子信息科技股份有限公司 一种高可靠性的栅极驱动电路
CN106652936B (zh) * 2016-12-09 2019-10-22 深圳市华星光电技术有限公司 Goa电路及显示装置
CN107221295B (zh) * 2017-06-27 2019-04-05 南京中电熊猫平板显示科技有限公司 栅极扫描驱动电路及液晶显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070171115A1 (en) * 2006-01-10 2007-07-26 Samsung Electronics Co., Ltd. Gate driver, and thin film transistor substrate and liquid crystal display having the same
CN104409056A (zh) * 2014-11-14 2015-03-11 深圳市华星光电技术有限公司 一种扫描驱动电路
CN106448595A (zh) * 2016-10-24 2017-02-22 南京华东电子信息科技股份有限公司 一种高可靠性的栅极驱动电路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019001059A1 (zh) * 2017-06-27 2019-01-03 南京中电熊猫平板显示科技有限公司 栅极驱动单元电路、栅极驱动电路及液晶显示装置
CN107610668A (zh) * 2017-10-20 2018-01-19 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶面板、显示装置
WO2019075792A1 (zh) * 2017-10-20 2019-04-25 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶面板、显示装置
CN107610668B (zh) * 2017-10-20 2019-05-24 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶面板、显示装置
WO2019085395A1 (zh) * 2017-10-30 2019-05-09 南京中电熊猫平板显示科技有限公司 栅极驱动单元电路、栅极驱动电路及液晶显示装置
CN108172170A (zh) * 2017-11-30 2018-06-15 南京中电熊猫平板显示科技有限公司 一种触发驱动电路及有机发光显示装置
CN109256080A (zh) * 2018-11-14 2019-01-22 成都中电熊猫显示科技有限公司 栅极驱动电路、栅极驱动电路的控制方法和栅极驱动器
CN109256079A (zh) * 2018-11-14 2019-01-22 成都中电熊猫显示科技有限公司 栅极驱动电路和栅极驱动器
CN110599979A (zh) * 2019-09-29 2019-12-20 南京中电熊猫平板显示科技有限公司 栅极驱动电路及栅极驱动方法及显示装置
CN111312175A (zh) * 2020-04-22 2020-06-19 南京中电熊猫平板显示科技有限公司 触发驱动电路及有机发光显示装置
CN112037728A (zh) * 2020-09-22 2020-12-04 成都中电熊猫显示科技有限公司 栅极驱动单元、栅极扫描驱动电路和液晶显示装置
CN112309346A (zh) * 2020-11-16 2021-02-02 成都中电熊猫显示科技有限公司 栅极驱动单元、栅极扫描驱动电路和液晶显示装置

Also Published As

Publication number Publication date
US20200226995A1 (en) 2020-07-16
CN107221295B (zh) 2019-04-05
WO2019001059A1 (zh) 2019-01-03

Similar Documents

Publication Publication Date Title
CN107221295B (zh) 栅极扫描驱动电路及液晶显示装置
KR101324410B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US9293094B2 (en) Liquid crystal display device and driving method thereof
US8878765B2 (en) Gate shift register and display device using the same
US11100834B2 (en) Gate driving sub-circuit, driving method and gate driving circuit
US9047803B2 (en) Display apparatus including bi-directional gate drive circuit
KR101642992B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
CN108154856B (zh) 栅极扫描驱动电路
US9148148B2 (en) Gate driving circuit and display apparatus having the same
KR101678214B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US20100164915A1 (en) Gate driving circuit and display device having the gate driving circuit
CN110120200B (zh) 显示装置
US9478171B2 (en) Display device and method for operating the display device
US20130069930A1 (en) Shift register, scanning signal line drive circuit, and display device
KR20080099534A (ko) 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
JP2005181969A (ja) 液晶表示装置のゲート駆動装置及び方法
KR101929039B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US9117512B2 (en) Gate shift register and flat panel display using the same
CN108538268B (zh) 一种双向扫描栅极驱动电路
CN110827780B (zh) 栅极驱动单元、栅极扫描驱动电路和液晶显示装置
CN101447232B (zh) 预下拉前级突波的移位缓存器
CN109671382B (zh) 栅极驱动电路以及使用该栅极驱动电路的显示装置
US11049469B2 (en) Data signal line drive circuit and liquid crystal display device provided with same
KR101232171B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200909

Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province

Patentee after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd.

Address before: No.7, Tianyou Road, Nanjing LCD Valley, Qixia District, Nanjing City, Jiangsu Province

Co-patentee before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd.

Patentee before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd.

Co-patentee before: NANJING HUADONG ELECTRONICS INFORMATION & TECHNOLOGY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190405