CN107210991B - 误差补偿直接数字调制设备 - Google Patents

误差补偿直接数字调制设备 Download PDF

Info

Publication number
CN107210991B
CN107210991B CN201680004983.3A CN201680004983A CN107210991B CN 107210991 B CN107210991 B CN 107210991B CN 201680004983 A CN201680004983 A CN 201680004983A CN 107210991 B CN107210991 B CN 107210991B
Authority
CN
China
Prior art keywords
signal
error
ddrm
quadrature
direct digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680004983.3A
Other languages
English (en)
Other versions
CN107210991A (zh
Inventor
彼得·帕尔默斯
尼尔斯·克里斯多夫斯
帕特里克·万德纳麦勒
乔纳斯·桑姆森
科恩·科内利森
索菲亚·华帝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN107210991A publication Critical patent/CN107210991A/zh
Application granted granted Critical
Publication of CN107210991B publication Critical patent/CN107210991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H04L27/122—Modulator circuits; Transmitter circuits using digital generation of carrier signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明涉及一种误差补偿直接数字调制设备(800)，包含：直接数字射频调制器(DDRM)(801)，用于基于数字基带信号(802)的调制产生射频(RF)信号(804)；误差估计器(803)，用于基于所述所产生的RF信号(804)和所述数字基带信号(802)的表示确定由偏差引起的误差信号(806)；以及误差补偿器(805)，用于从所述RF信号(804)中减去所述误差信号(806)以提供误差补偿RF信号(808)。

Description

误差补偿直接数字调制设备
技术领域
本发明涉及一种误差补偿直接数字调制设备(direct digital modulationdevice，DDRM)以及一种用于基于数字基带信号提供误差补偿射频(radio frequency，RF)信号的方法。
背景技术
直接数字RF调制器是将数字基带信号直接调制到RF载波频率上的无线发射器电路。这通过将基带信号乘以含有所需RF频率下的强频率分量的信号(还称为本地振荡器)来完成。
图1说明常规的正交上变频器链100。在大部分现代发射器中，以数字表示的起始点是基带数据(I、Q)。通过基带数/模转换器(Digital-to-Analog converter，DAC)101将此数字基带数据转换成模拟等效信号。接着是重建滤波器103，所述重建滤波器随后用于清除由于源信号的数字本质(例如混叠和量化噪声)而产生的伪影。此外，滤波器清除从D/A转换器本身产生的所有非理想性效果，例如，失配噪声、热噪声以及在滤波器带宽之外的带外失真组分。随后将滤波后的信号施加到执行与本地振荡器(Local Oscillator，LO)相乘的正交混频器105。接着用由一个或多个放大器组成的放大级107、109来放大所得的RF信号，从而最终将功率传递到天线111。
图2中示出上变频和放大级200的概念表示。通过曲线201(同相)和曲线202(正交)示出模拟基带信号。实线表示差分信号对中的正信号，而虚线是反号。通过具有频率FLO的给定LO实施此基带信号的上变频操作的一种方式是将LO周期分成4个相等部分，每一个具有长度T4LO＝0.25/FLO。可以示出，在一个LO周期中的正同相201、正正交202、负同相203和负正交204信号之间的交替将实施复杂基带信号到LO频率的上变频。随后可以将此混频器的RF输出205馈送到放大器中，所述放大器在例如AB类操作中偏置206。
图3示出说明基于DDRM的发射器300的框图。DDRM与传统正交上变频链的不同之处在于，将数字信号首先混合307到LO，随后再组合到RF信号中。首先，对数字基带信号(I、Q)进行数字上采样301和数字滤波303以确保适当的量化噪声性能和足够混叠距离。随后，将所述数字基带信号直接施加到组合DAC、混频器和第一放大级的功能的DDRM 305。DDRM 305基本上是由混频器和发电块组成的若干加权切片的组合。基于基带数据的量值，以某种方式启用多个这些切片，使得呈现给天线311的信号对应于所需信号。
如图4所说明，输出波形400可以非常类似于传统TX的输出波形。通过曲线401(正同相)、402(负同相)、403(正正交)和404(负正交)示出模拟基带信号。
在一定时间内的发射器输出还可以通过基带等效星座图500表示为轨迹504，其中每个点表示发射器的即时状态，如图5所指示。点501表示量化后的理想DDRM星座点；点502表示基带星座点，而点503表示采样后的轨迹点。可以通过在一定时间内遵循特定轨迹来表示调制信号的产生，如通过线504所指示。理想发射器以无限精度和微小时间步长穿越此轨迹。在时间离散且振幅连续的发射器中，以如交叉圆503所示的规则时间间隔发生状态改变，所述交叉圆表示此发射器中的采样后的轨迹点。此发射器仍可以呈现任何所需状态，但是所述发射器仅可以在特定时间点处从一个状态变化到另一状态。上文所述的模拟电压采样TX是此种发射器。所述发射器具有I(同相)和Q(正交)信号两者的振幅状态的连续集合，但是仅每一LO周期发生在一(I、Q)对到下一对之间的过渡。DDRM不仅是时间离散的，而且是振幅离散的，因此可用状态的集合是离散的，如圆503的网格所指示。在DDRM中，采样后的轨迹点圆化到最近的可用星座点502，从而产生误差向量505。此误差向量505是DDRM中的量化误差。
除了量化误差之外，不完美的制造将使DDRM的有效状态略微不同于预期状态，如图6所说明。对于每个所制造的设备，通过具有给定状态配置的DDRM产生的星座点602将不同于理想DDRM星座点601。这样会产生额外的误差向量，即失配误差。
除了失配误差之外，星座图700还会由于压缩而失真，如示出受INL和压缩影响的DDRM星座点701的图7所说明。压缩不是DDRM特定的问题，而是所有发射器共有的更普遍问题。
如上所示，直接数字RF调制器(Direct-Digital RF Modulator，DDRM)的准确度降级归因于量化误差、单位单元失配误差、符号交换器诱发的失真、谐波失真、预失真伪影、布局诱发的失配(例如，过程梯度)、布局诱发的失真(非零延迟)等。这些准确度降级机构此外会引起噪声电平增加。尤其在所需传输信号频谱外，这可能会存在问题，因为所述准确度降级机构可以引起违反频谱发射需求或系统规范。具体而言，在接收器不敏感时，频域双工(frequency domain duplex，FDD)系统的接收带是有问题的频谱区域，从而减小收发器的可用操作距离。
发明内容
本发明的目标是提供一种用于(具体而言)相对于上述降级效果具有改进的准确度的直接数字RF调制器(Direct-Digital RF Modulator，DDRM)的设计技术。
此目标通过独立的权利要求的特征实现。在从属权利要求、说明书和附图中显而易见其它实施形式。
本发明的基本想法是通过使用前馈误差补偿路径来减少由直接数字RF调制器(Direct-Digital RF Modulator，DDRM)的实施产生的频谱杂质，所述前馈误差补偿路径可以包含还称为“误差DAC”的数/模转换器(digital-to-analog converter，DAC)。所述概念实质上是通过使用高速数/模转换器前馈这些误差的估计值来补偿具体通过直接数字RF调制器的数字本质引入的非理想效果。
为了详细描述本发明，将使用以下术语、缩写和符号：
RF: 射频
DDRM: 直接数字射RF制器
DDRAM: 直接数字RF振幅调制器
ADC: 模/数转换器
DAC: 数/模转换器
SAR: 逐次逼近寄存器
LSB: 最低有效位
MSB: 最高有效位
INL: 积分非线性
DNL: 微分非线性
I: 同相组分
Q: 正交组分
LO: 本地振荡器
ErrorDAC: 具有DAC的误差前馈路径
根据第一方面，本发明涉及一种误差补偿直接数字调制设备，包括：直接数字射频调制器(direct digital radiofrequency modulator，DDRM)，用于基于数字基带信号的调制产生射频(radio frequency，RF)信号；误差估计器，用于基于所产生的RF信号和数字基带信号的表示确定由偏差引起的误差信号；以及误差补偿器，用于从RF信号中减去误差信号以提供误差补偿RF信号。
此设备提供一种用于具有改进的准确度的直接数字RF调制器(Direct-DigitalRF Modulator，DDRM)的设计技术。与其它技术相比，所述概念并不是基于通过将输入值改变成更接近地匹配所需输出值而避免误差产生，例如，预失真的概念也是如此。替代地，通过使用误差产生机构的模型来补偿误差。当然，这可以有利地与预失真组合以减小补偿路径的动态范围需求，但是这并不是必需的。所述概念本身一般可以适用于改进数据转换后的信号的准确度，所述数据转换后的信号例如通过数/模转换器产生的模拟信号或其它数据转换器的输出信号。所述概念不限于从DDRM输出的RF信号。
在根据第一方面的设备的第一可能实施形式中，误差估计器用于基于数字基带信号与RF信号之间的量化误差确定误差信号。
这提供以下优点：误差补偿直接数字调制设备可以补偿量化误差的效果以增加其准确度。
在根据第一方面的第一实施形式的设备的第二可能实施形式中，误差估计器用于基于数字基带信号中DDRM未使用的最低有效位(Least Significant Bit，LSB)确定量化误差。
这提供以下优点：误差补偿直接数字调制设备可以通过提供具有比用于DDRM的分辨率高的分辨率的数字基带信号而容易地确定量化误差。
在根据第一方面本身或根据第一方面的任一前述实施形式的设备第三可能实施形式中，误差估计器用于基于由DDRM与其标称输出信号特征的系统偏差引起的失配误差而确定误差信号。
这提供以下优点：当产生前向误差校正信号时，设备使用所有误差，而不是仅使用量化误差。这样会引起准确度改进。
在根据第一方面的第三实施形式的设备的第四可能实施形式中，失配误差对应于DDRM使用的信号星座点与其标称信号模式的已知偏差，具体而言，所述标称信号模式从校准过程中提供。
这提供以下优点：例如，在工厂校准期间可以提前计算出已知偏差。随后可以有效地计算出失配误差。
在根据第一方面本身或根据第一方面的任一前述实施形式的设备的第五可能实施形式中，DDRM用于产生模拟RF信号；以及误差估计器用于基于所产生的模拟RF信号和数字基带信号的模拟表示确定由偏差引起的误差信号。
这提供以下优点：可以在模拟域中有效地确定误差信号。
在根据第一方面本身或根据第一方面的任一前述实施形式的设备的第六可能实施形式中，误差补偿直接数字调制设备进一步包括用于提供误差信号作为模拟误差信号的数/模转换器(digital-to-analog converter，DAC)或第二DDRM中的一个。
这提供以下优点：包含DAC或第二DDRM的补偿路径可以具有与DDRM相同或不同的架构，从而增加设计自由度。
在根据第一方面的第六实施形式的设备的第七可能实施形式中，误差补偿直接数字调制设备包括噪声整形器，用于在将误差信号提供到DAC或第二DDRM中的一个之前对误差信号进行噪声整形。
这提供以下优点：可以将噪声转移到并不是数据信号处理必需的频带。因此，可以改进SNR。
在根据第一方面的第六或第七实施形式的设备的第八可能实施形式中，DAC或第二DDRM中的一个用于在高于DDRM的本地振荡器(local oscillator，LO)频率的采样率下运行，具体而言，所述采样率等于LO频率的四倍。
这提供以下优点：补偿路径可以在与主DDRM不相关的速率下运行，从而增加设计自由度。
在根据第一方面的第六至第八实施形式中的任一实施形式的设备的第九可能实施形式中，DAC或第二DDRM中的一个用于通过使用第一时钟信号提供误差信号；以及DDRM用于通过使用通过第一时钟信号获得的第二时钟信号，具体而言通过时钟分频器调制数字基带信号。
这提供以下优点：DAC和DDRM可以在提供设计灵活性的不同速率下运行。
在根据第一方面的第九实施形式的设备的第十可能实施形式中，误差补偿直接数字调制设备包括：正交时钟产生器，用于基于第二时钟信号产生第一差分输入时钟信号和第二差分输入时钟信号，其中第一差分输入时钟信号和第二差分输入时钟信号具有正交相位。
这提供以下优点：通过使用正交相位，可以有效地实施正交DDRM。
在根据第一方面的第十实施形式的设备的第十一可能实施形式中，DDRM包括：第一符号交换器，用于基于第一控制信号交换第一差分输入时钟信号的相位；以及第二符号交换器，用于基于第二控制信号交换第二差分输入时钟信号的相位。
这提供以下优点：通过使用符号交换器，可以有效地实施差分相位架构。
在根据第一方面的第十或第十一实施形式的设备的第十二可能实施形式中，DDRM包括：第一直接数字RF振幅调制器，用于基于通过数字基带信号获得的第一量值控制信号以及基于第一差分输入时钟信号产生第一差分电流；第二直接数字RF振幅调制器，用于基于通过数字基带信号获得的第二量值控制信号以及基于第二差分输入时钟信号产生第二差分电流；以及控制器，用于基于数字基带信号提供第一量值控制信号和第二量值控制信号。
这提供以下优点：两个DDRAM可以具有相同(芯片)设计。此结构有助于完整DDRM的硬件设计，因为可以利用协同效应。
在根据第一方面的第十二实施形式的设备的第十三可能实施形式中，误差补偿直接数字调制设备包括信号合路器，用于组合第一差分电流、第二差分电流和由DAC和第二DDRM中的一个产生的反相差分电流以提供误差补偿RF信号。
这提供以下优点：通过组合不同信号路径，例如通过这些信号路径的直接连接可以容易地实施信号减除。
根据第二方面，本发明涉及一种用于基于数字基带信号提供误差补偿RF信号的方法，所述方法包括：通过使用直接数字射频调制器(direct digital radio frequencymodulator，DDRM)基于数字基带信号的调制产生射频(radio frequency，RF)信号；基于所产生的RF信号和数字基带信号的表示确定由偏差引起的误差信号；以及从RF信号中减去误差信号以提供误差补偿RF信号。
此方法提供一种用于提供具有改进的准确度的误差补偿RF信号的设计技术。与其它技术相比，此概念并不是基于通过将输入值改变成更接近地匹配所需输出值而避免误差产生，例如，预失真的概念也是如此。替代地，通过使用误差产生机构的模型来补偿误差。当然，这可以有利地与预失真组合以减小补偿路径的动态范围需求，但是这并不是必需的。所述概念本身一般可以适用于改进数据转换后的信号的准确度，所述数据转换后的信号例如通过数/模转换器产生的模拟信号或其它数据转换器的输出信号。所述概念不限于从DDRM输出的RF信号。
附图说明
将相对于以下图式描述本发明的其它实施例，其中：
图1示出说明模拟正交上变频器100的框图；
图2示出说明在单端输出端处在一定时间内的示例性模拟上变频波形的曲线200；
图3示出说明基于DDRM的发射器300的框图；
图4示出说明在单端输出端处数字发射器的示例性输出波形的曲线400；
图5示出说明示例性轨迹的基带等效星座图500；
图6示出说明示例性失配误差的星座图600；
图7示出说明由于压缩和失配而失真的星座的星座图700；
图8示出说明根据实施形式的误差补偿直接数字调制设备800的框图；
图9示出说明根据实施形式的用于基于数字基带信号提供误差补偿RF信号的方法900的示意图；
图10示出说明根据实施形式的误差补偿直接数字调制发射器1000的框图；
图11示出说明根据实施形式的具有误差DAC补偿路径的正交DDRM 1100的框图；
图12示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100中的直接数字振幅调制器1200的框图；
图13示出说明根据实施形式的图12的直接数字振幅调制器1200的切片的示例性实施方案的框图；
图14示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100中的单相DDRM 1400的框图；
图15示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100中的示例性符号交换器1500的框图；
图16示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100中的示例性正交DDRM 1600的框图；
图17示出说明根据实施形式的可以用于图16的正交DDRM 1600中的示例性正交25％LO产生器1700的框图；
图18示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100的示例性基于25％占空比正交LO的DDRM 1800的框图；
图19示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100的或图8的DDRM的误差补偿路径中的示例性高速DAC 1900的框图；
图20示出说明根据实施形式的图19的高速DAC 1900的示例性切片2000的框图；
图21示出说明根据实施形式的高级ErrDAC输入值计算算法2100的星座图；
图22示出说明图21的高级ErrDAC输入值计算算法2100的示例性误差向量估计2200的框图；
图23示出说明图21的高级ErrDAC输入值计算算法2100的示例性ErrDAC输入数据产生2300的框图；
图24示出说明根据实施形式的可以用于图8的误差补偿直接数字调制设备800的或图11的DDRM的误差补偿路径中的示例性噪声整形器2400的框图；以及
图25示出说明根据本发明的应用误差补偿技术的SAR ADC 2500的示意图。
具体实施方式
在以下详细描述中参考附图，所述附图是所述详细描述的一部分，并通过图解说明的方式示出可以实践本发明的具体方面。应理解，在不脱离本发明范围的情况下，可以利用其它方面并且可以做出结构或逻辑改变。因此，以下详细描述不应以限制性的意义来理解，且本发明的范围由所附权利要求书界定。
应理解，结合所描述的方法作出的评论对于用于执行所述方法的对应设备或系统也可以同样适用且反之亦然。例如，如果描述特定方法步骤，对应设备可以包含执行所描述的方法步骤的单元，即使此种单元未在图中明确描述或说明。此外，应理解，除非以另外的方式具体指出，否则本文中描述的多种示例性方面的特征可以彼此组合。
下文描述使用量化误差的设备和方法。量化是将输入值(例如，模拟数据)的较大集合映射到可数较小集合(例如，映射到一组数字值)的过程。量化过程的实例是舍入和截断操作。量化误差是输入值与其量化值之间的差，例如，舍入误差或截断误差。量化器是执行量化的设备。量化器的实例是模/数转换器或DDRAM。
图8示出说明根据实施形式的误差补偿直接数字调制设备800的框图。
误差补偿直接数字调制设备800包含直接数字射频调制器(direct digitalradio frequency modulator，DDRM)801，所述直接数字射频调制器基于数字基带信号802的调制产生射频RF信号804。误差补偿直接数字调制设备800进一步包含误差估计器803，所述误差估计器基于所产生的RF信号804和数字基带信号802的表示确定由偏差引起的误差信号806。误差补偿直接数字调制设备800进一步包括误差补偿器，所述误差补偿器从RF信号804中减去误差信号806以提供误差补偿RF信号808。
数字基带信号802的表示可以是较高准确度的表示，例如，在如图5至7所说明的与数字基带信号802的原始分辨率相比具有数字样本的较高分辨率的同相正交平面中。或者，表示可以是数字基带信号802的模拟表示。误差补偿器可以从RF信号804中减去误差信号806或替代地将误差信号806的逆信号添加到RF信号804或使用另一等效操作。
误差估计器803可以基于数字基带信号802与RF信号804之间的量化误差确定误差信号806。误差估计器803可以基于数字基带信号802中DDRM 801未使用的最低有效位确定量化误差。
误差估计器803可以基于由DDRM 801与其标称输出信号特征的系统偏差引起的失配误差而确定误差信号806。失配误差可以对应于DDRM 801使用的信号星座点与其标称信号模式的已知偏差，具体而言，所述标称信号模式从校准过程中提供。
在一个实施方案中，DDRM 801可以产生模拟RF信号，并且误差估计器803可以基于所产生的模拟RF信号和数字基带信号802的模拟表示确定由偏差引起的误差信号806。
误差补偿直接数字调制设备800可以进一步包含用于提供误差信号806作为模拟误差信号的DAC 1011，例如，如下文相对于图10描述的DAC 1153。或者，误差补偿直接数字调制设备800可以包含例如类似于DDRM 801或与DDRM 801具有相同设计的第二DDRM，以提供误差信号806作为模拟误差信号。
误差补偿直接数字调制设备800可以进一步包含噪声整形器，例如，如下文相对于图10描述的噪声整形器1009，以在将误差信号806提供到DAC或替代地提供到如上所述的第二DDRM之前对所述误差信号进行噪声整形。
DAC或第二DDRM可以在不同采样率下运行，例如，在高于DDRM 801的本地振荡器(local oscillator，LO)频率的采样率下运行。例如，采样率等于LO频率的四倍。
DAC或在替代实施方案中第二DDRM可以通过使用第一时钟信号来提供误差信号。DDRM 801可以通过使用可以通过第一时钟信号获得的第二时钟信号，例如，通过使用时钟分频器，例如下文相对于图11描述的时钟分频器1109来调制数字基带信号802。
误差补偿直接数字调制设备800可以包含正交时钟产生器，例如，如下文相对于图11描述的时钟产生器1105，以基于第二时钟信号F2LO_p、F2LO_n 1112产生第一差分输入时钟信号LOp_I、LOn_I 1113和第二差分输入时钟信号LOp_Q、LOn_Q 1114。第一差分输入时钟信号LOp_I、LOn_I 1113和第二差分输入时钟信号LOp_Q、LOn_Q 1114可以具有正交相位。
DDRM 801可以包含第一符号交换器，例如，如下文相对于图11描述的符号交换器1103，以基于第一控制信号SIGN_I 1121交换第一差分输入时钟信号LOp_I、LOn_I 1113的相位。DDRM 801可以包含第二符号交换器，例如，如下文相对于图11描述的符号交换器1104，以基于第二控制信号SIGN_Q 1122交换第二差分输入时钟信号LOp_Q、LOn_Q 1114的相位。
DDRM 801可以包含第一直接数字RF振幅调制器，例如，如下文相对于图11描述的设备1101，以基于通过数字基带信号802获得的第一量值控制信号MAG_I 1133以及基于第一差分输入时钟信号LOp_I、LOn_I 1113产生第一差分电流Ip_I、In_I 1131。
DDRM 801可以包含第二直接数字RF振幅调制器，例如，如下文相对于图11描述的设备1102，以基于通过数字基带信号802获得的第二量值控制信号MAG_Q 1134以及基于第二差分输入时钟信号LOp_Q、LOn_Q 1114产生第二差分电流Ip_Q、In_Q 1132。
DDRM 801可以包含控制器，例如，如下文相对于图11描述的控制器1107，以基于数字基带信号802提供第一量值控制信号MAG_I 1133和第二量值控制信号MAG_Q 1134。
误差补偿直接数字调制设备800可以包含信号合路器，例如，如下文相对于图11描述的信号合路器1141，以组合通过DAC或替代地通过第二DDRM产生的第一差分电流Ip_I、In_I 1131、第二差分电流Ip_Q、In_Q 1132和反相差分电流以提供误差补偿RF信号808。
在下文中，描述可以另外应用于上文描述用于改进DDRM设备的准确度的所揭示误差补偿路径的其它改进机构。
可以通过将最小单位单元细分成较小单元来改进DDRM 801的分辨率。这会减少由于量化引起的误差。
然而，仅当可以足够准确地制造细分后的单位单元，使得所述单位单元的制造不确定性不会大于其表示的量化步长时才可以改进有效准确度。这会导致不容易满足单元匹配需求。
满足匹配需求的最简单方式是增加每个单位单元的区域。不利的是，每个额外的分辨率位可能因此引起整个匹配阵列的区域增加4倍：额外位可能需要单位单元量的两倍，并且为了满足精度要求，每个单元可能需要两倍大。对于定向规范，就区域(成本)而言这会产生不现实的设计。此外，较大区域会产生较大寄生效应，例如，这样会引起较高功率消耗、减小的输出调谐距离以及由于计时差引起的更多失真。
改进常规数/模转换器中的单位单元匹配的另一方式是采用校准。在这种情况下，相对于参考单元测量每个单位单元并且随后调谐每个单位单元以使其在特定误差容限内相等。为了能够执行此操作，需要两个元素：测量单元与具有给定准确度的参考物之间的差的基础设施；以及将单位单元贡献调谐到输出的可能性。尤其第二点在DDRM中证明是困难的，因为使用的电路并不总是允许容易地调谐每个单元振幅和/或相位。
第三方法是采用允许随机化和/或整形元件误差效果(“失配整形”)的动态元件匹配技术。此类技术的不利方面是在数字控制时非常复杂，从而引起大面积和功率消耗。此外，所述技术增加整个系统的活动性，从而甚至引起更多的功率消耗。
发射器中的时间恒定谐波失真通过数字预失真来解决，即，通过计算/粗略估计失真函数的逆函数且随后将所述逆函数应用于输入信号，或通过使用基于某一查找表的方法来解决。DDRM也不例外并且可以相对容易地支持此种类型的数字预失真。为了控制实施方案复杂性，必须以准确的方式实施用于此DPD的逆传递函数，而不引入额外的误差。
在某些DDRM实施方案中，存在一些非时间恒定，但基于输入数据仍然相对容易预测的失真机构。甚至这些误差可能不直接是输入信号的函数，而是源自选择用于DDRM的实施方案的结构。这些实例是由尤其偏压线、解耦电路、输出线或时钟线的局部导致的振幅或相位的梯度。无法借助于近似逆函数或通过查找表容易地补偿此类误差，并且可以容易地补偿此类误差，此类方法可能需要过度的复杂性。
上述机构可以与误差补偿路径一起实施以进一步改进DDRM设备的准确度。
图9示出说明根据实施形式的用于基于数字基带信号提供误差补偿RF信号的方法900的示意图。
方法900包含通过使用直接数字射频调制器(direct digital radio frequencymodulator，DDRM)基于数字基带信号的调制产生901射频(radio frequency，RF)信号，例如，如上文相对于图8所描述。
方法900包含基于所产生的RF信号和数字基带信号的表示确定902由偏差引起的误差信号，例如，如上文相对于图8所描述。
方法900进一步包含从RF信号减去903误差信号以提供误差补偿RF信号，例如，如上文相对于图8所描述。
方法900一般可以适用于改进数据转换后的信号的准确度，所述数据转换后的信号例如通过数/模转换器产生的模拟信号或其它数据转换器的输出信号。方法900不限于从DDRM输出的RF信号。
图10示出说明根据实施形式的误差补偿直接数字调制发射器1000的框图。误差补偿直接数字调制发射器1000是如上文相对于图8所描述的DDRM设备800的示例性实施方案。
所说明的架构1000添加了与DDRM 1001并行的DAC 1011，所述DAC用作前馈补偿路径(“ErrorDAC”)1003。前馈补偿路径也称为误差补偿路径或误差DAC路径或仅“ErrorDAC”。此ErrorDAC 1003可以包含误差估计器1007或误差估计设备、任选的噪声整形量化器1009和数/模转换器DAC 1011，具体而言，高速DAC。或者，DAC 1011可以用第二DDRM或用任何其它数据转换器替换。从DDRM输出信号1004中减去1005此ErrorDAC 1003的输出。ErrorDAC1003的输入信号是预期由DDRM 1001产生的累积误差的近似值。因此，与单独使用DDRM1001时相比，DDRM 1001和ErrorDAC 1003的总和将包含更少误差，从而产生较高准确度。
到达ErrorDAC 1003的输入信号被计算为上述大量误差促成因素的综合效应的近似值。DDRM的数字本质使大部分误差信号与输入信号或通过输入信号获得的内部控制信号密切相关。因此，这些误差是高度可预测的。
量化误差是容易获得的，因为所述量化误差仅仅是所需信号1002与量化后信号之间的差。换句话说，量化误差等于输入信号中DDRM 1001未使用的LSB。
在收发器启动时或在系统运行时在后台中，使用在工厂校准期间执行的校准过程来确定每个单位单元值与其标称值的偏差。在运行时，随后确定在任何给定时间转动的特定单位单元以及所述单位单元与累积标称值的组合偏差。类似校准例程用于确定其它失真机构的特性。
在目标应用中对于频谱纯度的需求在频率上不均匀，而是仅在频谱的特定子集(例如，RX带)中非常迫切。这表示可以在频谱上对前馈信号进行噪声整形，以改进所述前馈信号在此敏感频谱区中的准确度。这样实现了更简单的ErrorDAC设计，并且另外可以在ErrorDAC 1003上完成整形，而不需要在主DDRM 1001上整形。由于ErrorDAC 1003可以在高于DDRM LO的采样率下运行，因此可以仅通过增加ErrorDAC 1003的采样率来实现更高的准确度。
通过使用如图10中所说明和描述的此架构，可以获得以下优点。第一个优点是在不需要增加匹配元件的区域的情况下改进DDRM的准确度。这表示与本质上匹配的DDRM相比的较低成本、与本质上匹配的DDRM相比的较低功率消耗，因为归因于与较小面积相关联的较小寄生输出电容，与本质上匹配的DDRM相比，动态时钟和数据信号不需要在整个发射器的输出端处在大面积和增加的调谐距离上进行路由。可以在不要求能够调谐DDRM中的元件的情况下获得这些优点。在一个实施例中，可以从接收到的信号中估计不同误差，因此不需要专用测量基础设施来测量这些误差。可以在不必对整个输入信号进行噪声整形的情况下对输出频谱进行噪声整形，就功率和面积而言这是高成本运行。此外，所有误差源的效果易受噪声整形，而在基带噪声整形中仅整形量化噪声。可以独立于DDRM数据或LO速率选择ErrorDAC的更新率。可以使用比DDRM的LO频率高的ErrorDAC的更新率，这表示噪声整形可以具有更好效果。
通过使用此架构1000，可以解决DDRM方法的主要问题，即，可以补偿由于分离若干离散切片中的发射器而引起的误差引入。如果切片可以制造成完全等于其所需权重并且不存在布局缺陷，最大误差是量化误差。但是在实际实施方案中，存在制造变化并且必须进行布局妥协，从而产生与切片的专用权重不同的有效权重。可以通过应用所揭示的架构1000来补偿切片之间的误差(在下文中称为“失配误差”)的产生。在由切片产生的有效脉冲可以包含多于或少于所需能量的能量、可以比预期早或晚出现并且可以具有与所需脉冲波形偏离的脉冲波形的意义上，所揭示的补偿可以补偿此类失配误差，所述失配误差可以具有振幅和计时(相位)两个方面。所揭示的架构可以清除所有这些误差的效果，例如，存在于再组合的信号频谱中的无用信号内容。
在某一时间点，例如在工厂校准或在芯片启动时，基于ErrorDAC的DDRM将首先测量用于一组状态的每个制造设备上的失配误差。在正常运行期间，将根据所使用的每个连续DDRM状态的测量值集合计算出合成误差向量。随后使用高速DAC将此误差向量的逆向量添加到输出中，以确保由整个系统产生的星座点(平均)与所需点相同。另外，将以某种方式对到达errorDAC的输入信号进行整形，使得在将DDRM和ErrorDAC求和之后的残余误差在特定频率区中减到最小。通常此区域将为接收带，以避免在全双工运行中钝化接收器。
直接数字RF调制器用于调制和预PA发电两者，因此需要合理有效的。此效率要求与几个方面的准确度要求冲突，最重要一个是由于匹配引起的静态线性。这会限制有效位数目，而提高有效位数目需要增加区域，这伴随着增加电容，因此增加功率消耗和动态非线性。
为了避免此折衷，所揭示的发射器1000允许由DDRM产生一些误差，但通过高度准确但可能低效的DAC校正所述误差。这是前馈误差校正概念的数字实施。系统的数字本质使得能够克服前馈误差校正的最重要实施难题，即，增益(振幅)和相位(计时)匹配。此外，数字发射器中的很多误差具有很容易预测的本质，因为所述误差仅在样本时钟触发并且与是否启用特定切片相关联时变化。
所需信号基带信号1002可以用于控制DDRM电路1001和校正路径1003。ErrorDAC1003可以包含：基于主DDRM的模型的误差估计算法1007；(任选地)噪声整形量化器1009，用于减小位宽；以及高速DAC 1011，用于将数字信号转换成可以与主路径1001求和1005的模拟信号。
ErrorDAC路径1003的输出是在将所需信号1002转换成RF调制后信号1004时由主DDRM路径1001引入的误差的近似值。当从主DDRM信号1004中减去此ErrorDAC输出信号1006时，组合输出信号1008中的DDRM诱发的误差将衰减。
应注意，在以不同方式实施DDRM LSB并且使用预失真形式控制DDRM LSB时，呈现为可以调配此衰减。然而，出于以下原因这是所述概念的过度限制的解译：校正路径未必是DDRM，但可以是在不同于DDRM采样率的采样率下运行的DAC。所述采样率可以是与DAC采样率或LO有关的频率，但是情况未必如此。在优选实施例中，ErrorDAC 1003在四倍LO频率下运行。这表示每LO/4相位可以应用不同校正，从而实现非常宽的带宽校正。此外，这表示可获得非常高的过采样，从而减少带外噪声的问题并且减少对DAC中的位数目的需求。
补偿路径的总电流(输出功率)与主DDRM中的电流无关。例如，所述电流可以大于一个主DDRM LSB，从而允许校正主DDRM中可能存在的任何遗失码。与DDRM相比，对于DAC而言误差估计显著更容易。DAC和DDRM的振幅范围可能存在重叠，换句话说，ErrDAC总电流可以大于主DDRM的一个LSB。
应注意，补偿路径的最大输出电流可以仅为主DDRM输出电流的一部分。例如，对于具有与2个DDRM LSB重叠的补偿路径的10位DDRM，输出电流可以仅为主DDRM输出电流的1/512。这表示由组合系统消耗的总电力的极小部分，并且因此补偿路径的效率变得不相关。这实现了产生高线性补偿路径，但由于其对系统效率的影响对发电路径不可行的设计技术，例如，A类/永久在线、归零等。
ErrorDAC本身相对于其应该消除的量化误差而清除第二量化误差。此残余误差保留在发射器的输出信号中。但是通过适当地设计用于ErrorDAC输入信号产生中的噪声整形器，所述残余误差可以移动到无关紧要的频率。事实是：与使得可以用更少资源，例如，区域，电力等实施整形器的全信号相比，噪声整形器仅在具有减小字长的残余误差信号上运行。
另外，取决于进行补偿的误差，由补偿路径产生的校正误差与由DDRM产生的信号相比可以具有显著不同的特征。如果补偿路径仅用于改进量化噪声以及固定静态失配，所述补偿路径处理的信号非常类似噪声信号并且不含实际信号。这会显著减少ErrorDAC的非线性需求。
图11示出说明根据实施形式的具有误差DAC补偿路径的正交DDRM 1100的框图。具有误差DAC补偿路径的正交DDRM 1100是如上文相对于图8所描述的DDRM设备800的示例性实施方案。
误差补偿正交DDRM 1100包含直接数字射频调制器DDRM 1106a、1106b，所述直接数字射频调制器基于数字基带信号1110的调制产生射频(radio frequency，RF)信号1131、1132。直接数字射频调制器DDRM 1106a、1106b可以包含同相DDRM 1106a和正交DDRM1106b。误差补偿正交DDRM 1100包含误差估计器1150，所述误差估计器基于所产生的RF信号1131、1132和数字基带信号1110的表示确定由偏差引起的误差信号1152。误差补偿正交DDRM 1100包含误差补偿器1141，所述误差补偿器从RF信号1131、1132中减去误差信号1152以提供误差补偿RF信号1140。
误差估计器1150可以基于数字基带信号1110与RF信号1131、1132之间的量化误差确定误差信号1152。误差估计器1150可以基于数字基带信号1110中DDRM 1106a、1106b未使用的最低有效位确定量化误差。误差估计器1150可以基于由DDRM 1106a、1106b与其标称输出信号特征的系统偏差引起的失配误差而确定误差信号1152。失配误差可以对应于DDRM1106a、1106b使用的信号星座点与其标称信号模式的已知偏差，具体而言，所述标称信号模式从校准过程中提供。
DDRM 1106a、1106b可以产生模拟RF信号；并且误差估计器1150可以基于所产生的模拟RF信号1131、1132和数字基带信号1110的模拟表示确定由偏差引起的误差信号1152。具有误差DAC补偿路径的正交DDRM 1100可以进一步包含数/模转换器(digital-to-analogconverter，DAC)1153或替代地第二DDRM，以提供误差信号1152作为模拟误差信号。
具有误差DAC补偿路径的正交DDRM 1100可以包含噪声整形器(例如，如上文相对于图10描述的噪声整形器1009)，以在将误差信号1152提供到DAC 1153或替代地第二DDRM之前对所述误差信号进行噪声整形。
DAC 1153或替代地第二DDRM可以在高于DDRM 1106a、1106b的本地振荡器(localoscillator，LO)频率1113的采样率下运行，具体而言，所述采样率等于LO频率1113的四倍。
DAC 1153或替代第二DDRM可以通过使用第一时钟信号F4LO 1111来提供误差信号1152。DDRM 1106a、1106b可以通过使用可以通过第一时钟信号F4LO 1111获得的第二时钟信号F2LO_p、F2LO_n 1112，具体而言通过时钟分频器1109调制数字基带信号1110。
具有误差DAC补偿路径的正交DDRM 1100可以包含正交时钟产生器1105，用于基于第二时钟信号F2LO_p、F2LO_n 1112产生第一差分输入时钟信号LOp_I、LOn_I 1113和第二差分输入时钟信号LOp_Q、LOn_Q 1114。第一差分输入时钟信号LOp_I、LOn_I 1113和第二差分输入时钟信号LOp_Q、LOn_Q 1114可以具有正交相位。
同相DDRM 1106a可以包含第一符号交换器1103，用于基于第一控制信号SIGN_I1121交换第一差分输入时钟信号LOp_I、LOn_I 1113的相位。正交DDRM 1106b可以包含第二符号交换器1104，用于基于第二控制信号SIGN_Q 1122交换第二差分输入时钟信号LOp_Q、LOn_Q 1114的相位。
DDRM 1106a、1106b可以包含第一直接数字RF振幅调制器1101、第二直接数字RF振幅调制器1102和控制器1107。第一直接数字RF振幅调制器1101可以基于通过数字基带信号1110获得的第一量值控制信号MAG_I 1133以及基于第一差分输入时钟信号LOp_I、LOn_I1113产生第一差分电流Ip_I、In_I 1131。第二直接数字RF振幅调制器1102可以基于通过数字基带信号1110获得的第二量值控制信号MAG_Q 1134以及基于第二差分输入时钟信号LOp_Q、LOn_Q 1114产生第二差分电流Ip_Q、In_Q 1132。控制器1107可以基于数字基带信号1110提供第一量值控制信号MAG_I 1133和第二量值控制信号MAG_Q 1134。
具有误差DAC补偿路径的正交DDRM 1100可以包含信号合路器1141，例如信号加法器，用于组合第一差分电流Ip_I、In_I 1131、第二差分电流Ip_Q、In_Q 1132和由DAC 1153或替代第二DDRM产生的反相差分电流以提供误差补偿RF信号1140。
同相和正交DDRM 1106a、1106b以及高速DAC 1153的输出可以连接在一起以对其电流求和。此操作可以由信号合路器1141实施。
DDRM正交时钟和高速DAC时钟两者可以从主时钟，例如，以4*FLO(F4LO)运行的主时钟产生。
可以根据针对所使用的DDRM中的DDRAM 1106a、1106b制造的分段选择基于复杂基带数据1110产生DDRM控制数据，例如通过使用正交DDRM控制产生设备1107，即上述控制器1107产生DDRM控制数据。
还可以例如通过使用误差DAC控制产生设备1151从复杂基带数据1110中产生高速DAC 1153的控制数据，所述误差DAC控制产生设备也可以在上述控制器1107中实施或可以实施为单独的控制设备。
基于DDRM的发射器的第一构建块是直接数字RF振幅调制器(“Direct-Digital-RF-Amplitude-Modulator，DDRAM”)。如下文所描述，此电路产生具有数控振幅的调制后RF载波。
图12示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100中的直接数字振幅调制器1200的框图。
直接数字振幅调制器1200包含多个切片1201、1202、1203、1204、1205、1206以产生差分输出信号1131。
DDRAM 1101、1102是可以基于差分输入时钟(“LO”)1113a、1113b和量值控制信号1133产生差分电流Ip、In 1131的块。
差分输出电流的量值根据以下等式与MAG控制信号1133的加权和成比例：
Figure BDA0001341238350000121
应计算控制信号MAG[i]，使得输出信号的量值具有合适值。
具有10位分辨率的实例DDRAM由5个二元加权切片和31个一元加权切片组成，如以下表1所说明：
切片指数(i) 权重W[i]
0 1
1 2
2 4
3 8
4 16
5至31 32
表1：具有10位分辨率的实例DDRAM的参数
图13示出说明根据实施形式的图12的直接数字振幅调制器1200的切片的示例性实施方案的框图。
用栅极元件1304中的MAG信号对进入的LO信号进行选通以产生开关控制信号“SW”，即受MAG控制的LO信号。SW信号控制开关晶体管1303，在所述开关晶体管接通时启用电流源1302。将电流源1302偏置(Vbias1)和/或设定大小以实施切片所需的权重。为了防止电流源晶体管1302输出并且为了增加输出阻抗，可以添加共源共栅晶体管1301。
应注意，在LOp和LOn信号的总和不一定是常数的意义上，所述LOp和LOn信号不一定是全差分的。唯一的限制是所述LOp和LOn信号应具有180度的RF周期相位差(＝TLO/2)。所述LOp和LOn信号可以具有不同于50％的占空比。
图14示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100中的单相DDRM 1400的框图。
为了用负基带值载体扩增上述DDRAM，可以将符号交换器1103添加到DDRAM1101，如图14中所示。这会产生全功能单相DDRM 1400。
可以通过交换对应LO信号的相位执行负基带值的实施。为了将-x(t)调制到载波Wc上，保持以下关系：
OUT(t)＝-x(t)*cos(Wc*t)
OUT(t)＝x(t)*-cos(Wc*t)
…[-cos(x)＝cos(pi-x)]…
OUT(t)＝x(t)*cos(pi-Wc*t)
…[cos(x)＝cos(-x)]…
OUT(t)＝x(t)*cos(Wc*t-pi)
因此，产生-x(t)与通过180°相位LO移动产生x(t)相同。
图15示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100中的示例性符号交换器1500的框图。
LOp信号作为第一与门1501的第一输入和第三与门1503的第一输入。LOn信号作为第二与门1502的第一输入和第四与门1504的第一输入。SIGN信号作为第一与门1501的第二输入和第四与门1504的第二输入。反相SIGN信号作为第二与门1502的第二输入和第三与门1503的第二输入。相应反相器1507、1508用于使SIGN信号反相。第一与门1501的输出作为第一或门1505的第一输入。第二与门1502的输出作为第一或门1505的第二输入。第三与门1503的输出作为第二或门1506的第一输入。第四与门1504的输出作为第二或门1506的第二输入。第一或门1505的输出提供信号LOp_ss。第二或门1506的输出提供信号LOn_ss。
再次应注意，在LOp和LOn信号的总和不一定是常数的意义上，所述LOp和LOn信号不一定是全差分的。唯一的限制是所述LOp和LOn信号应具有180度的RF周期相位差(＝TLO/2)。所述LOp和LOn信号可以具有不同于50％的占空比。这同样适用于LOp_ss和LOn_ss信号。
图16示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100中的示例性正交DDRM 1600的框图。
上述单相DDRM不足以支持复杂调制。为了支持此复杂调制，多个DDRM可以组合到多相DDRM中。如果此多相DDRM的LO相位彼此正交，此多相DDRM支持复杂调制。
此多相DDRM的大部分简单实施方案采用90度异相的两个LO信号。这会产生正交DDRM 1600，如图16中所示。
再次应注意，LOp_I和LOn_I信号不一定是全差分的，但是仅要求所述LOp_I和LOn_I信号180度异相。这同样适用于LOp_Q和LOn_Q信号。
图17示出说明根据实施形式的可以用于图16的正交DDRM 1600中的示例性正交25％LO产生器1700的框图。
有吸引力的配置是使用25％占空比正交LO信号。在这种情况下，所有4个LO信号LOp_I、LOn_I、LOp_Q和LOn_Q具有25％LO周期的占空比。所述LO信号的相移分别是0°、180°、90°和270°。
可以通过图17所示的电路从具有频率2*FLO的差分时钟中产生LO信号的此集合。
在此电路中，F2LOp信号作为第一与门1705的第一输入和第二与门1706的第一输入。F2LOp信号/2(使用除法器DIV2 1701)作为第一与门1705的第二输入。反相信号(穿过反相器1703的F2LOp/2)作为第二与门1706的第二输入。
F2LOn信号作为第三与门1707的第一输入和第四与门1708的第一输入。F2LOn信号/2(使用除法器DIV2 1702)作为第三与门1707的第二输入。反相信号(穿过反相器1704的F2LOn/2)作为第四与门1708的第二输入。
第一与门1705的输出提供信号LOp_I。第二与门1706的输出提供信号LOn_I。第三与门1707的输出提供信号LOp_Q。第四与门1708的输出提供信号LOn_Q。
图18示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100的示例性基于25％占空比正交LO的DDRM 1800的框图。
图18中示出如上文相对于图17所描述的基于此种计时方案的DDRM。应注意，可能的电路优化是将25％占空比LO产生与每个DDRM中的LO符号交换器合并。
图19示出说明根据实施形式的可以用于图11的误差补偿正交DDRM 1100的或图8的DDRM的误差补偿路径中的示例性高速DAC 1900的框图。
图19示出用于ErrorDAC补偿路径的DAC的实例实施方案。所述实例实施方案基于切片1901、1902、1903的加权集合，其中图20中示出实例切片。
DAC 1900包含多个切片1901、1902、1903以基于输入时钟信号CLK和控制信号CTL产生差分输出信号Ip、In。
图20示出说明根据实施形式的图19的高速DAC 1900的示例性切片2000的框图。
用例如D触发器的栅极元件2005中的CLK信号对进入的CTL信号进行选通以产生正开关控制信号“SW_p”和负开关控制信号“SW_n”。SW_p和SW_n信号控制一对开关晶体管2003，在所述开关晶体管接通时启用电流源2004。将电流源2004偏置(Vbias4)和/或设定大小以实施切片所需的权重。为了防止电流源晶体管2004输出并且为了增加输出阻抗，可以添加一对共源共栅晶体管2001。
图21示出说明根据实施形式的高级ErrDAC输入值计算算法2100的星座图。
星座图说明受INL和压缩影响的DDRM星座点2101的网格。可以通过将同相组分ErrDAC_I 2102和正交组分ErrDAC_Q 2103应用到DDRM星座点2101来计算所需TX输出点2104。
在任何给定时间，DDRM和ErrorDac的组合产生“所需TX输出”2104。可以如下描述用于实现此的算法：1.找到让你尽可能接近所需输出点2104([DDRM_I,DDRM_Q])的DDRM状态；2.计算残余误差；以及3.将残余误差馈送到ErrorDac控制中。
为了使此算法工作，必须知道每个状态的残余误差。由于DDRM由切片构建成，因此其足以表征覆盖所有切片的状态的子集合，以便能够计算残余误差。
所述算法考虑以下事实：在将主DDRM和ErrorDac输出添加在一起之后，非线性机构的一部分在系统的输出端上运行。因此，应在施加输出线性之前在信号上计算出校正值。如果使用低输出摆幅测试信号单独地表征切片并且如果在输出失真之前线性地添加所得权重以构造预测信号，可以自动实现所述计算。
图22示出说明图21的高级ErrDAC输入值计算算法2100的示例性误差向量估计2200的框图。
可以根据基带输入信号确定在任何给定时间在DDRM中启用的特定切片集合。此信息随后可以用于计算由所述特定DDRM状态产生的误差。随后可以将计算出的值转换成ErrorDAC的合适信号。
图22针对拆分成同相和正交DDRM的10位正交DDRM说明此方面。这些DDRM中的每一个被拆分成5位MSB段和5位LSB段。
可以从顶部5个位确定2201I和Q DDRM两者的MSB段的配置。这些位可以用作查找表2203的地址，所述查找表包含对应于给定地址的状态的测量误差。误差向量可以具有任何角度并且因此LUT的输出是复数。
可以针对DDRM中的所有区段完成此计算，从而产生区段中的每一个的误差向量。这些向量随后可以求和2206、2207成一个复误差向量并且用作误差DAC编码器的输入。
图23示出说明图21的高级ErrDAC输入值计算算法2100的示例性ErrDAC输入数据产生2300的框图。
在前一步骤中计算出的误差向量取决于DDRM的状态并且因此对于一个基带周期2301将是恒定的。因此可以通过以2*FLO的采样率2302与[1，-1]序列的一系列零阶保持2305、2315和乘法2313、2314将所述误差向量上变频成LO频率。
基于DDRM振幅向量的绝对值计算出误差向量。为了说明有效DDRM输出向量的相位，可以基于符号的值交换2309、2312乘法中的混合序列。
在数字混合2313、2314之后，实信号和虚信号可以交错2308以形成4*FLO 2303下的等效流。此序列随后同样使用零阶保持2306进行上采样并且馈送到以4*FLO倍数的采样率2304运行的噪声整形位宽减少器2307中，4*FLO也是高速DAC的采样率。图24中示出实例噪声整形器。
图24示出说明根据实施形式的可以用于图8的误差补偿直接数字调制设备800的或图11的DDRM的误差补偿路径中的示例性噪声整形器2400的框图。
将输入信号2402与延迟元件-Z-2 2407的输出信号一起提供到第一加法器2401。将第一加法器2402的输出提供到量化器2403和第二加法器2405。将量化器2403的反相输出提供到第二加法器2402，将所述第二加法器的输出提供到延迟元件-Z-2 2407。量化器2403的输出(OUT)2403是噪声整形器2400的输出。量化器2403可以输出两个量化级。
在此实例中，在Fsample/4下以零对ErrorDAC量化噪声进行整形(因此对于以4*FLO采样的噪声整形器，在FLO下以零对ErrorDAC量化噪声进行整形)，这表示整个系统的残余噪声将低得接近于FLO。
根据本发明的概念一般可以适用于改进数据转换后的信号的准确度，所述数据转换后的信号例如通过数/模转换器产生的模拟信号或其它数据转换器的输出信号。所述概念不限于从DDRM输出的RF信号。下文相对于图25描述此概念到SAR ADC的应用。
例如，如图25中所描绘，根据本发明的技术可以适用于改进SAR ADC。逐次逼近寄存器(Successive-approximation-register，SAR)模/数转换器(analog-to-digitalconverter，ADC)通常用于具有低于每秒几千万次采样(Msps)的采样率的中-高分辨率应用。SARADC的分辨率的范围最常介于8位至16位之间并且SAR ADC提供低功耗。SAR ADC基本上实施二进制搜索算法。因此，尽管内部电路可以若干兆赫兹(MHz)运行，但是归因于逐次逼近算法，ADC采样率是所述数目的一部分。
图25中示出SAR ADC 2500的基本架构。SAR ADC包含各自连接到比较器2503的相应端子的第一电容器线2510和第二电容器线2520。电容器线2510、2520实施电容DAC并且每一个包含具有二进制加权值的N个电容器的阵列。对于电容DAC 2510、2520中的每一个，可以应用如上文相对于图10描述的ErrorDAC补偿路径1003以改进相应电容器线的准确度。
Cp表示比较器的输入端上的寄生电容。图25示出连接到比较器2503的12位电容DAC的实例。在采集相位期间，阵列的共用端子(所有电容器共享连接的端子，参看图25)连接到VCMM，其中VCMM是共模电压并且所有自由端子连接到输入信号(模拟输入或VIN)。在采集之后，共用端子与VCMM断开连接并且自由端子与VIN断开连接，由此有效地俘获与电容器阵列上的输入电压成比例的电荷。所有电容器的自由端子随后接地，从而驱动到VCMM-VINn的端子2510和到VCMM-VINp的端子2520。因此，比较器的输入是Vq＝VIN＝VINp-VINn。
作为二进制搜索算法中的第一步骤，比较器的输入Vq＝VIN。如果Vq>0(即，VIN>0)，比较器输出106产生逻辑1。如果VIN<0，比较器输出2506产生逻辑0。如果在第一步骤结束时比较器输出2506是逻辑1，在二进制搜索算法的第二步骤中，2520中的MSB电容器的底板与地面断开连接并且连接到VREF。这将比较器输入在负方向上驱动等于-1/2VREF的量。因此，Vq＝VIN-1/2×VREF。如果VCOMMON>0(即，VIN>1/2×VREF)，比较器输出2506产生逻辑1。如果VIN<1/2×VREF，比较器输出2506产生逻辑0。
或者，如果在第一步骤结束时比较器输出2506是逻辑0，在二进制搜索算法的第二步骤中，2510中的MSB电容器的底板与地面断开连接并且连接到VREF。这将比较器输入在正方向上驱动等于+1/2VREF的量。因此，Vq＝VIN+1/2×VREF。如果Vq>0(即，VIN>-1/2×VREF)，比较器输出2506产生逻辑1。如果VIN<-1/2×VREF，比较器输出2506产生逻辑0。
对于下一较小电容器的底板重复同一过程，直到已确定所有位为止。一般来说，比较器的输入趋于零，即，在比较时间结束时Vq将几乎为零。
当针对电容DAC 2510、2520中的每一个应用如上文相对于图10描述的ErrorDAC补偿路径1003时，可以改进整个SAR ADC 2500的准确度。
本发明还支持包含计算机可执行码或计算机可执行指令的计算机程序产品，所述计算机可执行码或计算机可执行指令在执行时使至少一个计算机执行本文中描述的执行和计算步骤，具体而言，上文相对于图9描述的方法900的步骤。此计算机程序产品可以包含其上存储程序代码以供计算机使用的可读非暂时性存储媒体。所述程序代码可以执行上文相对于图9描述的方法900。
尽管可能已相对于几种实施方案中的仅一个揭示本发明的特定特征或方面，但此类特征或方面可以和其它实施方案中的一个或多个特征或方面相结合，只要对于任何给定或特定的应用是有需要或有利的。而且，在一定程度上，术语“包含”、“有”、“具有”或这些词的其它变形在详细描述或权利要求书中使用，这类术语和术语“包括”是类似的，都是表示包括的含义。而且，术语“示例性”、“举例来说”和“例如”仅表示为作为一个实例，而不是最好或最佳的。可以使用术语“耦合”和“连接”及其派生词。应理解，这些术语可以用于指示两个元件彼此协作或交互，而不管两个元件是直接物理或电气接触，还是彼此不直接接触。
尽管本文中已说明和描述了具体方面，但本领域的一般技术人员将了解，多种替代及/或等效实施方案可以在不脱离本发明的范围的情况下替代所示出和描述的具体方面。本申请案意图涵盖本文中所论述的特定方面的任何修改或变化。
尽管以下权利要求书中的各元素是借助对应的标签按照特定顺序列举的，除非对权利要求的阐述另有暗示用于实施部分或所有这些元素的特定顺序，否则这些元素并不一定限于以所述特定顺序来实施。
通过以上教示，对于本领域技术人员来说，许多替代、修改和变化是显而易见的。当然，本领域的技术人员容易意识到除本文所述的应用之外，还存在本发明的众多其它应用。尽管已参考一个或多个特定实施例描述了本发明，但本领域的技术人员将认识到在不偏离本发明的范围的情况下，仍可以对本发明作出许多改变。因此，应理解，在所附权利要求书及其等效物的范围内，可以用不同于本文中具体描述的方式来实践本发明。

Claims (10)

1.一种误差补偿直接数字调制设备，其特征在于，包括：
直接数字射频调制器DDRM，用于基于数字基带信号的调制产生射频RF信号；
误差估计器，用于基于所述所产生的RF信号和所述数字基带信号的表示确定由偏差引起的误差信号；以及
误差补偿器，用于从所述RF信号中减去所述误差信号以提供误差补偿RF信号；
还包括数/模转换器(DAC)或第二DDRM中的一个，用于提供所述误差信号作为模拟误差信号；
所述DAC或所述第二DDRM中的所述一个用于在高于DDRM的本地振荡器(LO)频率的采样率运行；
所述DAC或所述第二DDRM中的所述一个用于通过使用第一时钟信号提供所述误差信号；
DDRM使用通过所述第一时钟信号获得的第二时钟信号；
还包括正交时钟产生器，用于基于所述第二时钟信号产生第一差分输入时钟信号和第二差分输入时钟信号，其中所述第一差分输入时钟信号和所述第二差分输入时钟信号具有正交相位；
其中，所述DDRM为包含同相DDRM和正交DDRM的正交DDRM；
所述DDRM包括：
第一符号交换器，用于基于第一控制信号交换所述第一差分输入时钟信号的相位；以及
第二符号交换器，用于基于第二控制信号交换所述第二差分输入时钟信号的相位；所述第一符号交换器位于同相DDRM中，所述第二符号交换器位于正交DDRM中。
2.根据权利要求1所述的误差补偿直接数字调制设备，
其特征在于，所述误差估计器用于基于所述数字基带信号与所述RF信号之间的量化误差确定所述误差信号。
3.根据权利要求2所述的误差补偿直接数字调制设备，
其特征在于，所述误差估计器用于基于所述数字基带信号中所述DDRM未使用的最低有效位确定所述量化误差。
4.根据前述权利要求中的任一项所述的误差补偿直接数字调制设备，
其特征在于，所述误差估计器用于基于由所述DDRM与其标称输出信号特征的系统偏差引起的失配误差而确定所述误差信号。
5.根据权利要求4所述的误差补偿直接数字调制设备，
其特征在于，所述失配误差对应于所述DDRM使用的信号星座点与其标称信号模式的已知偏差。
6.根据前述权利要求5所述的误差补偿直接数字调制设备，
其特征在于，所述DDRM用于产生模拟RF信号；
其中所述误差估计器用于基于所述所产生的模拟RF信号和所述数字基带信号的模拟表示确定由偏差引起的所述误差信号。
7.根据权利要求6所述的误差补偿直接数字调制设备，其特征在于，包括：
噪声整形器，用于在将所述误差信号提供到所述DAC或所述第二DDRM中的所述一个之前对所述误差信号进行噪声整形。
8.根据权利要求7所述的误差补偿直接数字调制设备，其特征在于，所述DDRM包括：
第一直接数字RF振幅调制器，用于基于通过所述数字基带信号获得的第一量值控制信号以及基于所述第一差分输入时钟信号产生第一差分电流；
第二直接数字RF振幅调制器，用于基于通过所述数字基带信号获得的第二量值控制信号以及基于所述第二差分输入时钟信号产生第二差分电流；以及
控制器，用于基于所述数字基带信号提供所述第一量值控制信号和所述第二量值控制信号；
其中，所述第一直接数字RF振幅调制器位于同相DDRM中，所述第二直接数字RF振幅调制器位于正交DDRM中。
9.根据权利要求8所述的误差补偿直接数字调制设备，其特征在于，所述误差补偿器包括：
信号合路器，用于组合所述第一差分电流、所述第二差分电流以及由所述DAC和所述第二DDRM中的所述一个产生的模拟误差信号以提供所述误差补偿RF信号。
10.一种用于基于数字基带信号提供误差补偿RF信号的方法，其特征在于，所述方法包括：
通过使用直接数字射频调制器DDRM基于数字基带信号的调制产生射频RF信号；
基于所述所产生的RF信号和所述数字基带信号的表示确定由偏差引起的误差信号；
从所述RF信号中减去所述误差信号以提供误差补偿RF信号；
其中，通过使用第一时钟信号提供所述误差信号；
通过使用所述第一时钟信号获得第二时钟信号；
基于所述第二时钟信号产生第一差分输入时钟信号和第二差分输入时钟信号，其中所述第一差分输入时钟信号和所述第二差分输入时钟信号具有正交相位；
其中，所述DDRM为包含同相DDRM和正交DDRM的正交DDRM；
所述同相DDRM，用于基于第一控制信号交换所述第一差分输入时钟信号的相位；
所述正交DDRM用于基于第二控制信号交换所述第二差分输入时钟信号的相位。
CN201680004983.3A 2016-01-19 2016-01-19 误差补偿直接数字调制设备 Active CN107210991B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2016/051023 WO2017125139A1 (en) 2016-01-19 2016-01-19 Error-compensated direct digital modulation device

Publications (2)

Publication Number Publication Date
CN107210991A CN107210991A (zh) 2017-09-26
CN107210991B true CN107210991B (zh) 2020-08-25

Family

ID=55182315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680004983.3A Active CN107210991B (zh) 2016-01-19 2016-01-19 误差补偿直接数字调制设备

Country Status (5)

Country Link
US (1) US10721110B2 (zh)
EP (1) EP3275145B1 (zh)
KR (1) KR20170118913A (zh)
CN (1) CN107210991B (zh)
WO (1) WO2017125139A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017051219A1 (en) * 2015-09-25 2017-03-30 Intel IP Corporation An apparatus and a method for approximating a first signal using a second signal
JP6571064B2 (ja) * 2016-11-21 2019-09-04 株式会社東芝 検出装置およびセンサ装置
CN109060914B (zh) * 2018-06-19 2020-11-24 成都泰盟软件有限公司 微电极放大器回零电路及其实现快速回零的方法
US10666277B2 (en) * 2018-07-23 2020-05-26 Georgia Tech Research Corporation Methods and devices for input signal conversion simulation
WO2020025070A1 (en) * 2018-08-01 2020-02-06 Argo Semiconductors Fs Ltd (He 359654) Digital power amplifier with filtered output
US11018840B2 (en) * 2019-01-17 2021-05-25 Analog Devices International Unlimited Company Single local oscillator in a multi-band frequency division duplex transceiver
CN111953371B (zh) * 2019-04-30 2021-08-20 华为技术有限公司 一种全双工通信装置和方法
US10742225B1 (en) * 2019-12-27 2020-08-11 Intel Corporation n-bit successive approximation register analog-to-digital converter and method for calibrating the same, receiver, base station and mobile device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1223506A (zh) * 1997-12-10 1999-07-21 松下电器产业株式会社 非线性引起的失真补偿系统
EP1359719A2 (en) * 2002-04-29 2003-11-05 Agilent Technologies, Inc. Predistortion for use with non-linear amplifiers
CN1487497A (zh) * 2002-07-18 2004-04-07 ���ǵ�����ʽ���� 量化误差补偿装置及其方法
CN1954491A (zh) * 2004-05-19 2007-04-25 艾利森电话股份有限公司 Iq误差补偿的自适应
CN102130697A (zh) * 2010-01-20 2011-07-20 华为技术有限公司 接收机、发射机及反馈装置、收发信机和信号处理方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465996A (en) 1981-03-03 1984-08-14 Intersil, Inc. High accuracy digital-to-analog converter
FR2729261A1 (fr) * 1995-01-11 1996-07-12 Alcatel Telspace Estimateur d'un defaut de fonctionnement d'un modulateur en quadrature et etage de modulation l'utilisant
US5684487A (en) 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
FR2755808B1 (fr) * 1996-11-14 1999-01-08 Alsthom Cge Alcatel Estimateur d'un defaut de fonctionnement d'un modulateur en quadrature et etage de modulation l'utilisant
US5977899A (en) * 1997-09-25 1999-11-02 Analog Devices, Inc. Digital-to-analog converter using noise-shaped segmentation
US5959500A (en) * 1998-01-26 1999-09-28 Glenayre Electronics, Inc. Model-based adaptive feedforward amplifier linearizer
WO2001008319A1 (fr) * 1999-07-28 2001-02-01 Fujitsu Limited Dispositif radio avec compensation de distorsion
US7027532B2 (en) * 2001-12-20 2006-04-11 Broadcom Corporation Viterbi decoding with channel and location information
US7042287B2 (en) * 2003-07-23 2006-05-09 Northrop Grumman Corporation System and method for reducing dynamic range and improving linearity in an amplication system
US7460612B2 (en) * 2004-08-12 2008-12-02 Texas Instruments Incorporated Method and apparatus for a fully digital quadrature modulator
WO2006035509A1 (en) * 2004-09-29 2006-04-06 Nec Corporation Error calculation circuit for mixer
US8295396B2 (en) * 2007-08-22 2012-10-23 Texas Instruments Incorporated System and method for power control in a wireless transmitter
US8193866B2 (en) * 2007-10-16 2012-06-05 Mediatek Inc. All-digital phase-locked loop
US8675725B2 (en) * 2010-04-29 2014-03-18 Mediatek Singapore Pte. Ltd. Integrated circuit, communication unit and method for improved amplitude resolution of an RF-DAC
JP5637065B2 (ja) * 2011-05-13 2014-12-10 住友電気工業株式会社 増幅回路及び無線通信装置
US8907830B2 (en) * 2013-03-14 2014-12-09 Intel Mobile Communications GmbH Digital-to-analog converter comprising slow converter section and fast converter section
US9118371B2 (en) 2013-05-21 2015-08-25 Mediatek Inc. Digital transmitter and method for compensating mismatch in digital transmitter
GB2515759B (en) * 2013-07-02 2016-02-03 Broadcom Corp Digital to Analogue Conversion with Noise Shaping
US9360503B2 (en) * 2013-08-08 2016-06-07 Intel Deutschland Gmbh Method for determining a sampling time of a signal, device for determining the same, and method for determining a sampling parameter of a signal
US9432062B2 (en) * 2013-11-15 2016-08-30 Nokia Technologies Oy Polar noise shaping
JP6271764B2 (ja) * 2014-05-05 2018-01-31 アルカテル−ルーセント 無線周波数通信のための信号変調

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1223506A (zh) * 1997-12-10 1999-07-21 松下电器产业株式会社 非线性引起的失真补偿系统
EP1359719A2 (en) * 2002-04-29 2003-11-05 Agilent Technologies, Inc. Predistortion for use with non-linear amplifiers
CN1487497A (zh) * 2002-07-18 2004-04-07 ���ǵ�����ʽ���� 量化误差补偿装置及其方法
CN1954491A (zh) * 2004-05-19 2007-04-25 艾利森电话股份有限公司 Iq误差补偿的自适应
CN102130697A (zh) * 2010-01-20 2011-07-20 华为技术有限公司 接收机、发射机及反馈装置、收发信机和信号处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
固定位宽乘法器的量化误差补偿方法及电路实现.;马晓龙.;《西安交通大学学报》;20111231;第45卷(第12期);全文 *

Also Published As

Publication number Publication date
US10721110B2 (en) 2020-07-21
KR20170118913A (ko) 2017-10-25
US20180198661A1 (en) 2018-07-12
EP3275145B1 (en) 2019-09-11
CN107210991A (zh) 2017-09-26
EP3275145A1 (en) 2018-01-31
WO2017125139A1 (en) 2017-07-27

Similar Documents

Publication Publication Date Title
CN107210991B (zh) 误差补偿直接数字调制设备
Wood System-level design considerations for digital pre-distortion of wireless base station transmitters
US9628120B2 (en) Adaptively controlled pre-distortion circuits for RF power amplifiers
US9735741B2 (en) Receivers for digital predistortion
US7528754B1 (en) Finite impulse response digital to analog converter
EP2019486B1 (en) RF transmitters
US10218430B2 (en) Integrated mixed-signal ASIC with DAC and DSP
EP2779442B1 (en) Radio Frequency Domain Digital Pre-Distortion
US20120176190A1 (en) Polyphase Nonlinear Digital Predistortion
US20100329157A1 (en) Even-Order Harmonics Calibration
NL2018990B1 (en) Digitally-intensive transmitter having wideband, linear, direct-digital rf modulator
US11218158B1 (en) Digital estimation of transfer functions in continuous-time analog-to-digital converters
KR20140030358A (ko) 델타-시그마 변조기 및 이를 포함하는 송신장치
Mehrpoo et al. A Wideband Linear $ I/Q $-Interleaving DDRM
Su et al. A 16-bit 12-GS/s single-/dual-rate DAC with a successive bandpass delta-sigma modulator achieving<− 67-dBc IM3 within DC to 6-GHz tunable passbands
Shen et al. A wideband IQ-mapping direct-digital RF modulator for 5G transmitters
Gruber et al. A 12-b 16-GS/s RF-sampling capacitive DAC for multi-band soft radio base-station applications with on-chip transmission-line matching network in 16-nm FinFET
CN111034059A (zh) 具有接收频带陷波的任意噪声整形发送器
EP3008819B1 (en) Quadrature mixer arrangement
Gebreyohannes et al. All-digital transmitter architecture based on two-path parallel 1-bit high pass filtering DACs
CN109690982B (zh) 用于直接数字调制器的校准设备
Su et al. SAW-less direct RF transmitter with multimode noise shaping and tri-level time-approximation filter
Ingels et al. A 2× 14bit digital transmitter with memoryless current unit cells and integrated AM/PM calibration
US11716093B2 (en) Delta-sigmal modulator-based multi-rate digital-to-analog converter with digital pre-distortion
US20240080033A1 (en) Digital correction of digital-to-analog converter errors in continuous-time analog-to-digital converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant