CN107204768A - 高压差电平转换电路及方法 - Google Patents
高压差电平转换电路及方法 Download PDFInfo
- Publication number
- CN107204768A CN107204768A CN201710436279.1A CN201710436279A CN107204768A CN 107204768 A CN107204768 A CN 107204768A CN 201710436279 A CN201710436279 A CN 201710436279A CN 107204768 A CN107204768 A CN 107204768A
- Authority
- CN
- China
- Prior art keywords
- fet
- high pressure
- power supply
- low
- logic signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 230000000694 effects Effects 0.000 claims description 5
- 230000007704 transition Effects 0.000 description 8
- 230000005611 electricity Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- CUZMQPZYCDIHQL-VCTVXEGHSA-L calcium;(2s)-1-[(2s)-3-[(2r)-2-(cyclohexanecarbonylamino)propanoyl]sulfanyl-2-methylpropanoyl]pyrrolidine-2-carboxylate Chemical group [Ca+2].N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1.N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1 CUZMQPZYCDIHQL-VCTVXEGHSA-L 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种高压差电平转换电路，包括低压域电源端、高压域电源端、低压域电源的输入逻辑信号端、高压域电源的输出逻辑信号端、第一场效应管、与所述第一场效应管相连的第二场效应管、第三场效应管、与所述第一场效应管和所述第二场效应管相连的第四场效应管、第五场效应管及与所述第四场效应管相连的第六场效应管，当所述低压域电源的输入逻辑信号端上的逻辑电平切换时，先让所述高压域电源端的电压降低到可以直接转换电平到所述高压域电源的输出逻辑信号端上，然后所述低压域电源的输入逻辑信号端的电平切换，再把所述高压域电源端升回到需要转换的电压上去。本发明还公开了一种高压差电平转换方法。本发明电路结构简单且节省了面积。
Description
技术领域
本发明涉及集成电路领域，特别是涉及一种高压差电平转换电路及方法。
背景技术
电平转换电路广泛应用于各种应用电路中，可以实现逻辑电平的电压域转换，包括从高压域向低压域的转换及从低压域向高压域的转换。其中，比较有难度的转换是从低压域向高压域的转换，电压差越大转换就越难。
在现有的电平转换电路中，比较大的电压差会通过两个电平转换器，且分两次来实现电平转换，电路结构复杂且面积较大。
发明内容
本发明的目的在于克服现有技术的不足，提供一种高压差电平转换电路及方法。
本发明的目的是通过以下技术方案来实现的：一种高压差电平转换电路，包括低压域电源端、高压域电源端、低压域电源的输入逻辑信号端、高压域电源的输出逻辑信号端、与所述低压域电源端和所述低压域电源的输入逻辑信号端相连的第一场效应管、与所述第一场效应管相连的第二场效应管、与所述低压域电源的输入逻辑信号端相连的第三场效应管、与所述第一场效应管和所述第二场效应管相连的第四场效应管、与所述第三场效应管相连的第五场效应管及与所述第四场效应管相连的第六场效应管，当所述低压域电源的输入逻辑信号端上的逻辑电平切换时，先让所述高压域电源端的电压降低到可以直接转换电平到所述高压域电源的输出逻辑信号端上，然后所述低压域电源的输入逻辑信号端的电平切换，再把所述高压域电源端升回到需要转换的电压上去。
所述第一场效应管的栅极与所述第二场效应管的栅极及所述第三场效应管的栅极共同连接所述低压域电源的输入逻辑信号端，所述第一场效应管的源极与所述低压域电源端相连，所述第一场效应管的漏极与所述第二场效应管的漏极及所述第四场效应管的栅极相连。
所述第三场效应管的漏极与所述第五场效应管的漏极及所述第六场效应管的栅极相连。
所述第四场效应管的漏极与所述第五场效应管的栅极、所述第六场效应管的漏极及所述高压域电源的输出逻辑信号端相连。
所述第五场效应管的源极与所述第六场效应管的源极共同连接所述高压域电源端。
所述第二场效应管的源极、所述第三场效应管的源极及所述第四场效应管的源极共同连接地端。
所述第一场效应管、所述第五场效应管与所述第六场效应管为P型场效应管，所述第二场效应管、所述第三场效应管与所述第四场效应管为N型场效应管。
一种高压差电平转换方法，包括以下步骤：
提供低压域电源端、高压域电源端、低压域电源的输入逻辑信号端及高压域电源的输出逻辑信号端；
当所述低压域电源的输入逻辑信号端上的逻辑电平切换时，先让所述高压域电源端的电压降低到可以直接转换电平到所述高压域电源的输出逻辑信号端上；
所述低压域电源的输入逻辑信号端的电平切换；
所述高压域电源端的电压升回到需要转换的电压上去；以及
完成高压差电平转换。
本发明的有益效果是：通过控制上电时序来实现高电压差的逻辑电平转换，以非常小的电路实现超高电压差的逻辑电平转换，电路结构简单且节省了面积。
附图说明
图1为本发明高压差电平转换电路的具体电路结构图；
图2为本发明高压差电平转换电路的时序关系示意图；
图3为本发明高压差电平转换方法的流程示意图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，本发明高压差电平转换电路包括低压域电源端VDDL、高压域电源端VDDH、低压域电源的输入逻辑信号端VIN、高压域电源的输出逻辑信号端VOUT、与低压域电源端VDDL和低压域电源的输入逻辑信号端VIN相连的第一场效应管M1、与第一场效应管M1相连的第二场效应管M2、与低压域电源的输入逻辑信号端VIN相连的第三场效应管M3、与第一场效应管M1和第二场效应管M2相连的第四场效应管M4、与第三场效应管M3相连的第五场效应管M5及与第四场效应管M4相连的第六场效应管M6。
当低压域电源的输入逻辑信号端VIN上的逻辑电平切换时，先让高压域电源端VDDH的电压降低到可以直接转换电平到高压域电源的输出逻辑信号端VOUT上；然后低压域电源的输入逻辑信号端VIN的电平切换，再把高压域电源端VDDH升回到需要转换的电压上去，从而不会出现电平转换不过的情况。
本发明高压差电平转换电路的具体电路连接关系如下：第一场效应管M1的栅极与第二场效应管M2的栅极及第三场效应管M3的栅极共同连接低压域电源的输入逻辑信号端VIN，第一场效应管M1的源极与低压域电源端VDDL相连，第一场效应管M1的漏极与第二场效应管M2的漏极及第四场效应管M4的栅极相连；第三场效应管M3的漏极与第五场效应管M5的漏极及第六场效应管M6的栅极相连；第四场效应管M4的漏极与第五场效应管M5的栅极、第六场效应管M6的漏极及高压域电源的输出逻辑信号端VOUT相连；第五场效应管M5的源极与第六场效应管M6的源极共同连接高压域电源端VDDH；第二场效应管M2的源极、第三场效应管M3的源极及第四场效应管M4的源极共同连接地端GND。
其中，在本实施例中，第一场效应管M1、第五场效应管M5与第六场效应管M6为P型场效应管，第二场效应管M2、第三场效应管M3与第四场效应管M4为N型场效应管，在其他实施例中，上述场效应管可以为其他结构可以实现相同功能的元器件，并不限于此。
本发明高压差电平转换电路的工作原理如下：
在初始状态，低压域电源的输入逻辑信号端VIN为低电平，高压域电源的输出逻辑信号端VOUT为低电平，低压域电源端VDDL的电压值为vddl，高压域电源端VDDH的电压值为vddh1，其中电压值vddh1小于电压值vddh2，且小于高压差电平转换电路的最大转换电压。
当低压域电源的输入逻辑信号端VIN的电平由低电平转换为高电平时，由于高压域电源端VDDH的电压不高，高压域电源的输出逻辑信号端VOUT也能够跟着转换，故高压域电源的输出逻辑信号端VOUT的电平也会由低电平转换为高电平；由于此时高压域电源端VDDH的电压为vddh1，故高压域电源的输出逻辑信号端VOUT的电压也只能达到vddh1。
当高压域电源的输出逻辑信号端VOUT的电平转换为高电平后，高压域电源端VDDH的电压开始由vddh1缓慢增加到vddh2，高压域电源的输出逻辑信号端VOUT的电压也由vddh1增加到vddh2；这样就完成了一个高电压差的电平转换，电压域由vddl转换成vddh2。
当需要再次切换逻辑电平时，高压域电源端VDDH的电压先从电压vddh2下降为vddh1，使高压域电源的输出逻辑信号端VOUT的电压由vddh2变成vddh1；然后低压域电源的输入逻辑信号端VIN的电平由高电平转换为低电平，从而导致高压域电源的输出逻辑信号端VOUT的电平变低。
高压域电源的输出逻辑信号端VOUT的电平变低后，高压域电源端VDDH的电压又从vddh1恢复到vddh2，完成电平转换；此时低压域电源的输入逻辑信号端VIN和高压域电源的输出逻辑信号端VOUT均是低电平，其分别为vddl和vddh2的电压域。
请同时参阅图2，图2为本发明高压差电平转换电路的时序关系示意图。从图中可以看出，低压域电源的输入逻辑信号端VIN的电平由低电平到高电平、再由高电平到低电平的各部分电压时序关系。
在本发明中，vddh2通常会比vddl大很多，如果在高压域电源端VDDH的电压为vddh2时，直接切换低压域电源的输入逻辑信号端VIN的逻辑电平，很容易出现高压域电源的输出逻辑信号端VOUT的逻辑不会跟着低压域电源的输入逻辑信号端VIN变化的情况，本发明通过让高压域电源端VDDH先降压再升压的方式，有效的解决了这个问题。
请参阅图3，图3为本发明高压差电平转换方法的流程示意图。本发明高压差电平转换方法包括以下步骤：
步骤一，提供低压域电源端VDDL、高压域电源端VDDH、低压域电源的输入逻辑信号端VIN及高压域电源的输出逻辑信号端VOUT。
步骤二，当低压域电源的输入逻辑信号端VIN上的逻辑电平切换时，先让高压域电源端VDDH的电压降低到可以直接转换电平到高压域电源的输出逻辑信号端VOUT上，即由电压vddh2下降为电压vddh1。
步骤三，低压域电源的输入逻辑信号端VIN的电平切换。
步骤四，高压域电源端VDDH的电压升回到需要转换的电压上去，即由电压vddh1恢复到电压vddh2。
步骤五，完成高压差电平转换。
本发明高压差电平转换电路及方法基于普通的电平转换电路，通过控制上电时序来实现高电压差的逻辑电平转换，本发明可以解决在对转换速度要求不高的情况下，以非常小的电路实现超高电压差的逻辑电平转换，在一些特殊的应用中有效的节省了面积。
综上所述，本发明高压差电平转换电路及方法通过控制上电时序来实现高电压差的逻辑电平转换，以非常小的电路实现超高电压差的逻辑电平转换，电路结构简单且节省了面积。
Claims (8)
1.一种高压差电平转换电路，其特征在于：所述高压差电平转换电路包括低压域电源端、高压域电源端、低压域电源的输入逻辑信号端、高压域电源的输出逻辑信号端、与所述低压域电源端和所述低压域电源的输入逻辑信号端相连的第一场效应管、与所述第一场效应管相连的第二场效应管、与所述低压域电源的输入逻辑信号端相连的第三场效应管、与所述第一场效应管和所述第二场效应管相连的第四场效应管、与所述第三场效应管相连的第五场效应管及与所述第四场效应管相连的第六场效应管，当所述低压域电源的输入逻辑信号端上的逻辑电平切换时，先让所述高压域电源端的电压降低到可以直接转换电平到所述高压域电源的输出逻辑信号端上，然后所述低压域电源的输入逻辑信号端的电平切换，再把所述高压域电源端升回到需要转换的电压上去。
2.根据权利要求1所述的高压差电平转换电路，其特征在于：所述第一场效应管的栅极与所述第二场效应管的栅极及所述第三场效应管的栅极共同连接所述低压域电源的输入逻辑信号端，所述第一场效应管的源极与所述低压域电源端相连，所述第一场效应管的漏极与所述第二场效应管的漏极及所述第四场效应管的栅极相连。
3.根据权利要求2所述的高压差电平转换电路，其特征在于：所述第三场效应管的漏极与所述第五场效应管的漏极及所述第六场效应管的栅极相连。
4.根据权利要求3所述的高压差电平转换电路，其特征在于：所述第四场效应管的漏极与所述第五场效应管的栅极、所述第六场效应管的漏极及所述高压域电源的输出逻辑信号端相连。
5.根据权利要求4所述的高压差电平转换电路，其特征在于：所述第五场效应管的源极与所述第六场效应管的源极共同连接所述高压域电源端。
6.根据权利要求5所述的高压差电平转换电路，其特征在于：所述第二场效应管的源极、所述第三场效应管的源极及所述第四场效应管的源极共同连接地端。
7.根据权利要求1所述的高压差电平转换电路，其特征在于：所述第一场效应管、所述第五场效应管与所述第六场效应管为P型场效应管，所述第二场效应管、所述第三场效应管与所述第四场效应管为N型场效应管。
8.一种高压差电平转换方法，其特征在于：所述高压差电平转换方法包括以下步骤：
提供低压域电源端、高压域电源端、低压域电源的输入逻辑信号端及高压域电源的输出逻辑信号端；
当所述低压域电源的输入逻辑信号端上的逻辑电平切换时，先让所述高压域电源端的电压降低到可以直接转换电平到所述高压域电源的输出逻辑信号端上；
所述低压域电源的输入逻辑信号端的电平切换；
所述高压域电源端的电压升回到需要转换的电压上去；以及
完成高压差电平转换。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710436279.1A CN107204768A (zh) | 2017-06-12 | 2017-06-12 | 高压差电平转换电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710436279.1A CN107204768A (zh) | 2017-06-12 | 2017-06-12 | 高压差电平转换电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107204768A true CN107204768A (zh) | 2017-09-26 |
Family
ID=59907443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710436279.1A Pending CN107204768A (zh) | 2017-06-12 | 2017-06-12 | 高压差电平转换电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107204768A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101119114A (zh) * | 2006-07-31 | 2008-02-06 | 富士通株式会社 | 输出缓冲电路 |
| JP2009296407A (ja) * | 2008-06-06 | 2009-12-17 | Sanyo Electric Co Ltd | レベルシフト回路 |
| CN103795401A (zh) * | 2014-02-18 | 2014-05-14 | 南通大学 | 一种输出电平可控制的输出单元电路 |
| CN206878802U (zh) * | 2017-06-12 | 2018-01-12 | 成都锐成芯微科技股份有限公司 | 高压差电平转换电路 |
-
2017
- 2017-06-12 CN CN201710436279.1A patent/CN107204768A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101119114A (zh) * | 2006-07-31 | 2008-02-06 | 富士通株式会社 | 输出缓冲电路 |
| JP2009296407A (ja) * | 2008-06-06 | 2009-12-17 | Sanyo Electric Co Ltd | レベルシフト回路 |
| CN103795401A (zh) * | 2014-02-18 | 2014-05-14 | 南通大学 | 一种输出电平可控制的输出单元电路 |
| CN206878802U (zh) * | 2017-06-12 | 2018-01-12 | 成都锐成芯微科技股份有限公司 | 高压差电平转换电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104796171B (zh) | 一种应用于soi cmos射频开关的控制电路 | |
| CN101442307B (zh) | 电平转换器 | |
| CN104518776A (zh) | 驱动电路的电平转换器及其运作方法 | |
| CN105099173A (zh) | 充电泵 | |
| CN103036569A (zh) | 采样保持电路 | |
| CN103944554B (zh) | 一种电平转换电路及数模转换器 | |
| CN206878802U (zh) | 高压差电平转换电路 | |
| CN108900081A (zh) | 一种控制负压输出的电路 | |
| CN100536298C (zh) | 一种阱自偏置开关电容电荷泵电路 | |
| CN102761257A (zh) | 升压转换器及其控制方法 | |
| CN103187870B (zh) | 降压式变换电路 | |
| CN101494450B (zh) | 电平转移电路 | |
| CN107204768A (zh) | 高压差电平转换电路及方法 | |
| CN203405751U (zh) | 一种新型的稳压器电路结构 | |
| CN105656294A (zh) | 中高压集成电路中的降压电路 | |
| CN102437841A (zh) | 模拟开关电路 | |
| CN107493022A (zh) | 一种低电压高效电荷泵 | |
| CN206878701U (zh) | 差分电荷泵电路 | |
| CN108781071A (zh) | 方波产生方法及方波产生电路 | |
| CN203813663U (zh) | 用于开关电源转换器的自适应升压充电电路 | |
| CN206211841U (zh) | 一种dc‑dc电源管理器 | |
| CN105227166A (zh) | 一种mos管背栅电压控制电路 | |
| CN206283485U (zh) | 一种简易sicmos驱动电路 | |
| CN204947925U (zh) | 一种高频调制逆变器 | |
| CN204681251U (zh) | 一种降压型转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170926 |
|
| WD01 | Invention patent application deemed withdrawn after publication |