CN107192470B - 一种集成式热敏电路及其制造方法 - Google Patents
一种集成式热敏电路及其制造方法 Download PDFInfo
- Publication number
- CN107192470B CN107192470B CN201710511855.4A CN201710511855A CN107192470B CN 107192470 B CN107192470 B CN 107192470B CN 201710511855 A CN201710511855 A CN 201710511855A CN 107192470 B CN107192470 B CN 107192470B
- Authority
- CN
- China
- Prior art keywords
- linear body
- ceramic base
- linear
- wire
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
- G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/30—Apparatus or processes specially adapted for manufacturing resistors adapted for baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/001—Mass resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Thermistors And Varistors (AREA)
Abstract
本发明涉及一种集成式热敏电路,包括两层以上的陶瓷基层和热敏电阻单元,热敏电阻单元包括一体化设置的热敏电阻材料制成的线状体和连接在线状体两端的金属材料制成的导线;至少一个热敏电阻单元位于两层陶瓷基层之间;线状体所在处的上部的陶瓷基层的下部开设有与线状体对应的第一线状凹槽;和/或,线状体所在处的下部的陶瓷基层的上部开设有与线状体对应的第二线状凹槽。热敏电阻单元设置成线状体,集成在两层陶瓷基层之间,热敏芯片及其连接电路集成式设置,避免了分立式热敏芯片的两次封装工艺,使得温度传输的路径比较短、中间热损失比较小,陶瓷基层传热快,获取温度参数比较快。本发明还提供了上述集成式热敏电路的制造方法。
Description
技术领域
本发明涉及温度传感器技术领域,具体涉及一种集成式热敏电路及其制造方法。
背景技术
温度传感器广泛应用于我们生活的各个方面,现有的温度传感器基本都是使用的分立式的热敏芯片作为测温元件。
现有技术中,普遍使用的温度传感器(如电子体温计)内部设置有分立式热敏芯片,热敏芯片经过两次封装完成,响应速度比较慢、精度也不高,温度传感器中,热敏芯片获得稳定和相对准确的温度需要30秒~10分钟左右,如医用电子体温计,要求夹在腋下至少3分钟才能读取数据。
这些问题是由现有技术的系统结构和工艺决定的,具体说明如下:现有的温度传感器中热敏芯片要进行一次封装结构和二次封装结构。热敏芯片的一次封装结构包括:热敏芯片、引线、引线与芯片互联的焊料、一次封装胶;二次封装结构包括:一次封装结构、金属帽、二次封装胶。测温过程是将金属帽的表面与被测物体接触,热敏芯片温度稳定后,才能读取到相对准确的数据。温度传输路径是:被测物体→金属帽→二次封装胶→一次封装胶→热敏芯片。可见,温度传输的路径比较长,二次封装胶、一次封装胶的温度稳定后热敏芯片的温度才会稳定,才能获得稳定的温度,中间热损失比较大;同时,金属帽、二次封装胶、一次封装胶、焊料、导线都会吸收热量,影响测温速度和精度。
发明内容
本发明要解决的技术问题是:提出一种温度传输的路径比较短的、中间热损失比较小的、测温误差比较小的、获取温度参数比较快的集成式热敏电路。
一种集成式热敏电路,包括两层以上的陶瓷基层和热敏电阻单元,热敏电阻单元包括一体化设置的热敏电阻材料制作的线状体和连接在线状体两端的金属材料制作的导线;
至少一个热敏电阻单元位于两层陶瓷基层之间;
线状体所在处的上部的陶瓷基层的下部开设有与线状体对应的第一线状凹槽;或,线状体所在处的下部的陶瓷基层的上部开设有与线状体对应的第二线状凹槽;或,线状体所在处的上部的陶瓷基层的下部开设有与线状体对应的第一线状凹槽,线状体所在处的下部的陶瓷基层的上部开设有与线状体对应的第二线状凹槽。
优选的,热敏电阻单元包括一体化烧结而成的热敏电阻浆料烧结成的线状体和连接在线状体两端的金属浆料烧结而成的导线;
优选的,线状体的线宽为30~200μm,线状体的厚度为5~25μm,线状体的长度大于100μm。
优选的,热敏电阻材料烧结成的线状体和金属材料烧结成的导线结合处的交界面处相互嵌入的深度在5μm以上;金属浆料的晶粒尺寸为30~300 nm,热敏电阻材料的晶粒尺寸为100~1000 nm。
优选的,生瓷片的厚度为20~200μm,共烧的温度为650~1800℃。
优选的,热敏电阻浆料构成的线状体为直线、折线或S型曲线。
优选的,热敏电阻材料烧结成的线状体和金属材料烧结成的导线结合处的重合长度在20μm以上。
优选的,热敏电阻材料烧结成的线状体和金属材料烧结成的导线结合处的交界面处相互嵌入的深度在10μm以上;金属材料的晶粒尺寸为50~200 nm,热敏电阻材料的晶粒尺寸为300~800 nm,金属材料与热敏电阻材料的共熔体的晶粒直径为200~900 nm。
优选的,热敏电阻材料为负温度系数热敏陶瓷材料或正温度系数金属材料,金属材料为钨浆料或钼浆料。
本发明还提供了一种集成式热敏电路的制造方法。
一种集成式热敏电路的制造方法,包括:
A. 使用感光膜在生陶瓷片上印刷连接在线状体两端的金属浆料构成的导线和导通电路,导线连接线状体和导通电路;
B. 使用钢网在生陶瓷片上印刷热敏电阻浆料,构成线状体;
C. 重复步骤A和B获得2片以上的生陶瓷片;
D. 将2片以上的生陶瓷片堆叠、压合、共烧,获得包括两层以上陶瓷基层的集成式热敏电路。
1)菲林+感光膜印刷的线路会更细更薄,应该先做;后面才是钢网印刷,可以从钢网设计上避空第1步印刷的线路;2)菲林是一种感光胶卷,用来制作图形;然后用曝光方法将图形转移到陶瓷表面预制(干法或湿法)的感光膜上(陶瓷表面预贴感光膜),再把需要做图形的地方洗掉;然后就可以印刷导线和导通电路了。
优选的,线状体和导线构成热敏电阻单元;
热敏电阻单元的数量在2个以上,至少2个热敏电阻单元位于不同的层,不同的层中的“层”指陶瓷基层的上部、下部或嵌入陶瓷基层中。
优选的,线状体位于两层陶瓷基层之间,线状体位于某层陶瓷基层的上部;
线状体所在处的上部的陶瓷基层的下部开设有与线状体对应的第一线状凹槽;或,线状体所在处的下部的陶瓷基层的上部开设有与线状体对应的第二线状凹槽;或,线状体所在处的上部的陶瓷基层的下部开设有与线状体对应的第一线状凹槽,线状体所在处的下部的陶瓷基层的上部开设有与线状体对应的第二线状凹槽。
优选的,钢网的厚度在30 μm以上,感光膜的厚度在30 μm以下;
钢网对应印刷线状体部分的开槽的宽度为第一线状凹槽的宽度的1/3-1/2,第一线状凹槽的深度为线状体的厚度1/3~1/2;或,钢网对应线状体部分的开槽的宽度为第二线状凹槽的宽度的1/3-1/2,第二线状凹槽的深度为线状体的厚度1/3~1/2。线状体成型后的高度与导线基本一致,相差不超过20%。
优选的,导线和线状体结合处的重合长度在20μm以上;导线和线状体的线宽差别在50%以下;
导线和线状体结合处的导线的宽度为导线的其它部位的宽度的2倍以上。
优选的,步骤A之前还包括:在生陶瓷片制作通孔;
步骤A或B还包括:在通孔内填充导电浆料;
步骤D之后还包括:
E. 对集成式热敏电路的外接焊盘进行表面处理,处理使用的工艺为电镀镍金、化学镍金、化学镍钯金或镀银处理;
F. 将进行表面处理后的集成式热敏电路切割成独立的小单元,对小单元进行外形处理。
优选的,陶瓷基层的层数在3层以上;
表层的陶瓷基层的基材厚度小于内层的陶瓷基层的厚度;
表层的陶瓷基层的两面印刷导通电路,导通电路为焊盘、连接线路或焊盘和连接线路。
优选的,表层的陶瓷基层的印刷流程如下:
在陶瓷基层的朝外的一面印刷导通电路、线状体、导线和支撑点,支撑点位于盲孔处;
使用UV光照射导通电路、线状体和导线进行初步定型,导通电路、线状体和导线的浆料中添加有1%~5%的UV感光固化胶,支撑点的浆料中添加有30%~55%的UV感光固化胶;
在陶瓷基层的朝内的一面印刷导通电路、线状体和导线,陶瓷基层的朝内的一面设置有支撑夹具支撑支撑点,支撑点的直径为1~5 mm。
优选的,热敏电阻材料烧结成的线状体和金属材料烧结成的导线结合处的交界面处相互嵌入的深度在5μm以上;金属浆料的晶粒尺寸为30~300 nm,热敏电阻材料的晶粒尺寸为100~1000 nm,金属材料与热敏电阻材料的共熔体的晶粒直径为200~900 nm。
优选的,生瓷片的厚度为20~200μm,共烧的温度为650~1800℃。
优选的,热敏电阻浆料构成的线状体为直线、折线或S型曲线。
优选的,热敏电阻材料(一般是浆料)烧结成的线状体和金属材料烧结成的导线结合处的重合长度在20μm以上。
优选的,热敏电阻材料为负温度系数热敏陶瓷材料或正温度系数金属材料,金属材料为钨浆料或钼浆料。
本发明的有益效果是:一种集成式热敏电路,包括两层以上的陶瓷基层和热敏电阻单元,热敏电阻单元包括一体化烧结而成的热敏电阻材料烧结成的线状体和连接在线状体两端的金属材料烧结成的导线;至少一个热敏电阻单元位于两层陶瓷基层之间;线状体所在处的上部的陶瓷基层的下部开设有与线状体对应的第一线状凹槽;和/或,线状体所在处的下部的陶瓷基层的上部开设有与线状体对应的第二线状凹槽。将热敏电阻单元设置成线状体,并集成在两层陶瓷基层之间,热敏芯片(热敏电阻材料制成的线状体)和热敏芯片的连接电路(导线)集成式设置,避免了分立式热敏芯片的两次封装工艺,使得温度传输的路径比较短、中间热损失比较小、测温误差比较小,陶瓷基层传热快,获取温度参数比较快。本发明还提供了上述集成式热敏电路的制造方法。
附图说明
下面结合附图对本发明的集成式热敏电路及其制造方法作进一步说明。
图1是本发明一种集成式热敏电路的爆炸结构示意图。
图2是本发明一种集成式热敏电路的结构示意图。
图3是本发明一种集成式热敏电路的热敏电阻单元的结构示意图。
图4是本发明一种集成式热敏电路的制造方法的流程图。
图中:
1-陶瓷基层;11-第一线状凹槽;12-第二线状凹槽;2-热敏电阻单元;21-线状体;22-导线;13-支撑点; 3-导通电路;4-通孔。
具体实施方式
下面结合附图1~4对本发明一种集成式热敏电路及其制造方法作进一步说明。
一种集成式热敏电路,包括两层以上的陶瓷基层1和热敏电阻单元2,热敏电阻单元2包括一体化烧结而成的热敏电阻材料(浆料)烧结成的线状体21和连接在线状体两端的金属材料(浆料)烧结成的导线22;
至少一个热敏电阻单元2位于两层陶瓷基层1之间;
线状体21所在处的上部的陶瓷基层1的下部开设有与线状体21对应的第一线状凹槽11;线状体21所在处的下部的陶瓷基层1的上部开设有与线状体21对应的第二线状凹槽12。
将热敏电阻单元设置成线状体,并集成在两层陶瓷基层之间,热敏芯片和热敏芯片的连接电路集成式设置,避免了分立式热敏芯片的两次封装工艺,使得温度传输的路径比较短、中间热损失比较小、测温误差比较小,陶瓷基层传热快,获取温度参数比较快。
本实施例中,线状体21的线宽为30~200μm,线状体21的厚度为5~25μm,线状体21的长度大于100μm。
将热敏电阻单元的线状体21设置成线状体的形状,导线22连接线状体21和陶瓷基层1上的导通电路3,线状体21和导线22集成在两层陶瓷基层之间,从而实现了热敏芯片(线状体21)和热敏芯片的连接电路(导线22和导通电路3)的集成式设置,避免了分立式热敏芯片的两次封装工艺,使得温度传输的路径比较短、中间热损失比较小、测温误差比较小,陶瓷基层传热快,获取温度参数比较快。
在线状体21的上部或下部设置第一线状凹槽11或第二线状凹槽12,可以有效避免线状体21对于两层陶瓷基层1的结合力的影响,可以有效避免层间起泡。
本发明还提供了一种集成式热敏电路的制造方法。
一种集成式热敏电路的制造方法,包括:
A. 使用感光膜(设置有网孔或线路孔的感光膜网)在生陶瓷片上印刷连接在线状体21两端的金属浆料构成的导线22和导通电路3,导线22连接线状体21和导通电路3;
B. 使用钢网在生陶瓷片上印刷热敏电阻浆料,构成线状体21;
C. 重复步骤A和B获得2片以上的生陶瓷片;
D. 将2片以上的生陶瓷片堆叠、压合、共烧,获得包括两层以上陶瓷基层1的集成式热敏电路。
将热敏电阻单元的线状体21设置成线状体的形状,导线22连接线状体21和陶瓷基层1上的导通电路3,线状体21和导线22集成在两层陶瓷基层之间,从而实现了热敏芯片(线状体21)和热敏芯片的连接电路(导线22和导通电路3)的集成式设置,避免了分立式热敏芯片的两次封装工艺,使得温度传输的路径比较短、中间热损失比较小、测温误差比较小,陶瓷基层传热快,获取温度参数比较快。
本实施例中,生瓷片的厚度为100 μm。根据需要,生瓷片的厚度也可以是100 μm、125μm、150 μm、200 μm、225μm、250 μm、275μm或300μm。
本实施例中,线状体21和导线22构成热敏电阻单元2;
热敏电阻单元2的数量在2个以上,至少2个热敏电阻单元2位于不同的层,不同的层中的“层”指陶瓷基层1的上部、下部或嵌入陶瓷基层1中。
本实施例中,有一个线状体21位于两层陶瓷基层1之间,线状体21位于某层陶瓷基层1的上部;线状体21所在处的上部的陶瓷基层1的下部开设有与线状体21对应的第一线状凹槽11。
本实施例中,还有一个线状体21所在处的下部的陶瓷基层1的上部开设有与线状体21对应的第二线状凹槽12。
本实施例中,还有一个线状体21所在处的上部的陶瓷基层1的下部开设有与线状体21对应的第一线状凹槽11,线状体21所在处的下部的陶瓷基层1的上部开设有与线状体21对应的第二线状凹槽12。
本实施例中,钢网对应印刷线状体21部分的开槽下方边缘设置有对位导向槽,钢网上不设置其它对位点,对位导向槽对准第一线状凹槽11或第二线状凹槽12时,开始线状体21的印刷。对位导向槽和钢网对应印刷线状体21部分的开槽组成漏斗形状,实现了线状体21印刷时的精确对位和精准印刷。
在线状体21的上部或下部设置第一线状凹槽11和第二线状凹槽12,可以有效避免线状体21对于两层陶瓷基层1的结合力的影响,可以有效避免层间起泡。
本实施例中,钢网的厚度为50μm。根据需要,钢网的厚度也可以是30 μm、35μm、40μm、50 μm、60 μm、70 μm、80 μm、86μm、90 μm或100 μm。印刷用感光膜的厚度为25μm,根据需要,感光膜的厚度也可以是5μm、10 μm、15μm、18μm、20 μm、22μm或24μm。
钢网对应印刷线状体21部分的开槽的宽度为第一线状凹槽11的宽度的1/3-1/2,第一线状凹槽11的深度为线状体21的厚度1/3~1/2;钢网对应线状体21部分的开槽的宽度为第二线状凹槽12的宽度的1/3-1/2,第二线状凹槽12的深度为线状体21的厚度1/3~1/2。
本实施例中,导线22和线状体21结合处的重合长度在20μm以上;导线22和线状体21的线宽差别在50%以下;
导线22和线状体21结合处的导线22的宽度为导线22的其它部位的宽度的2倍以上。
本实施例中,步骤A之前还包括:在生陶瓷片制作通孔4;
步骤A或B还包括:在通孔4内填充导电浆料;通孔4的填充使用设置有孔的钢网单独填充,或者在线路印刷的同时填充。
步骤D之后还包括:
E. 对集成式热敏电路的外接焊盘进行表面处理,处理使用的工艺为电镀镍金、化学镍金、化学镍钯金或镀银处理;
F. 将进行表面处理后的集成式热敏电路切割成独立的小单元,对小单元进行外形处理。
本实施例中,陶瓷基层1的层数在3层以上;
表层的陶瓷基层1的基材厚度小于内层的陶瓷基层1的厚度;
表层的陶瓷基层1的两面印刷导通电路3,导通电路3为焊盘、连接线路或焊盘和连接线路。
本实施例中,表层的陶瓷基层1的印刷流程如下:
在陶瓷基层1的朝外的一面设置有盲孔,在陶瓷基层1的朝外的一面印刷导通电路3、线状体21、导线22和支撑点13,支撑点13位于盲孔处;
使用UV光照射导通电路3、线状体21和导线22进行初步定型,导通电路3、线状体21和导线22的浆料中添加有1%~5%的UV感光固化胶,支撑点13的浆料中添加有50%~55%的UV感光固化胶;
在陶瓷基层1的朝内的一面印刷导通电路3、线状体21和导线22,陶瓷基层1的朝内的一面设置有支撑夹具支撑支撑点13。
本实施例中,生瓷片的厚度为20~200μm,共烧的温度为650~1800℃。
本实施例中,热敏电阻浆料构成的线状体为直线、折线或S型曲线。
本实施例中,热敏电阻材料烧结成的线状体和金属材料烧结成的导线结合处的重合长度在20μm以上。
本实施例中,热敏电阻材料烧结成的线状体和金属材料烧结成的导线结合处的交界面处相互嵌入的深度在5μm以上;金属材料的晶粒尺寸为50~800 nm,热敏电阻材料的晶粒尺寸为300~2000 nm,金属材料与热敏电阻材料的共熔体的晶粒直径为200~900 nm。
本实施例中,热敏电阻材料为负温度系数热敏陶瓷材料。作为一种替换方案,热敏电阻材料也可以是正温度系数金属材料,金属材料为钨浆料或钼浆料。
本发明不局限于上述实施例,本发明的上述各个实施例的技术方案彼此可以交叉组合形成新的技术方案,另外凡采用等同替换形成的技术方案,均落在本发明要求的保护范围内。
Claims (8)
1.一种集成式热敏电路,其特征在于,包括两层以上的陶瓷基层(1)和热敏电阻单元(2),所述热敏电阻单元(2)包括一体化设置的热敏电阻材料制成的线状体(21)和连接在所述线状体(21)两端的金属材料制成的导线(22);
至少一个所述热敏电阻单元(2)位于两层所述陶瓷基层(1)之间;
所述线状体(21)所在处的上部的陶瓷基层(1)的下部开设有与所述线状体(21)对应的第一线状凹槽(11);或,所述线状体(21)所在处的下部的陶瓷基层(1)的上部开设有与所述线状体(21)对应的第二线状凹槽(12);或,所述线状体(21)所在处的上部的陶瓷基层(1)的下部开设有与所述线状体(21)对应的第一线状凹槽(11),所述线状体(21)所在处的下部的陶瓷基层(1)的上部开设有与所述线状体(21)对应的第二线状凹槽(12);所述线状体(21)的线宽为30~200μm,所述线状体(21)的厚度为5~25μm,所述线状体(21)的长度大于100μm。
2.一种集成式热敏电路的制造方法,其特征在于,包括:
A. 使用感光膜在生陶瓷片上印刷连接在线状体(21)两端的金属浆料构成的导线(22)和导通电路(3),所述导线(22)连接所述线状体(21)和导通电路(3);
B. 使用钢网在所述生陶瓷片上印刷热敏电阻浆料,构成线状体(21);
C. 重复步骤A和B获得2片以上的所述生陶瓷片;
D. 将2片以上的所述生陶瓷片堆叠、压合、共烧,获得包括两层以上陶瓷基层(1)的集成式热敏电路,
所述线状体(21)位于两层所述陶瓷基层(1)之间,所述线状体(21)位于某层所述陶瓷基层(1)的上部;
所述线状体(21)所在处的上部的陶瓷基层(1)的下部开设有与所述线状体(21)对应的第一线状凹槽(11);或,所述线状体(21)所在处的下部的陶瓷基层(1)的上部开设有与所述线状体(21)对应的第二线状凹槽(12);或,所述线状体(21)所在处的上部的陶瓷基层(1)的下部开设有与所述线状体(21)对应的第一线状凹槽(11),所述线状体(21)所在处的下部的陶瓷基层(1)的上部开设有与所述线状体(21)对应的第二线状凹槽(12)。
3.如权利要求2所述集成式热敏电路的制造方法,其特征在于,热敏电阻单元(2)包括一体化设置的热敏电阻材料制成的线状体(21)和连接在所述线状体(21)两端的金属材料制成的导线(22);所述热敏电阻单元(2)的数量在2个以上,至少2个所述热敏电阻单元(2)位于不同的层,不同的层中的“层”指陶瓷基层(1)的上部、下部或嵌入陶瓷基层(1)中。
4.如权利要求2所述集成式热敏电路的制造方法,其特征在于,所述钢网的厚度在30μm以上,所述感光膜的厚度在30μm以下;
所述钢网对应印刷所述线状体(21)部分的开槽的宽度为所述第一线状凹槽(11)的宽度的1/3-1/2,所述第一线状凹槽(11)的深度为所述线状体(21)的厚度1/3~1/2;或,
所述钢网对应所述线状体(21)部分的开槽的宽度为所述第二线状凹槽(12)的宽度的1/3-1/2,所述第二线状凹槽(12)的深度为所述线状体(21)的厚度1/3~1/2。
5.如权利要求2所述集成式热敏电路的制造方法,其特征在于,所述导线(22)和所述线状体(21)结合处的重合长度在20μm以上;所述导线(22)和所述线状体(21)的线宽差别在50%以下;
所述导线(22)和所述线状体(21)结合处的所述导线(22)的宽度为所述导线(22)的其它部位的宽度的2倍以上。
6.如权利要求2所述集成式热敏电路的制造方法,其特征在于,所述步骤A之前还包括:
在所述生陶瓷片制作通孔(4);
所述步骤B还包括:在所述通孔(4)内填充导电浆料;
所述步骤D之后还包括:
E. 对所述集成式热敏电路的外接焊盘进行表面处理,所述处理使用的工艺为电镀镍金、化学镍金、化学镍钯金或镀银处理;
F. 将进行表面处理后的所述集成式热敏电路切割成独立的小单元,对所述小单元进行外形处理。
7.如权利要求2所述集成式热敏电路的制造方法,其特征在于,所述陶瓷基层(1)的层数在3层以上;
表层的所述陶瓷基层(1)的基材厚度小于内层的所述陶瓷基层(1)的厚度;
表层的所述陶瓷基层(1)的两面印刷导通电路(3),所述导通电路(3)为焊盘、连接线路或焊盘和连接线路。
8.如权利要求7所述集成式热敏电路的制造方法,其特征在于,表层的所述陶瓷基层(1)的印刷流程如下:
在所述陶瓷基层(1)的朝外的一面印刷导通电路(3)、线状体(21)、导线(22)和支撑点(13),所述支撑点(13)位于盲孔处;
使用UV光照射所述导通电路(3)、线状体(21)和导线(22)进行初步定型,所述导通电路(3)、线状体(21)和导线(22)的浆料中添加有1%~5%的UV感光固化胶,所述支撑点(13)的浆料中添加有30%~55%的UV感光固化胶;在所述陶瓷基层(1)的朝内的一面印刷导通电路(3)、线状体(21)和导线(22),所述陶瓷基层(1)的朝内的一面设置有支撑夹具支撑所述支撑点(13)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710511855.4A CN107192470B (zh) | 2017-06-27 | 2017-06-27 | 一种集成式热敏电路及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710511855.4A CN107192470B (zh) | 2017-06-27 | 2017-06-27 | 一种集成式热敏电路及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107192470A CN107192470A (zh) | 2017-09-22 |
CN107192470B true CN107192470B (zh) | 2023-06-20 |
Family
ID=59881535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710511855.4A Active CN107192470B (zh) | 2017-06-27 | 2017-06-27 | 一种集成式热敏电路及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107192470B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107768366B (zh) * | 2017-11-23 | 2024-08-20 | 广东金源光能股份有限公司 | 一种填埋热保护ic的cob封装及其封装方法 |
CN117133518A (zh) * | 2022-05-20 | 2023-11-28 | 宏启胜精密电子(秦皇岛)有限公司 | 内埋热敏电阻及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3312752B2 (ja) * | 1992-08-11 | 2002-08-12 | 石塚電子株式会社 | 薄膜サーミスタ |
JPH10308301A (ja) * | 1997-05-08 | 1998-11-17 | Tdk Corp | 抵抗型温度センサー |
DE19918472A1 (de) * | 1998-06-09 | 1999-12-16 | Heraeus Electro Nite Int | Elektrischer Widerstand mit wenigstens zwei Anschlußkontaktfeldern auf einem Keramik-Substrat sowie Verfahren zu dessen Herstellung |
JP2001194247A (ja) * | 2000-01-11 | 2001-07-19 | Matsushita Electric Ind Co Ltd | サーミスタ温度センサ |
US6759940B2 (en) * | 2002-01-10 | 2004-07-06 | Lamina Ceramics, Inc. | Temperature compensating device with integral sheet thermistors |
KR101089936B1 (ko) * | 2010-01-13 | 2011-12-05 | 삼성전기주식회사 | 다층 세라믹 회로 기판 및 제조방법 |
DE112011104686B4 (de) * | 2011-01-07 | 2017-09-28 | Murata Manufacturing Co., Ltd. | Temperatursensor und struktur, an die ein temperatursensor angebracht ist |
CN102881602B (zh) * | 2012-10-18 | 2016-01-20 | 贵州振华风光半导体有限公司 | 工作温度可控多芯片组件的集成方法 |
WO2014083898A1 (ja) * | 2012-11-28 | 2014-06-05 | 株式会社村田製作所 | サーミスタ装置 |
-
2017
- 2017-06-27 CN CN201710511855.4A patent/CN107192470B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107192470A (zh) | 2017-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3345878B2 (ja) | 電子回路装置の製造方法 | |
JP4793447B2 (ja) | 多層セラミック基板およびその製造方法ならびに電子部品 | |
CN107192470B (zh) | 一种集成式热敏电路及其制造方法 | |
JPS63107087A (ja) | 混成集積回路基板 | |
KR102060951B1 (ko) | 전자 부품 검사용의 다층 배선 기판 | |
CN107160862B (zh) | 热敏打印头用发热基板及其制造方法 | |
CN105606246A (zh) | 一种耐高温快速响应的热敏电阻及其制成的温度传感器 | |
CN108289390B (zh) | 解决小型阻容元件立碑的载板设计、封装方法及载板 | |
US20100052711A1 (en) | Probe card and manufacturing method of the same | |
CN100440464C (zh) | 层叠型半导体器件以及层叠型电子部件的制造方法 | |
JP4123278B2 (ja) | 低温焼成セラミック回路基板及びその製造方法 | |
US10119994B2 (en) | Probe card having lead part for removing excessive solder | |
CN107084801B (zh) | 可以迅速响应的高精度集成式热敏电路及其制造方法 | |
CN105606247A (zh) | 一种耐高温快速响应的热敏电阻及其制成的温度传感器 | |
US9899339B2 (en) | Discrete device mounted on substrate | |
JP2000286555A (ja) | セラミック基板及びその製造方法 | |
JP2006278520A (ja) | 積層型電子部品の製造方法 | |
US10766238B2 (en) | Method of manufacturing multilayer substrate | |
JP3818030B2 (ja) | 多層基板の製造方法 | |
JP3694607B2 (ja) | 接触加熱用ヒータ及びこれを用いた接触加熱装置 | |
CN109406001B (zh) | 一种超薄型的温度传感器的制造方法及温度传感器 | |
KR101941752B1 (ko) | 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법 | |
JP6856334B2 (ja) | ヒータ | |
KR101359544B1 (ko) | 패키징용 부품 및 그 제조방법 | |
JP2001060766A (ja) | 低温焼成セラミック回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 518000 1208, Tsinghua Information Port scientific research building, west side of South Gate, No. 13, Langshan Road, songpingshan community, Xili street, Nanshan District, Shenzhen, Guangdong Province Applicant after: Shenzhen refresh biosensor technology Co.,Ltd. Address before: 518000 podium building 201-l, Zhusheng Garden (phase III), Zhuzilin Third Road, Futian street, Futian District, Shenzhen, Guangdong Province Applicant before: SHENZHEN REFRESH INTELLIGENT TECHNOLOGY Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |