CN107168441A - 一种基于神经网络的带隙基准电路 - Google Patents
一种基于神经网络的带隙基准电路 Download PDFInfo
- Publication number
- CN107168441A CN107168441A CN201710432831.XA CN201710432831A CN107168441A CN 107168441 A CN107168441 A CN 107168441A CN 201710432831 A CN201710432831 A CN 201710432831A CN 107168441 A CN107168441 A CN 107168441A
- Authority
- CN
- China
- Prior art keywords
- drain
- circuit
- voltage
- gate
- neural network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007935 neutral effect Effects 0.000 title abstract 2
- 238000013528 artificial neural network Methods 0.000 claims description 62
- 101710115990 Lens fiber membrane intrinsic protein Proteins 0.000 claims description 53
- 102100026038 Lens fiber membrane intrinsic protein Human genes 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 33
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 claims description 23
- 238000012549 training Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 11
- 230000003014 reinforcing effect Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 9
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims description 6
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims description 6
- 238000013461 design Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 210000002569 neuron Anatomy 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 210000002364 input neuron Anatomy 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 210000004205 output neuron Anatomy 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- WYROLENTHWJFLR-ACLDMZEESA-N queuine Chemical compound C1=2C(=O)NC(N)=NC=2NC=C1CN[C@H]1C=C[C@H](O)[C@@H]1O WYROLENTHWJFLR-ACLDMZEESA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明属于模拟集成电路技术领域，具体涉及一种基于神经网络的带隙基准电路。包括启动电路、自偏置及分压电路、PTAT电压产生电路、高阶温度补偿电路、温度补偿控制模块和PSRR增强电路。通过自偏置及分压电路、PTAT电压产生电路共同实现低功耗和小面积的性能；通过高阶温度补偿电路、温度补偿控制模块实现高温度系数性能；通过PSRR增强电路实现高PSRR性能。相比现有基准电压源，实现了低功耗、小面积和高温度系数，并且PSRR性能高。
Description
技术领域
本发明属于模拟集成电路技术领域，涉及一种基于神经网络的带隙基准电路。
背景技术
基准电压源作为IC设计中重要的单元电路之一，已经广泛应用于各种模拟集成电路、数字集成电路以及数模混合集成电路中，如A/D、D/A转换器、LDO线性稳压器和锁相环(PLL)等系统。随着半导体产业的迅速发展以及便携式电子产品(例如手机、可穿戴电子设备等)的广泛应用，其对待机时消耗极低功耗的需求越来越强烈，功耗的大小极大地影响着电子产品使用的时长。基准电压源作为电源产品的一个重要组成模块，对整体系统的功耗和精度有着很大影响。由Widlar和Brokaw提出的传统带隙基准电路利用双极晶体管的基极-发射极电压具有负温度特性，而两个双极晶体管工作在不同电流密度下，其基极-发射极电压差具有正温度特性，对两者进行相互补偿，从而实现零温度系数。然而这种方法存在以下问题：
1、由于运放的引入，使得运放的稳定性对电路产生影响，而且为了使电路正常工作，运放消耗的电压和电流一般较大，难以实现低功耗；
2、电路需要电阻，电阻的阻值容易受温度影响，而且电阻需要消耗较大的电流以及面积，功耗难以降低；
3、为了让电路输出“带隙电压”，电源电压无法降低到1.2V以下，限制了基准电路的功耗。
近些年也提出了许多非“带隙”技术，这些技术一般采用阈值电压VTH和热电压VT相互补偿的技术；但是采用这些技术的很多电路依然需要引入电阻，从而无法实现低功耗、小面积和高温度系数，并且PSRR性能有待提高。
可见，上述各种因素限制了基准电压源的各方面性能，有待改进。
发明内容
针对上述存在问题或不足，为解决现有基准电压源存在的功耗高、面积大、温度特性和PSRR性能不高的缺点，本发明提供了一种基于神经网络的带隙基准电路。该带隙基准电路不需要额外的偏置电路，最低可工作在0.8V的电源电压下，在消耗低功耗的同时能提供很好的温度特性以及PSRR性能。
一种基于神经网络的带隙基准电路，由启动电路、自偏置及分压电路、正温度系数(proportional to absolute temperature，PTAT)电压产生电路、高阶温度补偿电路、温度补偿控制模块和PSRR增强电路组成。
所述启动电路与自偏置及分压电路相连，其作用是在上电后使基准电路脱离0简并点并使基准电路工作在设计的直流工作点上。
所述自偏置及分压电路包括1个双极晶体管Q1、4个N型MOS管和4个P型MOS管。4个N型MOS管分别为MN1、MN2、MN3、MN4；4个P型MOS管，分别为MP1、MP2、MP3、MP4；Q1的基极和集电极都接地电位，Q1的发射极与MN4的栅、MP1的漏和MS2、MS3的栅相接；MN1的栅和漏相接同时接MN2的源，MN1的源和衬底相接同时接地电位；MN2的栅和漏相接同时接MN3的源；MN3的栅和漏相接同时接MN4的源；MP2的栅和漏相接同时接MN4的漏和MP1、MP7、MP11、MP15、MP17的栅；MP1、MP2的源分别和MP3、MP4的漏相接；MP1、MP2、MP3、MP4的衬底都和各自的源相接，MN1、MN2、MN3、MN4的衬底都和各自的源相接，以消除衬偏效应。
自偏置及分压电路与启动电路、高阶温度补偿电路和PTAT电压产生电路相连，用于产生偏置电流为本级以及后级电路提供偏置，并对负温度系数(complementary toabsolute temperature，CTAT)的Q1的基极-发射极电压VBE进行分压得到分压后的电压V’BE；MP1、MP2、MP3、MP4构成共源共栅电流镜，能够抑制电源的波动，提高基准的PSRR性能。
所述PTAT电压产生电路包括6个N型MOS管和13个P型MOS管。6个N型MOS管分别为MN5、MN6、MN7、MN8、MN9和MN10，13个P型MOS管，分别为MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16和MP22。MN5的栅和漏相接同时接MN6的栅、MP5的漏；MN5、MN6、MN7、MN8、MN9、MN10的源都接地电位；MP5的栅接MN1的漏、MP5的源和MP6的源相接同时接MP7的漏，MP6的栅和漏相接同时接MP9的栅，MP7的源和MP8的漏相接，MN7的栅和漏相接同时接MN8的栅、MP9的漏，MP9的源和MP10的源相接同时接MP11的漏，MP10的栅和漏相接同时接MP13的栅，MP11的源和MP12的漏相接，MN9的栅和漏相接同时接MN10的栅、MP13的漏，MP13的源和MP14的源相接同时接MP15的漏，MP14的栅和漏相接同时接基准输出电压VREF和MP22的栅，MP15的源和MP16的漏相接，MP22的源和漏接地电位，MN5、MN6、MN7、MN8、MN9、MN10、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16和MP22的衬底均与各自的源相接，以消除衬偏效应。
PTAT电压产生电路与自偏置及分压电路、PSRR增强电路相连，用于产生正温度系数的电压并与前级产生的CTAT电压叠加，使输出电压VREF具有零温度系数。
所述PTAT电压产生电路中的MN5和MN6、MN7和MN8、MN9和MN10构成电流镜，分别确定每一支路的电流比例关系，其中MN5、MN7、MN9的宽长比分别依次对应为MN6、MN8、MN10的宽长比的n倍，n＞1，使得流过MP5、MP9、MP13的电流分别依次对应为流过MP6、MP10、MP14电流的n倍，从而使得PTAT产生电路通过较少的级联就可以得到零温度系数的VREF。MP7和MP8、MP11和MP12以及MP15和MP16分别构成共源共栅电流源，从前级偏置电路镜像电流并为本级电路提供偏置，共源共栅结构可以很好的抑制电源的波动，从而提高电路的PSRR性能，MP5和MP6、MP9和MP10以及MP13和MP14的栅源电压之差具有正温度特性，通过正温度特性的电路与负温度特性电路的叠加，可以得到零温度特性的输出电压VREF：
其中，VBGR表示硅的带隙电压，ln表示以自然数e为底数的对数，γ表示双极型晶体管的基极-发射极电压VBE的温度系数，kB表示Boltzmann常数，T表示绝对温度，q表示单位电荷的电荷量，η表示亚阈值斜率因子，K5、K6、K9、K10、K13、K14分别是MP5、MP6、MP9、MP10、MP13、MP14的宽长比，V’BE表示对Q1的基极-发射极电压VBE进行分压得到的分压后电压，VGG，1、VGG，2、VGG，4分别是MP5和MP6、MP9和MP10、MP13和MP14的栅源电压之差，MP22构成MOS电容，可以滤除高频电源波动，从而改善基准输出电压的PSRR性能。
所述高阶温度补偿电路包括1个N型MOS管MC1和3个P型MOS管。3个P型MOS管分别为MC2、MC3和MC4；MC1的栅接MN3的栅，MC1的源接地，漏接MC2的漏和栅；MC2和MC3的栅相接，同时接MC1的漏；MC2、MC3、MC4的源都接MP3的源；MC3的漏接MC4的栅和源，同时接MP1的漏；MC1的衬底接地，MC2、MC3、MC4的衬底都接各自的源。
高阶温度补偿电路与自偏置及分压电路、温度补偿控制模块相连，由低温补偿电路和高温补偿电路构成，分别用于在低温和高温下对基准电压进行高阶分段温度补偿，从而在整个温度范围内改善基准电压的温度特性；
所述高阶温度补偿电路中，MC1、MC4的栅极都由神经网络产生的控制电压控制，神经网络通过训练在不同的温度下产生目标控制电压，以控制MC1、MC4产生的补偿电流大小，从而分别在低温和高温下减小基准输出电压随温度的变化，改善基准输出电压的温度特性。
所述温度补偿控制模块由人工神经网络和温度传感器构成，与高阶温度补偿电路与基准输出相连。温度传感器用于探测并传输基准电路的温度数据；人工神经网络为前馈网络，其输出端接高阶温度补偿电路，作用是对输入数据按照预期做出非线性响应，产生高阶温度补偿电路所需要的控制电压，即目标控制电压；
所述PSRR增强电路包括2个N型MOS管和5个P型MOS管。2个N型MOS管分别为MN11和MN12；5个P型MOS管，分别为MP17、MP18、MP19、MP20和MP21。MN11的栅和漏相接，同时接MP17的漏、MN12的栅；MN11、MN12的源都接地电位；MN12的漏接MP19的漏和MP12的栅，MP17的源接MP18的漏，MP19和MP20的栅相接同时与MN4的栅相接，MP19的源和MP20的漏相接，MP20的源和MP21的漏相接，MP21的源接VDD电位，MN11、MN12、MP17、MP18、MP19、MP20和MP21的衬底均与各自的源相接，以消除衬偏效应。
PSRR增强电路用于提高基准电路的PSRR特性，使输出电压VREF不受电源电压波动的影响。
所述PSRR增强电路中MP17、MP18构成共源共栅电流源，给该电路提供偏置，MN11、MN12构成电流镜，MP19、MP20、MP21构成负反馈结构，当VDD变化导致MP21漏电压上升时，通过MP19、MP20、MP21的环路导致MP21的栅电压也上升，从而MP21的漏电压下降，反之亦然，通过负反馈环路可以显著减小MP21漏端的电压波动，从而改善基准电路的PSRR性能。
进一步的，所述自偏置及分压电路的4个N型MOS管均采用深N阱工艺。
该基于神经网络的带隙基准电路，其工作过程分为三个阶段，具体为：
第一阶段：数据采集；
在每一个不同的温度Ti下，i为温度标号，在高阶温度补偿电路上施加控制电压Vi1、Vi2,Vi1、Vi2分别表示MC1的栅电压和MC4的栅电压，分别控制低温补偿电路和高温补偿电路，使得在不同的温度点Ti，基准输出电压和参考温度T0下的基准电压两者偏差调节至设计精度范围，记录n组数据(Ti,Vi1,Vi2)，得到训练样本Y＝(Ti,Vi1,Vi2)，1≤i≤n，此时训练样本Y是三维数组，其中，T作为人工神经网络的输入，V1、V2作为人工神经网络的输出；
第二阶段：人工神经网络的训练；
control信号是人工神经网络状态切换信号，该信号用于控制人工神经网络在学习状态和工作状态之间切换；
通过Control信号控制人工神经网络处于学习状态，第一阶段采集的训练样本数据输入到人工神经网络，神经网络对输入变量做出响应，产生网络输出，然后对网络输出和目标输出进行比较，当两者的误差不满足预设的精度要求时，神经网络调整网络权值W，直到误差小于预设精度，则训练结束；
第三阶段：工作；
通过Control信号控制神经网络处于工作状态，神经网络根据第二阶段训练好的网络权值对输入做出响应，产生控制电压，从而控制高阶温度补偿电路，对基准输出进行温度补偿。
本发明通过自偏置及分压电路、PTAT电压产生电路共同实现了低功耗和小面积的性能；通过高阶温度补偿电路、温度补偿控制模块实现了高温度系数性能；通过PSRR增强电路实现了高PSRR性能。
综上所述，本发明相比现有基准电压源，实现了低功耗、小面积和高温度系数，并且PSRR性能高。
附图说明
图1是本发明的结构框图；
图2是本发明的电路图；
图3是实施例的线性调整率特性示意图；
图4是实施例的PSRR特性示意图；
图5是实施例的温度特性示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步的详细说明。
参照图2所示，本发明包括启动电路、自偏置及分压电路、PTAT(proportional toabsolute temperature)电压产生电路、高阶温度补偿电路、温度补偿控制模块、PSRR增强电路六个部分。
启动电路与自偏置及分压电路相连，其作用是在上电后使基准电路脱离“0”简并点并使基准电路工作在合适的直流工作点上；
自偏置及分压电路与启动电路、高阶温度补偿电路和PTAT电压产生电路相连，用于产生偏置电流为本级以及后级电路提供偏置，并对双极晶体管Q1的基极-发射极电压进行分压，产生较小的CTAT(complementary to absolute temperature)电压；
PTAT电压产生电路与自偏置及分压电路、PSRR增强电路相连，用于产生正温度系数的电压并与前级产生的CTAT电压叠加，使输出电压VREF具有零温度系数；
高阶温度补偿电路与自偏置及分压电路、温度补偿控制模块相连，有低温补偿电路和高温补偿电路，分别用于在低温和高温下对基准电压进行高阶分段温度补偿，从而在整个温度范围内改善基准电压的温度特性；
温度补偿控制模块由人工神经网络和温度传感器构成，与高阶温度补偿电路与基准输出相连，温度传感器用于探测并传输基准电路的温度数据，人工神经网络为前馈网络，其输出端接高阶温度补偿电路，作用是对输入数据按照预期做出非线性响应，产生高阶温度补偿电路所需要的控制电压；
control信号是人工神经网络状态切换信号，该信号用于控制人工神经网络在学习状态和工作状态之间切换；
PSRR增强电路用于提高基准电路的PSRR特性，使输出电压VREF不受电源电压波动的影响。
采用三层BP神经网络模型的人工神经网络，包括由2个神经元组成的输入层Ii(i＝1,2)、由4个神经元组成的隐层Hj(j＝1,2,3,4)以及由2个神经元组成的输出层Ok(k＝1,2)，i、j、k分别为输入层、隐层、输出层神经元的标号；输入层接收所有神经元传递的信号，并对其进行非线性处理后传递到输出层神经元，非线性变换由每个神经元的激活函数决定，此处激活函数选为sigmoid函数，输入层到隐层的传递由权值Wij决定，隐层到输出层的传递由权值决定。
本实施例基于BP神经网络，其工作过程分为三个阶段，具体为：
第一阶段：数据采集；
在每一个不同的温度Ti下，i为温度标号，在高阶温度补偿电路上施加控制电压Vi1、Vi2,分别控制低温补偿电路和高温补偿电路，使得在不同的温度点Ti，基准输出电压和参考温度T0下的基准电压偏差基本为0，记录数据(Ti,Vi1,Vi2)，得到训练样本Y＝(T,V1,V2)，此时训练样本Y是三维数组，其中，T作为人工神经网络的输入，V1、V2作为人工神经网络的输出；
第二阶段：人工神经网络的训练；
Control信号控制人工神经网络处于学习状态，第一阶段采集的训练样本数据输入到人工神经网络，神经网络对输入变量做出响应，产生网络输出，然后对网络输出和目标输出进行比较，当两者的误差不满足预设的精度要求时，神经网络调整网络权值Wij、直到误差小于预设精度，则训练结束。该阶段包括信号正向传播和误差反向传播两个过程，具体如下：
信号正向传播：信号通过输入神经元依次逐层传递，经过隐层和输出层的非线性处理，最后由输出神经元输出，该过程网络权值不变。
对于样本S，BP神经网络的输出表示为：
其中，是隐层和输出层神经元的激活函数，这里选择sigmoid函数：
误差反向传播过程：将BP神经网络的输出和目标输出比较，当误差较大时，将两者的误差信号作为输入信号从网络的输出层逐层向前传播。反向传播使得BP神经网络的网络权值朝着误差函数减小的方向不断修正，直到误差减小到预设的精度。设样本S的目标输出为TS，则所有样本的误差为：
其中，n是样本数量。当该误差比预设精度大时，神经网络调整权值，直到上式误差减小到预设精度，则BP神经网络训练完成。
第三阶段：工作；
该阶段Control信号控制神经网络处于工作状态，神经网络根据第二阶段训练好的网络权值对输入做出响应，产生控制电压，从而控制高阶温度补偿电路，对基准输出进行温度补偿。
启动电路包括1个P型MOS管MS2，2个N型MOS管，分别为MS1、MS3，MS1的栅接MS2和MS3的漏，MS1的源和衬底接“地”电位，MS1的漏接MP3、MP4的栅相接同时还接MP8、MP12、MP16、MP18的栅，MS2的栅与MS3的栅相接同时与Q1的发射极相接，MS2的源与MP3的源相接，同时还与MP4、MP8、MP12、MP16、MP18、MP20的源、MP20的漏相接，MS3的源和衬底接“地”电位，MS2的衬底和VDD相接。启动电路用于上电后使基准电路脱离“0”简并点并使基准电路工作在合适的直流工作点上。MS2、MS3构成反相器，在刚上电的时候检测Q1的发射极电位并输出高电压使MS1开启，电路启动完成后，Q1的发射极电位上升，反相器检测到高电位使MS1关断，启动电路关闭，不消耗电流，不会对基准电路产生影响。
自偏置及分压电路包括1个双极晶体管Q1、4个N型MOS管，分别为MN1、MN2、MN3、MN4，这四个MOS管都采用了深N阱工艺，4个P型MOS管，分别为MP1、MP2、MP3、MP4，Q1的基极和集电极都接“地”电位，Q1的发射极接MN4的栅相接同时接MP1的漏和MS2、MS3的栅，MN1的栅和漏相接同时接MN2的源，MN1的源和衬底相接同时接“地”电位，MN2的栅和漏相接同时接MN3的源，MN3的栅和漏相接同时接MN4的源，MP2的栅和漏相接同时接MN4的漏和MP1、MP7、MP11、MP15、MP17的栅，MP1、MP2的源分别和MP3、MP4的漏相接，MP1、MP2、MP3、MP4的衬底都和各自的源相接，MN1、MN2、MN3、MN4的衬底都和各自的源相接，消除了衬偏效应。MP1、MP2、MP3、MP4构成共源共栅电流镜，减小了沟道长度调制效应的影响并且提高了基准电压电路的PSRR性能。
所述PTAT电压产生电路包括6个N型MOS管，分别为MN5、MN6、MN7、MN8、MN9、MN10，13个P型MOS管，分别为MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP22，MN5的栅和漏相接同时接MN6的栅、MP5的漏，MN5、MN6、MN7、MN8、MN9、MN10的源都接“地”电位，MP5的栅接MN1的漏、MP5的源和MP6的源相接同时接MP7的漏，MP6的栅和漏相接同时接MP9的栅，MP7的源和MP8的漏相接，MN7的栅和漏相接同时接MN8的栅、MP9的漏，MP9的源和MP10的源相接同时接MP11的漏，MP10的栅和漏相接同时接MP13的栅，MP11的源和MP12的漏相接，MN9的栅和漏相接同时接MN10的栅、MP13的漏，MP13的源和MP14的源相接同时接MP15的漏，MP14的栅和漏相接同时接输出VREF和MP22的栅，MP15的源和MP16的漏相接，MP22的源和漏接“地”电位，MN5、MN6、MN7、MN8、MN9、MN10、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP22的衬底都和各自的源相接，消除了衬偏效应。
工作在亚阈值区的MOS管的电流表示为：
其中，K表示晶体管的宽长比，K＝W/L，W、L分别表示晶体管的宽和长，I0表示特征电流，μ表示载流子的迁移率，COX表示单位面积的栅氧化层电容，VT表示热电压，kB表示Boltzmann常数，T表示绝对温度，q表示单位电荷的电荷量，η表示亚阈值斜率因子，VGS表示晶体管的栅源电压，VTH表示晶体管的阈值电压，VDS表示晶体管的漏源电压，exp表示以自然数e为底的指数函数。对于VDS＞4VT，电流ID近似与VDS无关，可得到：
本发明中的自偏置及分压电路中的关系表达式表示为：
VBE＝VGS1+VGS2+VGS3+VGS4 (7)
其中，VBE表示双极晶体管Q1的基极-发射极电压，VGS1、VGS2、VGS3、VGS4分别表示MN1、MN2、MN3、MN4的栅源电压。
流过双极晶体管的电流表示为：
其中ISE表示特征电流，VBE表示双极晶体管Q1的基极-发射极电压，VT表示热电压，exp表示以自然数e为底数的指数函数。
又因为MP1、MP2、MP3、MP4构成共源共栅电流镜，保证流过Q1的电流IE和流过MN1、MN2、MN3、MN4的电流相等，可得：
进而得到自偏置电路产生的偏置电流为：
其中，W/L表示MN1、MN2、MN3、MN4的宽长比，通过调节W/L的值可以得到所需要的偏置电流。
分压电路中的双极晶体管的基极-发射极电压表示为：
VBE＝VBGR-γT (11)
其中VBGR表示硅的带隙电压，典型值为1.2V，γ表示双极晶体管的基极-发射极电压VBE的温度系数。
为了得到较低的输出电压，加入了分压电路，如图1所示，由MN1、MN2、MN3和MN4构成，MN1、MN2、MN3和MN4的衬底与各自的源相接，从而消除衬底偏置效应，可得输出电压V'BE为VBE的四分之一，即：
按照上述PTAT电压产生电路，可得：
VGG，1＝VGS5-VGS6 (13)
由于所有MOS管都工作在亚阈区，由公式(3)可得：
VGG，1＝VGS5-VGS6＝ηVTln(2K6/K5) (14)
其中，VGG，1表示MP5、MP6的栅源电压差，VGS5、VGS6分别表示MP5、MP6的栅源电压，K5、K6分别表示MP5、MP6的宽长比。
同理可得：
VGG，2＝VGS9-VGS10＝ηVTln(2K10/K9) (15)
VGG，3＝VGS13-VGS14＝ηVTln(2K14/K13) (16)
其中VGG，2、VGG，3分别表示MP9和MP10、MP13和MP14的栅源电压差，K9、K10、K13、K14分别表示MP9、MP10、MP13、MP14的宽长比。
由上述级联结构可得最后的输出电压为：
从上式可知，通过调节MP5、MP6、MP9、MP10、MP13和MP14的宽长比，以使等式的最后一项等于零，从而得出具有零温度系数的输出电压。
为了提高本发明的PSRR和线性调整率，本发明包含了一个由MP19、MP20、MP21构成的负反馈环路，以及由MP22构成的MOS电容。当VDD变化导致MP21漏电压上升时，通过MP20、MP21的环路导致MP21的栅电压也上升，从而MP21的漏电压下降，反之亦然，MOS电容MP22与基准电路的输出相接，可以在高频处滤除输出电压的波动，从而进一步提高了基准电路在高频处的PSRR性能。
由图3、图4、图5可以看出，PSRR增强电路以及MOS电容MP22对基准电路的线性调整率以及PSRR性能改善明显，高阶温度补偿电路对基准电路的温度系数特性改善明显，并且整体电路实现了低功耗。
综上所见，本发明相比现有基准电压源，实现了低功耗、小面积和高温度系数，并且PSRR性能高。
Claims (3)
1.一种基于神经网络的带隙基准电路，其特征在于：
包括启动电路、自偏置及分压电路、正温度系数PTAT电压产生电路、高阶温度补偿电路、温度补偿控制模块和PSRR增强电路；
所述启动电路与自偏置及分压电路相连，其作用是在上电后使基准电路脱离0简并点并使基准电路工作在设计的直流工作点上；
所述自偏置及分压电路包括1个双极晶体管Q1、4个N型MOS管和4个P型MOS管；4个N型MOS管分别为MN1、MN2、MN3、MN4；4个P型MOS管，分别为MP1、MP2、MP3、MP4；Q1的基极和集电极都接地电位，Q1的发射极与MN4的栅、MP1的漏和MS2、MS3的栅相接；MN1的栅和漏相接同时接MN2的源，MN1的源和衬底相接同时接地电位；MN2的栅和漏相接同时接MN3的源；MN3的栅和漏相接同时接MN4的源；MP2的栅和漏相接同时接MN4的漏和MP1、MP7、MP11、MP15、MP17的栅；MP1、MP2的源分别和MP3、MP4的漏相接；MP1、MP2、MP3、MP4的衬底都和各自的源相接，MN1、MN2、MN3、MN4的衬底都和各自的源相接；
自偏置及分压电路与启动电路、高阶温度补偿电路和PTAT电压产生电路相连，用于产生偏置电流为本级以及后级电路提供偏置，并对负温度系数CTAT的Q1的基极-发射极电压VBE进行分压得到分压后的电压V’BE；MP1、MP2、MP3、MP4构成共源共栅电流镜；
所述PTAT电压产生电路包括6个N型MOS管和13个P型MOS管；6个N型MOS管分别为MN5、MN6、MN7、MN8、MN9和MN10，13个P型MOS管，分别为MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16和MP22；MN5的栅和漏相接同时接MN6的栅、MP5的漏；MN5、MN6、MN7、MN8、MN9、MN10的源都接地电位；MP5的栅接MN1的漏、MP5的源和MP6的源相接同时接MP7的漏，MP6的栅和漏相接同时接MP9的栅，MP7的源和MP8的漏相接，MN7的栅和漏相接同时接MN8的栅、MP9的漏，MP9的源和MP10的源相接同时接MP11的漏，MP10的栅和漏相接同时接MP13的栅，MP11的源和MP12的漏相接，MN9的栅和漏相接同时接MN10的栅、MP13的漏，MP13的源和MP14的源相接同时接MP15的漏，MP14的栅和漏相接同时接基准输出电压VREF和MP22的栅，MP15的源和MP16的漏相接，MP22的源和漏接地电位，MN5、MN6、MN7、MN8、MN9、MN10、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16和MP22的衬底均与各自的源相接；
PTAT电压产生电路中的MN5和MN6、MN7和MN8、MN9和MN10构成电流镜，分别确定每一支路的电流比例关系，其中MN5、MN7、MN9的宽长比分别依次对应为MN6、MN8、MN10的宽长比的n倍，n＞1，使得流过MP5、MP9、MP13的电流分别依次对应为流过MP6、MP10、MP14电流的n倍；
PTAT电压产生电路与自偏置及分压电路、PSRR增强电路相连，用于产生正温度系数的电压并与前级产生的CTAT电压叠加，使输出电压VREF具有零温度系数；
所述高阶温度补偿电路包括1个N型MOS管MC1和3个P型MOS管；3个P型MOS管分别为MC2、MC3和MC4；MC1的栅接MN3的栅，MC1的源接地，漏接MC2的漏和栅；MC2和MC3的栅相接，同时接MC1的漏；MC2、MC3、MC4的源都接MP3的源；MC3的漏接MC4的栅和源，同时接MP1的漏；MC1的衬底接地，MC2、MC3、MC4的衬底都接各自的源；
高阶温度补偿电路与自偏置及分压电路、温度补偿控制模块相连，由低温补偿电路和高温补偿电路构成，分别用于在低温和高温下对基准电压进行高阶分段温度补偿；
高阶温度补偿电路中，MC1、MC4的栅极都由神经网络产生的控制电压控制，神经网络通过训练在不同的温度下产生目标控制电压，以控制MC1、MC4产生的补偿电流大小，从而分别在低温和高温下减小基准输出电压随温度的变化，改善基准输出电压的温度特性。
所述温度补偿控制模块由人工神经网络和温度传感器构成，与高阶温度补偿电路与基准输出相连；温度传感器用于探测并传输基准电路的温度数据；人工神经网络为前馈网络，其输出端接高阶温度补偿电路，作用是对输入数据按照预期做出非线性响应，产生高阶温度补偿电路所需要的控制电压，即目标控制电压；
所述PSRR增强电路包括2个N型MOS管和5个P型MOS管；2个N型MOS管分别为MN11和MN12；5个P型MOS管，分别为MP17、MP18、MP19、MP20和MP21；MN11的栅和漏相接，同时接MP17的漏、MN12的栅；MN11、MN12的源都接地电位；MN12的漏接MP19的漏和MP12的栅，MP17的源接MP18的漏，MP19和MP20的栅相接同时与MN4的栅相接，MP19的源和MP20的漏相接，MP20的源和MP21的漏相接，MP21的源接VDD电位，MN11、MN12、MP17、MP18、MP19、MP20和MP21的衬底均与各自的源相接；
PSRR增强电路用于提高基准电路的PSRR特性，使输出电压VREF不受电源电压波动的影响；
PSRR增强电路中MP17、MP18构成共源共栅电流源，给该电路提供偏置，MN11、MN12构成电流镜，MP19、MP20、MP21构成负反馈结构，当VDD变化导致MP21漏电压上升时，通过MP19、MP20、MP21的环路导致MP21的栅电压也上升，从而MP21的漏电压下降，反之亦然，通过负反馈环路以减小MP21漏端的电压波动。
2.如权利要求1所述基于神经网络的带隙基准电路，其特征在于：所述自偏置及分压电路的4个N型MOS管均采用深N阱工艺。
3.如权利要求1所述基于神经网络的带隙基准电路，其工作过程具体为：
第一阶段：数据采集；
在每一个不同的温度Ti下，i为温度标号，在高阶温度补偿电路上施加控制电压Vi1、Vi2,，Vi1、Vi2分别表示MC1的栅电压和MC4的栅电压，分别控制低温补偿电路和高温补偿电路，使得在不同的温度点Ti，基准输出电压和参考温度T0下的基准电压两者偏差调节至设计精度范围，记录n组数据(Ti,Vi1,Vi2)，得到训练样本Y＝(Ti,Vi1,Vi2)，1≤i≤n，此时训练样本Y是三维数组，其中T作为人工神经网络的输入，V1、V2作为人工神经网络的输出；
第二阶段：人工神经网络的训练；
control信号是人工神经网络状态切换信号，该信号用于控制人工神经网络在学习状态和工作状态之间切换；
通过Control信号控制人工神经网络处于学习状态，第一阶段采集的训练样本数据输入到人工神经网络，神经网络对输入变量做出响应，产生网络输出，然后对网络输出和目标输出进行比较，当两者的误差不满足预设的精度要求时，神经网络调整网络权值W，直到误差小于预设精度，则训练结束；
第三阶段：工作；
通过Control信号控制神经网络处于工作状态，神经网络根据第二阶段训练好的网络权值对输入做出响应，产生控制电压，从而控制高阶温度补偿电路，对基准输出进行温度补偿。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710432831.XA CN107168441B (zh) | 2017-06-09 | 2017-06-09 | 一种基于神经网络的带隙基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710432831.XA CN107168441B (zh) | 2017-06-09 | 2017-06-09 | 一种基于神经网络的带隙基准电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107168441A true CN107168441A (zh) | 2017-09-15 |
| CN107168441B CN107168441B (zh) | 2018-10-16 |
Family
ID=59824822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710432831.XA Active CN107168441B (zh) | 2017-06-09 | 2017-06-09 | 一种基于神经网络的带隙基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107168441B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11233503B2 (en) | 2019-03-28 | 2022-01-25 | University Of Utah Research Foundation | Temperature sensors and methods of use |
| CN114356014A (zh) * | 2021-11-22 | 2022-04-15 | 北京智芯微电子科技有限公司 | 低压基准电压产生电路及芯片 |
| US11567551B2 (en) | 2020-07-28 | 2023-01-31 | Rohde & Schwarz Gmbh & Co. Kg | Adaptive power supply |
| CN108052154B (zh) * | 2018-02-05 | 2023-08-01 | 成都信息工程大学 | 一种无运放高阶低温漂带隙基准电路 |
| CN117389372A (zh) * | 2023-12-12 | 2024-01-12 | 南通至正电子有限公司 | 一种稳压控制方法及系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101833349A (zh) * | 2010-05-27 | 2010-09-15 | 上海北京大学微电子研究院 | 多基准电压发生电路 |
| CN102096435A (zh) * | 2010-12-31 | 2011-06-15 | 上海集成电路研发中心有限公司 | 改进型带隙基准电压源及带隙基准电压产生电路 |
| CN103399609A (zh) * | 2013-08-15 | 2013-11-20 | 中国兵器工业集团第二一四研究所苏州研发中心 | 纳瓦量级低功耗高稳定性带隙基准电压源 |
| US20140091780A1 (en) * | 2012-09-28 | 2014-04-03 | Novatek Microelectronics Corp. | Reference voltage generator |
| US20140159700A1 (en) * | 2012-12-06 | 2014-06-12 | Electronics And Telecommunications Research Institute | Bandgap reference voltage generator |
| CN105955391A (zh) * | 2016-07-14 | 2016-09-21 | 泰凌微电子（上海）有限公司 | 一种带隙基准电压产生方法及电路 |
-
2017
- 2017-06-09 CN CN201710432831.XA patent/CN107168441B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101833349A (zh) * | 2010-05-27 | 2010-09-15 | 上海北京大学微电子研究院 | 多基准电压发生电路 |
| CN102096435A (zh) * | 2010-12-31 | 2011-06-15 | 上海集成电路研发中心有限公司 | 改进型带隙基准电压源及带隙基准电压产生电路 |
| US20140091780A1 (en) * | 2012-09-28 | 2014-04-03 | Novatek Microelectronics Corp. | Reference voltage generator |
| US20140159700A1 (en) * | 2012-12-06 | 2014-06-12 | Electronics And Telecommunications Research Institute | Bandgap reference voltage generator |
| CN103399609A (zh) * | 2013-08-15 | 2013-11-20 | 中国兵器工业集团第二一四研究所苏州研发中心 | 纳瓦量级低功耗高稳定性带隙基准电压源 |
| CN105955391A (zh) * | 2016-07-14 | 2016-09-21 | 泰凌微电子（上海）有限公司 | 一种带隙基准电压产生方法及电路 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108052154B (zh) * | 2018-02-05 | 2023-08-01 | 成都信息工程大学 | 一种无运放高阶低温漂带隙基准电路 |
| US11233503B2 (en) | 2019-03-28 | 2022-01-25 | University Of Utah Research Foundation | Temperature sensors and methods of use |
| US11567551B2 (en) | 2020-07-28 | 2023-01-31 | Rohde & Schwarz Gmbh & Co. Kg | Adaptive power supply |
| CN114356014A (zh) * | 2021-11-22 | 2022-04-15 | 北京智芯微电子科技有限公司 | 低压基准电压产生电路及芯片 |
| CN114356014B (zh) * | 2021-11-22 | 2024-03-15 | 北京智芯微电子科技有限公司 | 低压基准电压产生电路及芯片 |
| CN117389372A (zh) * | 2023-12-12 | 2024-01-12 | 南通至正电子有限公司 | 一种稳压控制方法及系统 |
| CN117389372B (zh) * | 2023-12-12 | 2024-03-01 | 南通至正电子有限公司 | 一种稳压控制方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107168441B (zh) | 2018-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107168441B (zh) | 一种基于神经网络的带隙基准电路 | |
| Ueno et al. | A 300 nW, 15 ppm/$^{\circ} $ C, 20 ppm/V CMOS voltage reference circuit consisting of subthreshold MOSFETs | |
| CN102193574B (zh) | 一种高阶曲率补偿的带隙基准电压源 | |
| US20140091780A1 (en) | Reference voltage generator | |
| WO2016015523A1 (zh) | 一种具有低失调电压高psrr的带隙基准源 | |
| CN107390767A (zh) | 一种具有温度补偿的宽温度全mos电压基准源 | |
| CN102495661B (zh) | 一种基于两种阈值电压mos器件的带隙基准电路 | |
| KR20160038665A (ko) | 밴드갭 회로 및 관련 방법 | |
| CN106951020A (zh) | 具有电压生成电路的半导体器件 | |
| Far | A 220nA bandgap reference with 80dB PSRR targeting energy harvesting | |
| CN101630176A (zh) | 低电压cmos带隙基准电压源 | |
| CN111781983A (zh) | 一种高电源抑制比亚阈值mosfet补偿带隙基准电压电路 | |
| CN110100219A (zh) | 稳压器以及电源 | |
| CN103901937B (zh) | 带隙基准电压源 | |
| CN112181036B (zh) | 一种用于抗辐射场景的电压和电流基准电路 | |
| Nagulapalli et al. | A 0.82 V supply and 23.4 ppm/° C current mirror assisted bandgap reference | |
| CN110989758B (zh) | 一种带高阶补偿电路的基准源电路结构 | |
| CN107562113A (zh) | 一种基于神经网络的低线性调整率基准电路及产生方法 | |
| CN111026221A (zh) | 一种工作在低电源电压下的电压基准电路 | |
| CN116931641B (zh) | 一种低功耗高精度的无电阻型cmos基准电压源 | |
| CN113253788B (zh) | 基准电压电路 | |
| Hu et al. | A 900 mV 25/spl mu/W high PSRR CMOS voltage reference dedicated to implantable micro-devices | |
| CN112286337B (zh) | 用于MCU的低功耗bandgap电路及其实现方法 | |
| CN105320198A (zh) | 一种低功耗高psrr带隙基准源 | |
| CN117251016A (zh) | 一种新型的带隙基准电压源电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |