CN107122325A - 基于新型通用串行总线的数据传输系统及方法 - Google Patents
基于新型通用串行总线的数据传输系统及方法 Download PDFInfo
- Publication number
- CN107122325A CN107122325A CN201710285562.9A CN201710285562A CN107122325A CN 107122325 A CN107122325 A CN 107122325A CN 201710285562 A CN201710285562 A CN 201710285562A CN 107122325 A CN107122325 A CN 107122325A
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- transmission
- output signal
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明实施例提供基于新型通用串行总线的数据传输系统及方法。在一实施例中,该系统包括:相互通信连接的数据发送端及数据接收端;所述数据发送端包括:传输速率控制模块,用于根据输入时钟生成同步传输激励信号;数据发送控制模块,用于在所述同步传输激励信号作用下,根据待传输数据生成数据输出信号,并将所述数据输出信号传输给所述数据接收端;所述数据接收端包括:信号接收模块,接收所述数据发送端发送的所述数据输出信号;数据解析模块,用于根据所述数据输出信号同步解析出所述待传输数据。
Description
技术领域
本发明涉及通信技术领域,具体而言,涉及一种基于新型通用串行总线的数据传输系统及方法。
背景技术
串行数据传输由于所用的导线数量比并行传输所用的导线数量少,被广泛地用于远程数据传输中。串行传输又分为同步传输和异步传输。以同步数字体系(SynchronousDigital Hierarchy,简称SDH)为代表的同步数据传输,在数据中安排了同步信号,接收端可通过复杂电路从数据中提取同步信号。接收端需要用高倍的时钟来判断输入数据的上升沿和下降沿,因此数据传输率通常较慢。
发明内容
有鉴于此,本发明实施例的目的在于提供一种基于新型通用串行总线的数据传输系统及方法
本发明实施例提供的一种基于新型通用串行总线的数据传输系统,该系统包括:相互通信连接的数据发送端及数据接收端;
所述数据发送端包括:
传输速率控制模块,用于根据输入时钟生成同步传输激励信号;
数据发送控制模块,用于在所述同步传输激励信号作用下,根据待传输数据生成数据输出信号,并将所述数据输出信号传输给所述数据接收端;
所述数据接收端包括:
信号接收模块,接收所述数据发送端发送的所述数据输出信号;
数据解析模块,用于根据所述数据输出信号同步解析出所述待传输数据。
本发明实施例还提供一种基于新型通用串行总线的数据传输方法,应用于数据传输系统,该传输系统包括相互通信连接的数据发送端及数据接收端,所述基于新型通用串行总线的数据传输方法包括:
所述数据发送端根据输入时钟生成同步传输激励信号;
所述数据发送端将所述待传输数据根据所述同步传输激励信号的作用下根据通用串行总线协议生成数据输出信号;
所述数据接收端按照所述通用串行总线协议接收所述数据输出信号,根据所述数据输出信号同步解析出所述待传输数据。
与现有技术相比,本发明的基于新型通用串行总线的数据传输系统及方法,通过在数据发送端传输数据信号之前,先生成同步传输激励信号,将所述同步传输激励信号一并发送给数据接收端,数据接收端的同步驱动时钟直接从数据发送端传输过来的同步传输激励信号中获取,数据接收端不再需要产生自己的同步接收信号,因而简化了同步信号再生获取电路,降低了设备成本。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的基于新型通用串行总线的数据传输系统的功能模块示意图。
图2为本发明实施例提供的基于新型通用串行总线的数据传输系统的传输数据协议状态示意图。
图3为本发明实施例提供的基于新型通用串行总线的数据传输系统的数据发送端发送数据的流程图。
图4为本发明实施例提供的基于新型通用串行总线的数据传输系统的数据接收端接收数据的流程图。
图5为本发明较佳实施例提供的基于新型通用串行总线的数据传输方法的流程图。
具体实施方式
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
如图1所示,图1为本发明实施例提供的基于新型通用串行总线的数据传输系统10的示意图。所述数据传输系统10包括相互通信连接的数据发送端100及数据接收端200。
所述数据发送端100包括:传输速率控制模块110及数据发送控制模块120。
所述传输速率控制模块110,用于根据输入时钟生成同步传输激励信号。详细地,所述输入时钟clk在传输速率控制信号rate_ctl的作用下,生成同步传输激励信号sclk_x并输出。
所述数据发送控制模块120,用于在所述同步传输激励信号作用下,根据待传输数据生成数据输出信号,并将所述数据输出信号传输给所述数据接收端200。数据发送控制模块120在同步传输激励信号sclk_x作用下,根据sclk上升沿和下降沿的位置关系,按新型通用串行总线(NUSB)协议生成新型通用串行总线(NUSB)数据输出信号sdata_x。
所述数据输出信号的格式为满足通用串行总线协议规定的数据格式。如图2所示,图2为本发明实施例提供的基于新型通用串行总线的数据传输系统的传输数据协议状态示意图。详细地,数据传输受起始标志信号start_flag_x控制:当同步传输激励信号sclk_x为高电平中间位置时,数据输出信号sdata_x从高变为低表示数据输出信号sdata_x准备开始传送数据,起始标志信号为高电平,即start_flag_x=‘1’。当同步传输激励信号sclk_x为高电平中间位置时,数据输出信号sdata_x从低变为高表示数据输出信号sdata_x信号传送数据结束,起始标志信号变为低电平,即start_flag_x=‘0’。
其中,数据的传输顺序:数据传输低位bit0在前,高位bit1、bit2、…...、bit(N-1)在后。
其中,数据传输相对于同步传输激励信号sclk_x的位置关系如下:数据输出信号sdata_x的前沿和后沿变化必须在同步传输激励信号sclk_x为低的区间中间位置进行。数据持续时间为一个同步传输激励信号sclk_x的一个周期。
本实施例的另外的实施方式中,该数据发送端100的传输速率控制模块110还可用于控制所述同步传输激励信号根据传输速率控制信号对所述输入时钟进行分频和选取,得到不同频率的时钟信号,其最高频率的时钟信号为所述输入时钟频率的指定倍数。
其中,数据发送控制模块120根据选取的输入时钟、所述待传输数据的帧的长度及所述同步传输激励信号生成用于传输所述待传输数据的数据输出信号,并将所述数据输出信号传输给所述数据接收端200。数据发送控制模块120在传输速率控制信号rate_ctl和同步传输激励信号sclk_x作用下,根据sclk上升沿和下降沿的位置关系,按新型通用串行总线(NUSB)协议生成新型通用串行总线(NUSB)数据输出信号sdata_x。
由所述传输速率控制模块110控制的同步传输激励信号sclk_x,根据传输速率控制信号rate_ctl对所述输入时钟clk进行分频和选取,可得到不同频率的时钟信号clk_x。其中,clk_x的最高频率为所述数据发送端100的输入时钟clk频率的指定倍数,如1/4倍,以使在第1个所述输入时钟clk周期结束时,可使同步传输激励信号sclk_x高电平中间位置处,所述数据输出信号中的数据信号sdata为下降沿或上升沿,第2个clk周期结束时同步传输激励信号sclk_x高电平结束,第3个clk周期结束时,在同步传输激励信号sclk_x低电平中间位置处可传输所述数据输出信号中的数据信号sdata。在一个实例中,不同频率的时钟信号与所述输入时钟的关系可用以下公式表示,clk_x=2rate_ctl+2clk,其中,rate_ctl随用户要求而变化。本实施例中,所述传输速率控制模块110控制传输速率都是可设定的,因此能够满足不同场合的数据传输要求,具有较强的灵活性。
本实施例中,所述数据接收端200包括:信号接收模块210及数据解析模块220。
所述信号接收模块210,接收所述数据发送端100发送的所述数据输出信号。本实施例中,所述数据接收端200根据所述新型通用串行总线(NUSB)协议接收所述数据发送端100发送的所述数据输出信号sdata_x,得到数据输入信号sdata_r。所述数据输入信号sdata_r包括由所述数据输出信号sdata_x中携带的同步传输激励信号sclk_x而得到同步传输激励信号sclk_r。
所述数据解析模块220,用于根据所述数据输出信号同步解析出所述待传输数据。本实施例中,所述数据接收端200在所述同步传输激励信号sclk_r的作用下解析得到所述待传输数据。
在一种实施方式中,所述数据发送端100及数据接收端200中的各个模块分别被集成设计在数据发送端100及数据接收端200内的现场可编程门阵列(Field-ProgrammableGate Array,简称FPGA)芯片内。
根据上述实施例中的系统,通过在数据发送端传输数据信号之前,先生成同步传输激励信号,将所述同步传输激励信号一并发送给数据接收端,数据接收端的同步驱动时钟直接从数据发送端传输过来的同步传输激励信号中获取,数据接收端不再需要产生自己的同步接收信号,因而简化的同步信号再生获取电路,降低了设备成本。
其它实施例中,该数据发送端100还可包括:
数据帧长控制模块130,用于确定所述待传输数据的帧的长度。本实施例中,可根据帧长控制信号frame_ctl确定所述待传输数据的帧的长度。
所述数据帧长控制模块130确定所述待传输数据的数据帧长度,可以设置基本长度单位。如,以m位为基本长度单位,一帧的实际长度N受帧长度控制信号frame_ctl控制,N=m×2frame_ctl,例如,若取m=8,则N=8×2frame_ctl,frame_ctl可以由用户根据需求进行设置。
其中,所述数据发送控制模块120根据所述待传输数据的帧的长度及所述同步传输激励信号生成所述数据输出信号。数据发送控制模块120在帧长控制信号frame_ctl和同步传输激励信号sclk_x作用下,根据sclk上升沿和下降沿的位置关系,按新型通用串行总线(NUSB)协议生成新型通用串行总线(NUSB)数据输出信号sdata_x。所述数据输出信号的格式为满足通用串行总线协议规定的数据格式。本实施例中的数据发送端100能够先通过数据帧长控制模块130识别待传输数据的帧长,因此能够满足不同场合的数据传输要求,具有较强的灵活性。
所述数据发送端100还包括:数据缓存模块140,用于将所述数据帧长控制模块120确定后的待传输数据存储至缓存器中。
所述数据发送控制模块120还用于在所述同步传输激励信号作用下,将从所述缓存器中获取的待传输数据生成传输数据的数据输出信号,并将所述数据输出信号传输给所述数据接收端200,以使所述数据接收端200在所述同步传输激励信号条件下解析出所述待传输数据。
本实施例的一个实例中,每4个输入时钟clk周期识别1位普通待传输数据data_i,在每个输入时钟clk周期上升沿输出一位检查数据ck_re_out_data,用一个4位计数器ck_data_in_cnt4计数这4个检查周期。并在当ck_data_in_cnt4=3时判断输入,对于50%占空比的信号data_i,ck_re_out_data=“0001”、“0011”、“0110”、“1100”、“1001”,或100%占空比的信号data_i=“0001”、“0011”、“0111”、“1111”,判决输出信号data_i=re_out_data_result(0)=‘1’。然后将整个一帧数据向左移一位,当移满一帧数据后,将其复制给等待传输数据的所述缓存器wait_send_data准备发送。另用一个帧长度计数器frame_leng计数帧长度。根据上述的方式,有效地解决了普通异步传输数据与同步NUSB之间的速率接口问题。可接收并传输data_i的速率为4×clk周期整数倍的异步传输数据,而不需对原数据格式进行解析。同样,所述数据接收端200将接收到的数据输出信号对应的数据,先接收并缓存,然后按普通输出数据格式还原后输出。
所述数据接收端200还包括:传输标志建立模块230,用于建立数据接收起始标志信号,所述起始标志信号在高电平时,所述数据接收模块开始接收所述数据输出信号。
所述传输标志建立模块230还用于建立传输结束标志信号,所述传输结束标志信号为高电平时停止接收所述数据输出信号。在所述同步传输激励信号为高电平时段的中点时,所述传输结束标志信号可能为高电平,也就是说,在所述同步传输激励信号为高电平时段的中点是所述传输结束标志信号成为高电平的一个必要条件。
所述传输标志建立模块230还用于建立传输接收使能信号,所述传输接收使能信号为高电平时可接收数据。
其中,数据接收起始标志信号为高电平的条件是:在所述同步传输激励信号的高电平时段的中点。数据输入信号发生下沿跳变,此时设置数据接收起始标志信号为高电平。当传输结束标志信号为高电平,且同步传输激励信号为高电平时,数据接收起始标志信号为低电平,停止接收数据。
下面在一个实际流程中描述所述数据发送端100发送数据的流程图。如图3所示。
步骤S101,所述数据发送起始标志信号为高电平。
设置数据发送起始标志信号start_flag_x,当start_flag_x为高电平时可发送数据,为低电平时结束数据发送。
步骤S102,判断同步传输激励信号是否为高电平。
若是则执行步骤S103,若否则返回步骤S101。
据NUSB协议规范,先要判断同步传输激励信号sclk_x是否为高电平,其中,当其为高时,为可以发送数据的状态。
步骤S103,判断所述数据输出信号是否由高变为低。若是则执行步骤S104,若否则执行步骤S107。
本实施例中,数据输出信号sdata_x从高变为低和从低变为高确定允许数据发送的区间。
请再次参阅图2,图中的A点则可理解为所述数据输出信号由高变为低。
步骤S104,数据发送起始标志信号为高电平。
步骤S105,判断同步传输激励信号是否为低电平中点。
步骤S106,低位在前高位在后的方式发送数据。
步骤S107,判断所述数据输出信号是否由低变高。
请再次参阅图2,图中的B点则可理解为所述数据输出信号由低变高。
当数据输出信号sdata_x从高变为低时,数据发送起始标志信号为高电平,在一个实例中,可以由start_flag_x表示数据发送起始标志信号。start_flag_x=‘1’表示数据发送起始标志信号为高电平。
步骤S108,数据发送起始标志信号为低电平。
当数据输出信号sdata_x从低变为高时,且数据发送起始标志信号为低电平,也可以用start_flag_x=‘0’数据发送起始标志信号为低电平时,结束数据发送。
本实施例中,数据传输顺序:传输数据低位在前高位在后。
数据传输相对于同步时钟的位置关系:数据sdata的前沿和后沿变化必须在同步传输激励信号sclk_x为低的区间段进行。数据持续时间为一个同步时钟周期sclk_x。
图4为本发明实施例提供的基于新型通用串行总线的数据传输系统的数据接收端接收数据的流程图。下面给出详细说明:
S201,数据接收起始标志信号为高电平。
本实施例中,数据的接收,仅仅在在数据传输接收使能信号为高电平有效期间,在一个实例中,可用sdata_shift_enable_r表示所述数据传输接收使能信号,其中sdata_shift_enable_r=‘1’表示数据传输接收使能信号为高电平。进一步地,数据接收只能出现在数据接收起始标志信号start_flag_r为高电平和传输结束标志信号stop_flag_r为低电平的时间段,在此期间数据传输接收使能信号sdata_shift_enable_r=‘1’有效,其他时间数据传输接收使能信号为低电平,也就是sdata_shift_enable_r=‘0’。
S202,判断同步传输激励信号是否为高电平。
若同步传输激励信号为高电平状态,在执行步骤S203;若同步传输激励信号不为高电平状态,则返回步骤S201。
在一个实例中,可以用sclk_r表示数据接收端200的同步传输激励信号。因此,在具体运行环境中可以通过判断sclk_r是否等于一。若sclk_r=“1”则判定所述同步传输激励信号为高电平;若sclk_r=‘0’,则判定所述同步传输激励信号为低电平。
本实施例中,数据接收起始标志信号start_flag_r为高电平的条件是:在时钟线sclk_r的高电平时段的中点,数据输入信号sdata_r发生下沿跳变,此时设置数据传输起始标志信号start_flag_r=‘1’。当数据传输结束信号stop_flag_r为高电平有效,且sclk_r=‘1’时,start_flag_r=‘0’。此时完成一帧数据的传输,并为下一帧数据传输做好准备。
S203,判断所述数据输入信号是否从高变为低。
若是则执行步骤S204,若否则执行步骤S209。
S204,数据接收起始标志信号为高电平。
S205,判断传输结束标志信号是否为低电平。
若是则执行步骤S206,若否则执行步骤S208。
传输结束标志信号为高电平的条件是:在时钟线sclk_r的高电平的时段的中点,数据输入信号sdata_r发生从低变高跳变,此时设置数据传输结束标志信号stop_flag_r=‘1’。当数据传输起始信号start_flag_r由高电平返回低电平后,stop_flag_r=‘0’。
S206,传输接收使能信号为高电平。
在一个实例中,sdata_shift_enable_r=‘1’。
S207,低位在前高位在后的方式接收数据。
本实施例中,在数据传输接收使能信号sdata_shift_enable_r为高电平有效期间可以接收数据,数据的变化发生在同步传输激励信号sclk_r为低电平的时段中点,在同步传输激励信号sclk_r的上沿、下沿和高电平时段都可读取数据。
S208,传输接收使能信号为低电平。
在一个实例中,sdata_shift_enable_r=‘0’。
S209,判断所述输入信号是否由低变高。
在一个实例中,通过判断start_flag_r的值是否为0,即判断start_flag_r=‘0’?
S210,数据发送起始标志信号为低电平。
在一个实例中,start_flag_r=‘1’。
S211,传输结束标志信号为高电平。
S212,数据接收起始标志信号为低电平。
S213,传输结束标志信号为低电平。
S214,结束接收数据。
本实施例中,数据传输接收使能信号sdata_shift_enable_r为高电平时,在同步传输激励信号sclk_rsclk_r的上沿接收数据。
由于数据传输是低位在前,高在后,因此可用一个N+1位移位寄存器来接收串行N位数据,并将接收的串行数据从N+1位寄存器的高位向低位方向逐位移入。采用N+1位移位寄存器时,多出的1位是由于数据接收完成后sdata_r为低电平,此后sclk_r还会有一个上升沿出现,会多读入一位无用的‘0’数据,并移送到数据接收寄存器的最高位。因此取数据时,只取低N位的数据作为有效接收数据。
在其它实施例中,所述数据发送端100及数据接收端200传输数据的模式还受数据传输系统10的工作模式限制。所述数据发送端100和数据接收端200内均还包括模式设置模块。所述模式设置模块用于设置数据发送端100或数据接收端200的数据传输模式。在一种实施方式中,所述数据传输模式包括:仅接受数据模式、仅发送数据模块及可接收及可发送数据模式。
详细地,所述数据发送端100和数据接收端200内的模式设置模块由工作模式设置信号model_set控制。在一个实例中,当model_set=“0X”时,表示该终端为可接收可发送数据的模式,即为可双向收发数据,则当数据发送端100及数据接收端200中的工作模式设置信号model_set均为“0X”时,则所述数据传输系统10为四线传输模式。当model_set=“1X”时,所述数据传输系统10为二线传输模式。当model_set=“10”时,表示所述model_set=“10”对应的终端为单向发数据的状态,当model_set=“11”时,表示所述model_set=“11”对应的终端为单向收数据的状态。
请参阅图5,是本发明较佳实施例提供的应用于包括数据发送端100及数据接收端200的数据传输系统的基于新型通用串行总线的数据传输方法的流程图。下面将对图5所示的具体流程进行详细阐述。
步骤S301,所述数据发送端根据输入时钟生成同步传输激励信号。
步骤S302,所述数据发送端将所述待传输数据根据所述同步传输激励信号的作用下根据通用串行总线协议生成数据输出信号。
步骤S303,所述数据接收端按照所述通用串行总线协议接收所述数据输出信号。
步骤S304,根据所述数据输出信号同步解析出所述待传输数据。
在其它实施例中,基于新型通用串行总线的数据传输方法还包括:
所述数据接收端建立数据接收起始标志信号,所述起始标志信号在高电平时,开始接收所述数据输出信号,所述数据接收起始标志信号为高电平的条件是:在所述同步传输激励信号的高电平时段的中点;
所述数据接收端建立传输结束标志信号,所述传输结束标志信号为高电平时结束接收所述数据输出信号,所述传输结束标志信号为高电平时停止接收所述数据输出信号;
所述数据接收端建立传输接收使能信号,所述传输接收使能信号为高电平时可接收数据。
本实施例中,步骤S301之后,还包括:
所述数据发送端将待传输数据的每一位输入数据通过多个输入时钟进行识别;
所述数据发送端所述待传输数据根据帧长控制信号经由数据帧长控制模块确定帧的长度,暂存于缓存器中;
所述数据发送端将所述待传输数据根据所述同步传输激励信号的作用下根据通用串行总线协议生成数据输出信号的步骤还包括:
所述数据发送端将存储在缓存器中的待传输数据,根据选取的输入时钟、所述待传输数据的帧的长度及所述同步传输激励信号生成用于传输所述待传输数据的数据输出信号。
根据上述实施例中的方法,在所述数据发送端中形成所述同步传输激励信号,并将所述同步传输激励信号发送给所述数据接收端,数据接收端可以直接根据所述同步传输激励信号同步接收所述数据发送端发送的数据,不再需要数据接收端子机产生同步接收信号,银儿简化同步信号再生获取电路,降低了设备的成本。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种基于新型通用串行总线的数据传输系统,其特征在于,该系统包括:相互通信连接的数据发送端及数据接收端;
所述数据发送端包括:
传输速率控制模块,用于根据输入时钟生成同步传输激励信号;
数据发送控制模块,用于在所述同步传输激励信号作用下,根据待传输数据生成数据输出信号,并将所述数据输出信号传输给所述数据接收端;
所述数据接收端包括:
信号接收模块,接收所述数据发送端发送的所述数据输出信号;
数据解析模块,用于根据所述数据输出信号同步解析出所述待传输数据。
2.如权利要求1所述的基于新型通用串行总线的数据传输系统,其特征在于,该数据发送端还包括:
数据帧长控制模块,用于确定所述待传输数据的帧的长度;
其中,所述数据发送控制模块根据所述待传输数据的帧的长度及所述同步传输激励信号生成所述数据输出信号。
3.如权利要求2所述的基于新型通用串行总线的数据传输系统,其特征在于,所述数据发送端还包括:
数据缓存模块,用于将所述数据帧长控制模块确定后的待传输数据存储至缓存器中;
所述数据发送控制模块还用于在所述同步传输激励信号作用下,将从所述缓存器中获取的待传输数据生成传输数据的数据输出信号,并将所述数据输出信号传输给所述数据接收端,以使所述数据接收端在所述同步传输激励信号条件下解析出所述待传输数据。
4.如权利要求1所述的基于新型通用串行总线的数据传输系统,其特征在于,该数据发送端还包括:
传输速率控制模块还用于控制所述同步传输激励信号根据传输速率控制信号对所述输入时钟进行分频和选取,得到不同频率的时钟信号,其最高频率的时钟信号为所述输入时钟频率的指定倍数;
其中,数据发送控制模块根据选取的输入时钟、所述待传输数据的帧的长度及所述同步传输激励信号生成用于传输所述待传输数据的数据输出信号,并将所述数据输出信号传输给所述数据接收端。
5.如权利要求1所述的基于新型通用串行总线的数据传输系统,其特征在于,所述数据输出信号的格式为满足通用串行总线协议规定的数据格式。
6.如权利要求1所述的基于新型通用串行总线的数据传输系统,其特征在于,所述数据接收端还包括:
传输标志建立模块,用于建立数据接收起始标志信号,所述起始标志信号在高电平时,所述数据接收模块开始接收所述数据输出信号;
所述传输标志建立模块还用于建立传输结束标志信号,所述传输结束标志信号为高电平时停止接收所述数据输出信号;
所述传输标志建立模块还用于建立传输接收使能信号,所述传输接收使能信号为高电平时可接收数据。
7.如权利要求6所述的基于新型通用串行总线的数据传输系统,其特征在于,数据接收起始标志信号为高电平的条件是:在所述同步传输激励信号的高电平时段的中点;
传输结束标志信号为高电平的条件是:在所述同步传输激励信号为高电平时段的中点。
8.一种基于新型通用串行总线的数据传输方法,应用于数据传输系统,该传输系统包括相互通信连接的数据发送端及数据接收端,其特征在于,所述基于新型通用串行总线的数据传输方法包括:
所述数据发送端根据输入时钟生成同步传输激励信号;
所述数据发送端将待传输数据根据所述同步传输激励信号的作用下根据通用串行总线协议生成数据输出信号;
所述数据接收端按照所述通用串行总线协议接收所述数据输出信号,根据所述数据输出信号同步解析出所述待传输数据。
9.如权利要求8所述的基于新型通用串行总线的数据传输方法,其特征在于,该方法还包括:
所述数据接收端建立数据接收起始标志信号,所述起始标志信号在高电平时,开始接收所述数据输出信号,所述数据接收起始标志信号为高电平的条件是:在所述同步传输激励信号的高电平时段的中点;
所述数据接收端建立传输结束标志信号,所述传输结束标志信号为高电平时结束接收所述数据输出信号,所述传输结束标志信号为高电平时停止接收所述数据输出信号;
所述数据接收端建立传输接收使能信号,所述传输接收使能信号为高电平时可接收数据。
10.如权利要求8所述的基于新型通用串行总线的数据传输方法,其特征在于,所述数据发送端根据输入时钟生成同步传输激励信号之后,该方法还包括:
所述数据发送端将待传输数据的每一位输入数据通过多个输入时钟进行识别;
所述数据发送端所述待传输数据根据帧长控制信号经由数据帧长控制模块确定帧的长度,暂存于缓存器中;
所述数据发送端将所述待传输数据根据所述同步传输激励信号的作用下根据通用串行总线协议生成数据输出信号的步骤还包括:
所述数据发送端将存储在缓存器中的待传输数据,根据选取的输入时钟、所述待传输数据的帧的长度及所述同步传输激励信号生成用于传输所述待传输数据的数据输出信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710285562.9A CN107122325B (zh) | 2017-04-27 | 2017-04-27 | 基于通用串行总线的数据传输系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710285562.9A CN107122325B (zh) | 2017-04-27 | 2017-04-27 | 基于通用串行总线的数据传输系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107122325A true CN107122325A (zh) | 2017-09-01 |
CN107122325B CN107122325B (zh) | 2020-01-03 |
Family
ID=59725911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710285562.9A Expired - Fee Related CN107122325B (zh) | 2017-04-27 | 2017-04-27 | 基于通用串行总线的数据传输系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107122325B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114356136A (zh) * | 2021-12-27 | 2022-04-15 | 北京奕斯伟计算技术有限公司 | 感应信号的芯片间同步检测方法、驱动装置及触控装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1463114A (zh) * | 2002-05-31 | 2003-12-24 | 华为技术有限公司 | 基于数字信号处理器同步串行接口的数据发送和接收方法 |
US20040128578A1 (en) * | 2002-12-27 | 2004-07-01 | Texas Instruments Incorporated | Maintaining synchronization of multiple data channels with a common clock signal |
CN1735005A (zh) * | 2004-08-02 | 2006-02-15 | 富士通株式会社 | 使用基准信号进行同步数据传输的装置和方法 |
CN101191413A (zh) * | 2006-11-22 | 2008-06-04 | 中国海洋石油总公司 | 井下数字电视数据的高速传输方法及其传输系统 |
CN101765244A (zh) * | 2008-12-24 | 2010-06-30 | 中兴通讯股份有限公司 | 实现分体模块之间隔直低频时钟信号传输的方法与系统 |
CN103701913A (zh) * | 2013-12-30 | 2014-04-02 | 优视科技有限公司 | 数据同步方法及装置 |
CN104360970A (zh) * | 2014-10-11 | 2015-02-18 | 中国船舶重工集团公司第七二四研究所 | 一种串行总线协议自动适配传输技术 |
CN104951422A (zh) * | 2014-03-27 | 2015-09-30 | 罗森伯格(上海)通信技术有限公司 | 基于fpga的uart字节同步的实现方法及实现装置 |
-
2017
- 2017-04-27 CN CN201710285562.9A patent/CN107122325B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1463114A (zh) * | 2002-05-31 | 2003-12-24 | 华为技术有限公司 | 基于数字信号处理器同步串行接口的数据发送和接收方法 |
US20040128578A1 (en) * | 2002-12-27 | 2004-07-01 | Texas Instruments Incorporated | Maintaining synchronization of multiple data channels with a common clock signal |
CN1735005A (zh) * | 2004-08-02 | 2006-02-15 | 富士通株式会社 | 使用基准信号进行同步数据传输的装置和方法 |
CN101191413A (zh) * | 2006-11-22 | 2008-06-04 | 中国海洋石油总公司 | 井下数字电视数据的高速传输方法及其传输系统 |
CN101765244A (zh) * | 2008-12-24 | 2010-06-30 | 中兴通讯股份有限公司 | 实现分体模块之间隔直低频时钟信号传输的方法与系统 |
CN103701913A (zh) * | 2013-12-30 | 2014-04-02 | 优视科技有限公司 | 数据同步方法及装置 |
CN104951422A (zh) * | 2014-03-27 | 2015-09-30 | 罗森伯格(上海)通信技术有限公司 | 基于fpga的uart字节同步的实现方法及实现装置 |
CN104360970A (zh) * | 2014-10-11 | 2015-02-18 | 中国船舶重工集团公司第七二四研究所 | 一种串行总线协议自动适配传输技术 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114356136A (zh) * | 2021-12-27 | 2022-04-15 | 北京奕斯伟计算技术有限公司 | 感应信号的芯片间同步检测方法、驱动装置及触控装置 |
CN114356136B (zh) * | 2021-12-27 | 2024-01-26 | 北京奕斯伟计算技术股份有限公司 | 感应信号的芯片间同步检测方法、驱动装置及触控装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107122325B (zh) | 2020-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104954096B (zh) | 一种一主多从的高速同步串行通信数据传输方法 | |
CN104809094B (zh) | Spi控制器及其通信方法 | |
CN106796563A (zh) | 用于芯片到芯片通信的系统和方法 | |
CN102819282B (zh) | 一种时钟恢复电路装置及相应的方法 | |
CN107534548B (zh) | 用于基于脉冲的多线链路的时钟和数据恢复 | |
CN103164314B (zh) | 基于异步物理层接口的PCIe接口芯片硬件验证方法 | |
CN107122325A (zh) | 基于新型通用串行总线的数据传输系统及方法 | |
CN103279442A (zh) | 一种高速互联总线的报文过滤系统及方法 | |
CN104144137B (zh) | 一种高速lvds串行同步通讯控制器 | |
CN104750648B (zh) | 基于双线总线的单向通讯控制装置及方法 | |
CN103888211A (zh) | 一种交叉芯片间进行数据传输的方法及装置 | |
CN110008157A (zh) | 一种串行解串器的硬件架构 | |
CN104391817A (zh) | 与外围设备同步的电子系统 | |
EP2835712A1 (en) | Wireless extension card and method for data storage | |
Chhatrawala et al. | FPGA based data acquisition with Modbus protocol | |
CN103001901B (zh) | 一种基于mdpcm的集成电路高速数字接口模块 | |
CN101398802A (zh) | 一种I2C Slave接口的通信方法及装置 | |
CN100581096C (zh) | 产生数据稳定有效指示信号的方法及装置 | |
CN209015137U (zh) | 桥接通信电路 | |
CN104637540A (zh) | 接收电路、接收电路的实现方法及ic卡 | |
CN203376748U (zh) | 单总线接收逻辑结构 | |
CN206470748U (zh) | 数据传输装置及喷墨打印系统 | |
CN110471881A (zh) | 一种实现多个从设备与spi主设备快速通讯方法 | |
CN112311862A (zh) | 一种多功能互联通讯协议系统及其数据状态维护流程 | |
CN106230536B (zh) | 一种用于电力电子分布式控制的实时通信与同步发送系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200103 |