CN107122206B - 测试治具及测试系统 - Google Patents
测试治具及测试系统 Download PDFInfo
- Publication number
- CN107122206B CN107122206B CN201710236411.4A CN201710236411A CN107122206B CN 107122206 B CN107122206 B CN 107122206B CN 201710236411 A CN201710236411 A CN 201710236411A CN 107122206 B CN107122206 B CN 107122206B
- Authority
- CN
- China
- Prior art keywords
- updated
- test fixture
- serial
- test
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 153
- 239000000872 buffer Substances 0.000 claims description 38
- 230000003139 buffering effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000007175 bidirectional communication Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006854 communication Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种测试治具，包括：接口模块，经由串行数据总线与相邻的测试治具连接；串行存储器，用于存储待更新的编码数据；现场可编程门阵列模块，与所述接口模块和串行存储器连接，用于根据控制信号从所述串行存储器获取待更新的编码数据，并经由接口模块发送至相邻的测试治具。本发明实施例还提供一种测试系统，将多个测试治具通过串行数据总线连接，从已更新测试治具中获取待更新编码数据，并将所述待更新编码数据经由串行数据总线传输给相邻的待更新测试治具进行更新，可以便捷的完成多个测试治具的更新，提高效率。
Description
技术领域
本发明属于测试治具领域，更具体地，涉及一种测试治具及测试系统。
背景技术
电子产品的测试治具绝大多数都会使用可编程器件，其中，可编程器件大部分为FPGA(Field Programmable Gate Array)，即现场可编程门阵列。由于测试的产品不同，测试治具的FPGA程序会进行频繁的程序烧录。
图1示出了现有技术中测试治具的结构图。如图1所示，该测试治具10’包括串口模块11’、FPGA模块12’以及串行存储器13’，该测试治具10’通过串口模块11’从计算机20’获取编码数据，FPGA模块12’将该编码数据写入存储该编码数据的串行存储器13’中，即EPCS(Erasable programmable configurable serial)存储器。
目前，当测试治具10’中的编码数据需要更新时，则需通过串口模块11’(包括USB接口)从计算机20’重新获取配置数据，以实现对配置数据的更新。若多个测试治具的FPGA程序需要更新时，则每一个测试治具均需要人为进行逐一更新操作，并且一次只能更新一个测试治具。而且更新的过程中必须在有电脑的情况下完成。如果测试治具数目较多的话，还需将测试治具拿到电脑所在的位置，并且逐一手动将已更新测试治具与电脑断开，然后与未更新的测试治具连接进行更新，耗时耗力。
发明内容
本发明的目的在于提供一种测试治具及系统。
根据本发明的一方面，提供一种测试治具，包括：接口模块，经由串行数据总线与相邻的测试治具连接；串行存储器，用于存储待更新的编码数据；现场可编程门阵列模块，与所述接口模块和串行存储器连接，用于根据控制信号从所述串行存储器获取待更新的编码数据，并经由接口模块发送至相邻的测试治具。
优选地，所述接口模块为通用异步收发接口。
优选地，所述测试治具还包括：使能模块，用于向所述现场可编程门阵列模块提供控制信号。
优选地，所述现场可编程门阵列模块包括：控制单元，与所述串行存储器连接，用于对所述串行存储器进行读取操作或写入操作；数据缓存器，与所述控制单元连接，用于缓存从所述串行存储器中获取的待更新的编码数据。
优选地，所述数据缓存器还用于缓存从相邻的测试治具获取的待更新的编码数据。
优选地，所述现场可编程门阵列模块还用于将从相邻的测试治具获取的待更新的编码数据写入所述串行存储器进行更新。
优选地，所述测试治具还包括：指示模块，用于在所述待更新的编码数据写入所述串行存储器后提供指示信号。
优选地，所述串行存储器为EPCS存储器。
优选地，所述数据缓存器为FIFO存储器。
根据本发明的另一方面，提供一种测试系统，包括多个上述所述的测试治具，其中，多个测试治具之间通过串行数据总线连接，从已更新测试治具中获取待更新编码数据，并将所述待更新编码数据经由串行数据总线传输给相邻的待更新测试治具进行更新。
本发明实施例提供的测试治具及测试系统，将多个测试治具通过串行数据总线连接，已更新测试治具中控制单元从串行存储器中获取待更新编码数据，并经由数据缓存器、接口模块传输至相邻的待更新测试治具，待更新测试治具通过接口模块将该待更新编码数据缓存至数据缓存器中，再经由控制单元写入串行存储器中，使待更新测试治具完成更新，可以便捷的完成多个测试治具的更新，提高效率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了现有技术中测试治具的结构图；
图2示出了根据本发明实施例提供的测试治具的结构图；
图3示出了根据本发明实施例提供的程序烧录系统的结构图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
本发明可以各种形式呈现，以下将描述其中一些示例。
图2示出了根据本发明实施例提供的测试治具的结构图。如图2所示，所述测试治具10，包括接口模块11、现场可编程门阵列模块12以及串行存储器13。
其中，接口模块11经由串行数据总线与相邻的测试治具连接。
在本实施例中，所述接口模块为通用异步收发(Universal AsynchronousReceiver/Transmitter，UART)接口。UART是一种通用串行数据总线，用于异步通信。串行数据总线双向通信，可以实现全双工传输和接收。
串行存储器13用于存储待更新的编码数据。
在本实施例中，所述串行存储器13为EPCS(Erasable programmableconfigurable serial)存储器。
现场可编程门阵列(Field－Programmable Gate Array，FPGA)模块12与所述接口模块11和串行存储器13连接，用于根据控制信号从所述串行存储器13获取待更新的编码数据，并经由接口模块11发送至相邻的测试治具。
在本实施例中，现场可编程门阵列模块包括控制单元121和数据缓存器122。其中，控制单元121与所述串行存储器13连接，用于对所述串行存储器13进行读取操作或写入操作；数据缓存器122与所述控制单元连接，用于缓存从所述串行存储器13中获取的待更新的编码数据；还用于缓存从相邻的测试治具获取的待更新的编码数据。
在本实施例中，所述数据缓存器122为FIFO(First In First Out，先进先出)存储器。
在一个优选地实施例中，所述测试治具10还包括使能模块14，用于向所述现场可编程门阵列模块12提供控制信号。
在本实施例中，所述使能模块14向所述现场可编程门阵列模块12中的控制单元121发送控制信号，所述控制单元121根据该控制信号从所述串行存储器13中获取待更新的编码数据。
在一个优选地实施例中，所述现场可编程门阵列模块12还用于将从相邻的测试治具获取的待更新的编码数据写入所述串行存储器13进行更新。
在一个优选地实施例中，所述测试治具10还包括指示模块15，用于在所述待更新的编码数据写入所述串行存储器13后提供指示信号。
在本实施例中，该指示模块15可以为指示灯，当指示灯亮起时，表征已完成编码数据的更新。
具体地，已更新测试治具的串行存储器13内存储有待更新的编码数据，当已更新测试治具的使能模块14向控制单元121发送控制信号时，控制单元121从串行存储器13中获取该待更新的编码数据，并缓存到数据缓存器122中，然后通过接口模块11将该待更新的编码数据传输给待更新测试治具。待更新测试治具中的接口模块接收该待更新的编码数据并缓存至待更新测试治具的数据缓存器中，进而待更新测试治具的控制单元将该待更新的编码数据写入待更新测试治具的串行存储器中，完成更新，此时，待更新测试治具的指示模块给出指示信号表明已完成更新。
本发明实施例提供的测试治具，可以通过串行数据总线与相邻的测试治具连接，已更新测试治具的控制单元从串行存储器中获取待更新编码数据，并经由数据缓存器、接口模块传输至相邻的待更新测试治具，待更新测试治具通过接口模块将该待更新编码数据缓存至数据缓存器中，再经由控制单元写入串行存储器中，使待更新测试治具完成更新，可以便捷的完成多个测试治具的更新，提高效率。
图3示出了根据本发明实施例提供的测试系统的结构图。如图3所示，所述测试系统包括多个测试治具，本实施例以4个测试治具为例进行描述，但不局限于此。
所述测试系统包括第一测试治具10、第二测试治具20、第三测试治具30和第四测试治具40，其中，第一测试治具10、第二测试治具20、第三测试治具30和第四测试治具40之间通过串行数据总线连接，从已更新测试治具中获取待更新编码数据，并将所述待更新编码数据经由串行数据总线传输给相邻的待更新测试治具进行更新。
其中，第一测试治具10，包括接口模块11、现场可编程门阵列模块12以及串行存储器13。
其中，接口模块11经由串行数据总线与相邻的测试治具连接。
在本实施例中，所述接口模块为通用异步收发(Universal AsynchronousReceiver/Transmitter，UART)接口。UART是一种通用串行数据总线，用于异步通信。串行数据总线双向通信，可以实现全双工传输和接收。
串行存储器13用于存储待更新的编码数据。
在本实施例中，所述串行存储器13为EPCS(Erasable programmableconfigurable serial)存储器。
现场可编程门阵列(Field－Programmable Gate Array，FPGA)模块12与所述接口模块11和串行存储器13连接，用于根据控制信号从所述串行存储器13获取待更新的编码数据，并经由接口模块11发送至相邻的测试治具。
在本实施例中，现场可编程门阵列模块包括控制单元121和数据缓存器122。其中，控制单元121与所述串行存储器13连接，用于对所述串行存储器13进行读取操作或写入操作；数据缓存器122与所述控制单元连接，用于缓存从所述串行存储器13中获取的待更新的编码数据；还用于缓存从相邻的测试治具获取的待更新的编码数据。
在本实施例中，所述数据缓存器122为FIFO(First In First Out，先进先出)存储器。
在一个优选地实施例中，所述测试治具10还包括使能模块14，用于向所述现场可编程门阵列模块12提供控制信号。
在本实施例中，所述使能模块14向所述现场可编程门阵列模块12中的控制单元121发送控制信号，所述控制单元121根据该控制信号从所述串行存储器13中获取待更新的编码数据。
在一个优选地实施例中，所述现场可编程门阵列模块12还用于将从相邻的测试治具获取的待更新的编码数据写入所述串行存储器13进行更新。
在一个优选地实施例中，所述测试治具10还包括指示模块15，用于在所述待更新的编码数据写入所述串行存储器13后提供指示信号。
在本实施例中，该指示模块15可以为指示灯，当指示灯亮起时，表征已完成编码数据的更新。
第二测试治具20、第三测试治具30以及第四测试治具40与第一测试治具10的结构一样，在此不再赘述。
如图3所述，第一测试治具10为已更新测试治具。第一测试治具10的串行存储器13内存储有待更新的编码数据，当第一测试治具10的使能模块14向控制单元121发送控制信号时，控制单元121从串行存储器13中获取该待更新的编码数据，并缓存到数据缓存器122中，然后通过接口模块11将该待更新的编码数据传输给第二测试治具20。第二测试治具的接口模块21接收该待更新的编码数据并缓存至第二测试治具20的数据缓存器222中，进而第二测试治具20的控制单元221将该待更新的编码数据写入第二测试治具20的串行存储器23中，完成更新。此时，第二测试治具20的指示模块25给出指示信号表明已完成更新。
此时，第二测试治具20为已更新测试治具，当第二测试治具20的使能模块24向控制单元221发送控制信号时，控制单元221从串行存储器23中获取该待更新的编码数据，并缓存到数据缓存器222中，然后通过接口模块21将该待更新的编码数据传输给第三测试治具30。第三测试治具的接口模块31接收该待更新的编码数据并缓存至第三测试治具30的数据缓存器322中，进而第三测试治具30的控制单元321将该待更新的编码数据写入第三测试治具30的串行存储器33中，完成更新。此时，第三测试治具30的指示模块35给出指示信号表明已完成更新。
此时，第三测试治具30为已更新测试治具，当第三测试治具30的使能模块34向控制单元321发送控制信号时，控制单元321从串行存储器33中获取该待更新的编码数据，并缓存到数据缓存器322中，然后通过接口模块31将该待更新的编码数据传输给第四测试治具40。第四测试治具的接口模块41接收该待更新的编码数据并缓存至第四测试治具40的数据缓存器422中，进而第四测试治具40的控制单元421将该待更新的编码数据写入第四测试治具40的串行存储器43中，完成更新。此时，第四测试治具40的指示模块45给出指示信号表明已完成更新。
本发明实施例提供的测试系统，将多个测试治具通过串行数据总线连接，已更新测试治具中控制单元从串行存储器中获取待更新编码数据，并经由数据缓存器、接口模块传输至相邻的待更新测试治具，待更新测试治具通过接口模块将该待更新编码数据缓存至数据缓存器中，再经由控制单元写入串行存储器中，使待更新测试治具完成更新，可以便捷的完成多个测试治具的更新，提高效率。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。
Claims (9)
1.一种测试治具，其特征在于，包括：
接口模块，经由串行数据总线与相邻的测试治具连接；
串行存储器，用于存储待更新的编码数据；
现场可编程门阵列模块，与所述接口模块和串行存储器连接，用于根据控制信号从所述串行存储器获取待更新的编码数据，并经由所述接口模块发送至相邻的测试治具；
其中，所述现场可编程门阵列模块包括：
控制单元，与所述串行存储器连接，用于对所述串行存储器进行读取操作或写入操作；
数据缓存器，与所述控制单元连接，用于缓存从所述串行存储器中获取的待更新的编码数据。
2.根据权利要求1所述的测试治具，其特征在于，所述接口模块为通用异步收发接口。
3.根据权利要求1所述的测试治具，其特征在于，还包括：
使能模块，用于向所述现场可编程门阵列模块提供所述控制信号。
4.根据权利要求1所述的测试治具，其特征在于，所述数据缓存器还用于缓存从相邻的测试治具获取的待更新的编码数据。
5.根据权利要求4所述的测试治具，其特征在于，所述现场可编程门阵列模块还用于将从相邻的测试治具获取的待更新的编码数据写入所述串行存储器进行更新。
6.根据权利要求1所述的测试治具，其特征在于，还包括：
指示模块，用于在所述待更新的编码数据写入所述串行存储器后提供指示信号。
7.根据权利要求1所述的测试治具，其特征在于，所述串行存储器为EPCS存储器。
8.根据权利要求4所述的测试治具，其特征在于，所述数据缓存器为FIFO存储器。
9.一种测试系统，其特征在于，包括多个如权利要求1-8任一项所述的测试治具，
其中，多个测试治具之间通过串行数据总线连接，
从已更新测试治具中获取待更新编码数据，并将所述待更新编码数据经由串行数据总线传输给相邻的待更新测试治具进行更新。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710236411.4A CN107122206B (zh) | 2017-04-12 | 2017-04-12 | 测试治具及测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710236411.4A CN107122206B (zh) | 2017-04-12 | 2017-04-12 | 测试治具及测试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107122206A CN107122206A (zh) | 2017-09-01 |
| CN107122206B true CN107122206B (zh) | 2020-09-29 |
Family
ID=59725556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710236411.4A Active CN107122206B (zh) | 2017-04-12 | 2017-04-12 | 测试治具及测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107122206B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101409778A (zh) * | 2008-11-07 | 2009-04-15 | 深圳创维数字技术股份有限公司 | 机顶盒软件升级方法与装置 |
| CN103135026A (zh) * | 2011-12-01 | 2013-06-05 | 联咏科技股份有限公司 | 测试装置与其测试方法 |
| CN102789073B (zh) * | 2012-03-08 | 2015-07-29 | 无锡博一光电科技有限公司 | Mipi接口液晶屏测试方法 |
| CN104199707A (zh) * | 2014-09-12 | 2014-12-10 | 武汉精测电子技术股份有限公司 | 对fpga进行升级的系统和方法 |
| CN104901830A (zh) * | 2015-05-12 | 2015-09-09 | 武汉烽火网络有限责任公司 | 一种交换机设备中fpga在线升级方法、装置和系统 |
| WO2017028809A1 (en) * | 2015-08-19 | 2017-02-23 | Fmr Llc | Intelligent mobile device test fixture |
-
2017
- 2017-04-12 CN CN201710236411.4A patent/CN107122206B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107122206A (zh) | 2017-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2582497A (en) | Address/command chip synchronized autonomous data chip address sequencer for a distributed buffer memory system | |
| CN100464193C (zh) | 芯片测试系统和芯片测试方法 | |
| CN107451025B (zh) | 控制存储芯片的测试方法及系统 | |
| US9311758B2 (en) | Vehicle control device and method | |
| CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
| CN110941578B (zh) | 一种具有dma功能的lio的设计方法及装置 | |
| RU2008137971A (ru) | Скоординированные операции записи по адресному каналу шины | |
| CN111090603A (zh) | 一种lvds转usb3.0适配器 | |
| CN103856364A (zh) | 总线信号监测装置及方法 | |
| CN107122206B (zh) | 测试治具及测试系统 | |
| KR20110040827A (ko) | Ｐｃｉ 익스프레스 태그 필드에 의한 정보 전달 방법 | |
| CN104574917B (zh) | 一种冲击地压微震实时监测系统 | |
| CN113946480A (zh) | 一种i2c总线的检测装置和方法 | |
| CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| CN103577356A (zh) | 实现iic接口地址扩展的设备及方法 | |
| CN103092725B (zh) | 一种实现存储器中数据备份的方法及装置 | |
| CN110907986A (zh) | 一种采集地震数据的方法及装置 | |
| CN101998135A (zh) | 移动电视信号采集及播放系统、控制方法 | |
| US20130151902A1 (en) | Debug system and method | |
| CN101488119B (zh) | 地址译码方法、装置及单板 | |
| CN103164307A (zh) | 调试系统及方法 | |
| CN115658415A (zh) | 一种芯片调试装置和方法 | |
| CN216057174U (zh) | 一种双目立体相机及其分体相机 | |
| JP5080580B2 (ja) | システム、中継装置、および試験装置 | |
| KR20110005271A (ko) | 시험 장치, 정보 처리 시스템 및 데이터 전송 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant after: InfoVision Optoelectronics(Kunshan)Co.,Ltd. Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant before: INFOVISION OPTOELECTRONICS (KUNSHAN) Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |