CN104901830A - 一种交换机设备中fpga在线升级方法、装置和系统 - Google Patents

一种交换机设备中fpga在线升级方法、装置和系统 Download PDF

Info

Publication number
CN104901830A
CN104901830A CN201510238841.0A CN201510238841A CN104901830A CN 104901830 A CN104901830 A CN 104901830A CN 201510238841 A CN201510238841 A CN 201510238841A CN 104901830 A CN104901830 A CN 104901830A
Authority
CN
China
Prior art keywords
fpga
interface
file
test data
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510238841.0A
Other languages
English (en)
Inventor
李文
丁颖
田柏林
彭洪波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan FiberHome Networks Co Ltd
Original Assignee
Wuhan FiberHome Networks Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan FiberHome Networks Co Ltd filed Critical Wuhan FiberHome Networks Co Ltd
Priority to CN201510238841.0A priority Critical patent/CN104901830A/zh
Publication of CN104901830A publication Critical patent/CN104901830A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H04L41/0813—Configuration setting characterised by the conditions triggering a change of settings
    • H04L41/082—Configuration setting characterised by the conditions triggering a change of settings the condition being updates or upgrades of network functionality
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction

Abstract

本发明涉及交换机技术领域，提供了一种交换机设备中FPGA在线升级系统，包括交换机和FPGA编译平台，其中，交换机包括CPU处理器、一片或者多片FPGA、存储器、网络接口，具体的：所述FPGA编译平台将升级内容转换为能够在FPGA中可编译文件；并通过互联网将携带所述可编译文件的升级包发送到所述交换机的网络接口；所述交换机的CPU处理器从所述网络接口中获取升级包，并存储于所述存储器中；所述CPU处理器解析所述升级包，并根据解析结果定位需要进行升级的FPGA；所述CPU处理器通过与各FPGA构成的菊花链，将所述可编译文件通过测试数据输入接口TDI下发到相应FPGA完成升级。本发明提供的在线升级系统相比较现有技术需要打开交换机盒才能完成的升级方式更为方便和高效。

Description

一种交换机设备中FPGA在线升级方法、装置和系统
【技术领域】
本发明涉及交换机技术领域，特别是涉及一种交换机设备中FPGA在线升级系统、一种具有FPGA在线升级功能的交换机和一种交换机设备中FPGA在线升级方法。
【背景技术】
随着信息化、电子政务及智慧城市的推进，电信、金融、政府和教育等大型行业信息化工程的开展，宽带城域网建设力度逐步加大，促进电信级以太网交换机市场快速增长，同时客户对交换机设备的功能、性能方面的要求也越来越高。为了满足市场和客户对电信级以太网交换机设备可靠性方面的要求，在实现方案中使用到一片或多片的FPGA芯片，进行算法调度、信号控制处理等功能。目前以往工程应用中，因客户新增功能需求或网络稳定性因素，需对FPGA程序进行版本升级，整个升级过程需将设备开盖，影响已经布置好的网络拓扑，且升级过程耗时较长。对于设备中运用到的FPGA(或含有JTAG接口的其它)芯片，特别是多片FPGA(CPLD)芯片没有很好的支持在线升级的方案。
【发明内容】
本发明要解决的技术问题是克服现有技术中升级交换机中FPGA芯片复杂的问题，提供可以在线升级FPGA(CPLD)的交换机设备，由于所述FPGA和CPLD在升级方法中近似，因此，本发明各实施例中为了描述简洁，都只采用FPGA来做升级对象。
本发明进一步要解决的技术问题是提供一种交换机设备中FPGA在线升级系统、对应的交换机以及相应的方法。具体的：
一方面，本发明实施例提供了一种交换机设备中FPGA在线升级系统，包括交换机和FPGA编译平台，其中，交换机包括CPU处理器、一片或者多片FPGA、存储器、网络接口，具体的：
所述FPGA编译平台将升级内容转换为能够在FPGA中可编译文件；并通过互联网将携带所述可编译文件的升级包发送到所述交换机的网络接口；所述交换机的CPU处理器从所述网络接口中获取升级包，并存储于所述存储器中；所述CPU处理器解析所述升级包，并根据解析结果定位需要进行升级的FPGA；所述CPU处理器通过与各FPGA构成的菊花链，将所述可编译文件通过测试数据输入接口TDI下发到相应FPGA完成升级。
优选的，所述CPU处理和所述一片或者多片FPGA构成菊花链，具体包括：所述CPU处理器分配4个通用输入/输出口GPIO分别作为测试输入时钟接口TCK0、测试模式选择接口TMS0、测试数据输入接口TDI0、测试数据输出接口TDO0，其中，所述测试输入时钟接口TCK0、测试模式选择接口TMS0以并联方式连接所述一片或者多片FPGA中的测试输入时钟接口和测试模式选择接口；以串联方式连接CPU处理器和各FPGA芯片的测试数据输入接口、测试数据输出接口，所述串联方式具体为串联链上前一节点的测试数据输入接口对接串联链上后一节点测试数据输出接口；所述测试数据输出接口TDI0与所述串联链最后一节点的测试数据输出接口相连。
优选的，所述FPGA编译平台将升级内容转换为能够在FPGA中可编译文件，具体包括：FPGA逻辑平台通过编译综合生成JIC文件；所述FPGA编译平台，通过JTAG扫描接口扫描出设备上面所有待升级的FPGA芯片，生成链描述文件CDF；所述FPGA编译平台将所述JIC文件和CDF文件转换为JBC文件，以便所述交换机根据所述JBC文件升级相应的FPGA。
优选的，所述FPGA编译平台将所述JIC文件和CDF文件转换为JBC文件，具体包括：
所述FPGA编译平台打开所述CDF文件，并加载JIC文件，并转换成JBC文件；以便所述CPU处理器在接收到携带所述JBC文件的升级包时，能够解析出所述JBC文件的CDF文件，通过解析所述菊花链转发给匹配的FPGA芯片，由所述FPGA芯片解析所述JBC文件中的JIC文件内容来完成所述FPGA的升级。
另一方面，本发明实施例还提供了一种具有FPGA在线升级功能的交换机，所述交换机包括CPU处理器、一片或者多片FPGA，具体的：
所述CPU处理器分配4个通用输入/输出口GPIO分别作为测试输入时钟接口TCK0、测试模式选择接口TMS0、测试数据输入接口TDI0、测试数据输出接口TDO0，其中，所述测试输入时钟接口TCK0、测试模式选择接口TMS0以并联方式连接所述一片或者多片FPGA中的测试输入时钟接口和测试模式选择接口；以串联方式连接CPU处理器和各FPGA芯片的测试数据输入接口、测试数据输出接口，所述串联方式具体为串联链上前一节点的测试数据输入接口对接串联链上后一节点测试数据输出接口；所述测试数据输出接口TDO0与所述串联链最后一节点的测试数据输出接口相连。
优选的，还包括存储器、网络接口，所述存储器和网络接口分别和所述CPU处理器相连，具体的：
所述网络接口用于接收FPGA编译平台发送过来的升级包；所述存储器用于存储各FPGA的加载程序，还用于存储所述网络接口接收到的升级包。
优选的，所述交换机还包括：一片或者多片FPGA或CPLD。
除此之外，本发明实施例还提供了一种交换机设备中FPGA在线升级方法，所述交换机设备具有权利要求5所述的结构，具体的：
CPU处理器通过解析提取接收到的升级包JBC文件中携带的CDF文件内容；所述CPU处理器通过所述测试模式选择接口TMS0向各FPJG发送进入JTAG模式；所述CPU处理器通过测试输入时钟接口TCK0输入编程时钟信号，并通过TDO0口向JTAG菊花链中下一节点的FPGA发送用于升级的JBC文件；JTAG菊花链中各FPGA校验所述JBC文件，若所述JBC文件的目标地址并非自己，则透传将所述编译代码透传给所述JTAG菊花链中下一个FPGA节点，直到所述编译代码到达目标JTAG节点，并完成软件升级。
优选的，所述JTAG菊花链具体包括：所述CPU处理器分配4个通用输入/输出口GPIO分别作为测试输入时钟接口TCK0、测试模式选择接口TMS0、测试数据输入接口TDI0、测试数据输出接口TDO0，其中，所述测试输入时钟接口TCK0、测试模式选择接口TMS0以并联方式连接所述一片或者多片FPGA中的测试输入时钟接口和测试模式选择接口；以串联方式连接CPU处理器和各FPGA芯片的测试数据输入接口、测试数据输出接口，所述串联方式具体为串联链上前一节点的测试数据输入接口对接串联链上后一节点测试数据输出接口；所述测试数据输出接口TDI0与所述串联链最后一节点的测试数据输出接口相连。
优选的，所述方法还包括：所述CPU处理器，在完成所有FPGA芯片的升级操作后，向FPGA编译平台返回升级成功消息。
与现有技术相比，本发明的有益效果在于：本发明提供的在线升级系统相比较现有技术需要打开交换机盒才能完成的升级方式更为方便和高效。
【附图说明】
图1是本发明实施例提供的一种交换机设备中FPGA在线升级系统结构示意图；
图2是本发明实施例提供的一种具有FPGA在线升级功能的交换机结构示意图；
图3是本发明实施例提供的一种交换机设备中FPGA在线升级方法的流程示意图；
图4是本发明实施例提供的一种交换机设备中FPGA在线升级方法的流程示意图；
图5是本发明实施例提供的一种交换机设备中FPGA在线升级方法的流程示意图。
【具体实施方式】
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1:
本发明实施例提供了一种交换机设备中FPGA在线升级系统，包括交换机1和FPGA编译平台2，其中，交换机包括CPU处理器11、一片或者多片FPGA、存储器12、网络接口13，如图1所示，具体的：
所述FPGA编译平台2将升级内容转换为能够在FPGA中可编译文件；并通过互联网将携带所述可编译文件的升级包发送到所述交换机1的网络接口13；所述交换机1的CPU处理器11从所述网络接口13中获取升级包，并存储于所述存储器中12；所述CPU处理器11解析所述升级包，并根据解析结果定位需要进行升级的FPGA；所述CPU处理器11通过与各FPGA构成的菊花链，将所述可编译文件通过测试数据输入接口TDI下发到相应FPGA完成升级。
其中，各FPGA可以拥有各自的Flash存储器，也可以如图1所示，和所处CPU处理11公用一个存储器12。
本发明实施例提供的在线升级系统相比较现有技术需要打开交换机盒才能完成的升级方式更为方便和高效。
优选的，所述CPU处理和所述一片或者多片FPGA构成菊花链，具体包括：所述CPU处理器分配4个通用输入/输出口GPIO分别作为测试输入时钟接口TCK0、测试模式选择接口TMS0、测试数据输入接口TDI0、测试数据输出接口TDO0，其中，所述测试输入时钟接口TCK0、测试模式选择接口TMS0以并联方式连接所述一片或者多片FPGA中的测试输入时钟接口和测试模式选择接口；以串联方式连接CPU处理器和各FPGA芯片的测试数据输入接口、测试数据输出接口，所述串联方式具体为串联链上前一节点的测试数据输入接口对接串联链上后一节点测试数据输出接口；所述测试数据输出接口TDI0与所述串联链最后一节点的测试数据输出接口相连。
优选的，所述FPGA编译平台将升级内容转换为能够在FPGA中可编译文件，具体包括：
FPGA逻辑平台通过编译综合生成JIC文件；所述FPGA编译平台，通过JTAG扫描接口扫描出设备上面所有待升级的FPGA芯片，生成链描述文件CDF；所述FPGA编译平台将所述JIC文件和CDF文件转换为JBC文件，以便所述交换机根据所述JBC文件升级相应的FPGA。
优选的，所述FPGA编译平台将所述JIC文件和CDF文件转换为JBC文件，具体包括：
所述FPGA编译平台打开所述CDF文件，并加载JIC文件，并转换成JBC文件；以便所述CPU处理器在接收到携带所述JBC文件的升级包时，能够解析出所述JBC文件的CDF文件，通过解析所述菊花链转发给匹配的FPGA芯片，由所述FPGA芯片解析所述JBC文件中的JIC文件内容来完成所述FPGA的升级。
具体的：通过FPGA芯片的自身解析JBC文件中的JIC文件内容，将升级内容保存到自己匹配的flash存储器里。保存成功，以后设备上电，FPGA自动去加载FLASH存储器里的内容。从而达到了升级的目的。
实施例2:
本发明实施例还提供了一种具有FPGA在线升级功能的交换机，所述交换机包括CPU处理器11、一片或者多片FPGA，如图2所示，具体的：
所述CPU处理器分配4个通用输入/输出口GPIO分别作为测试输入时钟接口TCK0、测试模式选择接口TMS0、测试数据输入接口TDI0、测试数据输出接口TDO0，其中，所述测试输入时钟接口TCK0、测试模式选择接口TMS0以并联方式连接所述一片或者多片FPGA中的测试输入时钟接口和测试模式选择接口；以串联方式连接CPU处理器和各FPGA芯片的测试数据输入接口、测试数据输出接口，所述串联方式具体为串联链上前一节点的测试数据输入接口对接串联链上后一节点测试数据输出接口；所述测试数据输出接口TDO0与所述串联链最后一节点的测试数据输出接口相连。
本实施例所述的具有FPGA在线升级功能的交换机，用于实施例1中所述的系统，并提供了在线FPGA升级的解决方案，进一步阐述了如何实现所述系统中的核心单元。
优选的，所述交换机还包括存储器12、网络接口13，所述存储器12和网络13接口分别和所述CPU处理器11相连，具体的：
所述网络接口13用于接收FPGA编译平台2发送过来的升级包；所述存储器12用于存储各FPGA的加载程序，还用于存储所述网络接口接收到的升级包。
其中，所述各FPGA还可以各自配备有flash存储器，此时，所述FPGA的加载程序各自存储于如图2所示的与之对应连接的flash存储器中。
优选的，所述交换机还包括：一片或者多片FPGA或CPLD。由于其连接方式和所述FPGA的类似，因此，本实施例没有对其一一赘述。
实施例3:
本发明实施例还提供了一种交换机设备中FPGA在线升级方法，所述交换机设备具有实施例2所述的结构，具体的：
在步骤201中，CPU处理器通过解析提取接收到的升级包JBC文件中携带的CDF文件内容。
在步骤202中，所述CPU处理器通过所述测试模式选择接口TMS0向各FPJG发送进入JTAG模式。
在步骤203中，所述CPU处理器通过测试输入时钟接口TCK0输入编程时钟信号，并通过TDO0口向JTAG菊花链中下一节点的FPGA发送用于升级的JBC文件。
在步骤204中，JTAG菊花链中各FPGA校验所述JBC文件，若所述JBC文件的目标地址并非自己，则透传将所述编译代码透传给所述JTAG菊花链中下一个FPGA节点，直到所述编译代码到达目标JTAG节点，并完成软件升级。
优选的，所述JTAG菊花链具体包括：所述CPU处理器分配4个通用输入/输出口GPIO分别作为测试输入时钟接口TCK0、测试模式选择接口TMS0、测试数据输入接口TDI0、测试数据输出接口TDO0，其中，所述测试输入时钟接口TCK0、测试模式选择接口TMS0以并联方式连接所述一片或者多片FPGA中的测试输入时钟接口和测试模式选择接口；以串联方式连接CPU处理器和各FPGA芯片的测试数据输入接口、测试数据输出接口，所述串联方式具体为串联链上前一节点的测试数据输入接口对接串联链上后一节点测试数据输出接口；所述测试数据输出接口TDI0与所述串联链最后一节点的测试数据输出接口相连。
优选的，所述方法还包括：所述CPU处理器，在完成所有FPGA芯片的升级操作后，向FPGA编译平台返回升级成功消息。
与现有技术相比，本发明的有益效果在于：本发明提供的在线升级系统相比较现有技术需要打开交换机盒才能完成的升级方式更为方便和高效。
实施例4:
本发明实施例还提供了一种交换机设备中FPGA在线升级文件生成流程图，本实施例适用于实施例3所述的方法，如图4所示，具体的：
通过JTAG链，将FPGA加载程序通过CPU加载到FPGA匹配的FLASH寄存器中，保证以后设备启动上电，加载的程序和升级的版本统一。这个升级程序文件，是特定设置生成的。
在步骤301中，将编写的FPGA逻辑程序综合成JIC文件。
在步骤302中，生成CDF。其中，有2种方法生成CDF文件。方法一，FPGA编译平台通过JTGA链，扫描JTAG链上串的所有的JTAG接口芯片，生成CDF文件。方法二，在FPGA编译平台上，按照设备上面JTAG链上的接口芯片自定义FPGA设备链结构，生成CDF文件。
在步骤303中，打开CDF文件，加载JIC文件。
在步骤304中，在CDF文件的基础上，将JIC文件加载上去后，生成JBC文件，并保存下来。此类型文件，即是可以进行CPU在线升级的文件。
在步骤305中，按照上面的1到4步，看是否这个JTAG菊花链上面的所有的JTAG接口的FPGA芯片的加载程序均分别生成了对应的JBC文件。若没有则重复前面的1到4步骤，将JTAG菊花链上面的所以FPGA加载程序均生成了对应的JBC文件。保证，在线升级时CPU加载调用。
实施例5:
本发明实施例还提供了一种交换机设备中FPGA在线升级流程图，本实施例是实施例3所述的方法在具体实施环境下的具体阐述，如图5所示，具体的：
将实施例4中生成的所有JBC文件，逐一通过带外网口指令，将FPGA的配置文件上传到CPU的flash中，如图5中步骤401和步骤402所示。加载完成后，CPU将上传的JBC文件进行解析，识别是加载JTAG菊花链上的哪一片FPGA配置程序。解析完成后，将配置程序通过JTAG链，将配置程序加载到对应的FPGA匹配的FLASH存储器中，加载完成。如图5中步骤403所示，即FPGA在线升级完成。重新启动设备，FPGA自动从匹配的FLASH中存储的配置，加载到FPGA中。就达到了FPGA在线升级的目的。
值得说明的是，上述装置和系统内的模块、单元之间的信息交互、执行过程等内容，由于与本发明的处理方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
本领域普通技术人员可以理解实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁盘或光盘等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种交换机设备中FPGA在线升级系统，其特征在于，包括交换机和FPGA编译平台，其中，交换机包括CPU处理器、一片或者多片FPGA、存储器、网络接口，具体的：
所述FPGA编译平台将升级内容转换为能够在FPGA中可编译文件；并通过互联网将携带所述可编译文件的升级包发送到所述交换机的网络接口；
所述交换机的CPU处理器从所述网络接口中获取升级包，并存储于所述存储器中；
所述CPU处理器解析所述升级包，并根据解析结果定位需要进行升级的FPGA；
所述CPU处理器通过与各FPGA构成的菊花链，将所述可编译文件通过测试数据输入接口TDI下发到相应FPGA完成升级。
2.根据权利要求1所述的在线升级系统，其特征在于，所述CPU处理和所述一片或者多片FPGA构成菊花链，具体包括：
所述CPU处理器分配4个通用输入/输出口GPIO分别作为测试输入时钟接口TCK0、测试模式选择接口TMS0、测试数据输入接口TDI0、测试数据输出接口TDO0，其中，
所述测试输入时钟接口TCK0、测试模式选择接口TMS0以并联方式连接所述一片或者多片FPGA中的测试输入时钟接口和测试模式选择接口；
以串联方式连接CPU处理器和各FPGA芯片的测试数据输入接口、测试数据输出接口，所述串联方式具体为串联链上前一节点的测试数据输入接口对接串联链上后一节点测试数据输出接口；
所述测试数据输出接口TDI0与所述串联链最后一节点的测试数据输出接口相连。
3.根据权利要求1所述的在线升级系统，其特征在于，所述FPGA编译平台将升级内容转换为能够在FPGA中可编译文件，具体包括：
FPGA逻辑平台通过编译综合生成JIC文件；
所述FPGA编译平台，通过JTAG扫描接口扫描出设备上面所有待升级的FPGA芯片，生成链描述文件CDF；
所述FPGA编译平台将所述JIC文件和CDF文件转换为JBC文件，以便所述交换机根据所述JBC文件升级相应的FPGA。
4.根据权利要求3所述的在线升级系统，其特征在于，所述FPGA编译平台将所述JIC文件和CDF文件转换为JBC文件，具体包括：
所述FPGA编译平台打开所述CDF文件，并加载JIC文件，并转换成JBC文件；以便所述CPU处理器在接收到携带所述JBC文件的升级包时，能够解析出所述JBC文件的CDF文件，通过解析所述菊花链转发给匹配的FPGA芯片，由所述FPGA芯片解析所述JBC文件中的JIC文件内容来完成所述FPGA的升级。
5.一种具有FPGA在线升级功能的交换机，其特征在于，所述交换机包括CPU处理器、一片或者多片FPGA，具体的：
所述CPU处理器分配4个通用输入/输出口GPIO分别作为测试输入时钟接口TCK0、测试模式选择接口TMS0、测试数据输入接口TDI0、测试数据输出接口TDO0，其中，
所述测试输入时钟接口TCK0、测试模式选择接口TMS0以并联方式连接所述一片或者多片FPGA中的测试输入时钟接口和测试模式选择接口；
以串联方式连接CPU处理器和各FPGA芯片的测试数据输入接口、测试数据输出接口，所述串联方式具体为串联链上前一节点的测试数据输入接口对接串联链上后一节点测试数据输出接口；
所述测试数据输出接口TDO0与所述串联链最后一节点的测试数据输出接口相连。
6.根据权利要求5所述的交换机，其特征在于，还包括存储器、网络接口，所述存储器和网络接口分别和所述CPU处理器相连，具体的：
所述网络接口用于接收FPGA编译平台发送过来的升级包；
所述存储器用于存储各FPGA的加载程序，还用于存储所述网络接口接收到的升级包。
7.根据权利要求5或6所述的交换机，其特征在于，所述交换机还包括：一片或者多片FPGA或CPLD。
8.一种交换机设备中FPGA在线升级方法，其特征在于，所述交换机设备具有权利要求5所述的结构，具体的：
CPU处理器提取接收到的升级包JBC文件中携带的CDF文件；
所述CPU处理器通过所述测试模式选择接口TMS0向各FPJG发送进入JTAG模式；
所述CPU处理器通过测试输入时钟接口TCK0输入编程时钟信号，并通过TDO0口向JTAG菊花链中下一节点的FPGA发送用于升级的JBC文件；
JTAG菊花链中各FPGA校验所述JBC文件，若所述JBC文件的目标地址并非自己，则透传将所述编译代码透传给所述JTAG菊花链中下一个FPGA节点，直到所述编译代码到达目标JTAG节点，并完成软件升级。
9.根据权利要求8所述方法，其特征在于，所述JTAG菊花链具体包括：
所述CPU处理器分配4个通用输入/输出口GPIO分别作为测试输入时钟接口TCK0、测试模式选择接口TMS0、测试数据输入接口TDI0、测试数据输出接口TDO0，其中，
所述测试输入时钟接口TCK0、测试模式选择接口TMS0以并联方式连接所述一片或者多片FPGA中的测试输入时钟接口和测试模式选择接口；
以串联方式连接CPU处理器和各FPGA芯片的测试数据输入接口、测试数据输出接口，所述串联方式具体为串联链上前一节点的测试数据输入接口对接串联链上后一节点测试数据输出接口；
所述测试数据输出接口TDI0与所述串联链最后一节点的测试数据输出接口相连。
10.根据权利要求8所述的方法，其特征在于，所述方法还包括：
所述CPU处理器，在完成所有FPGA芯片的升级操作后，向FPGA编译平台返回升级成功消息。
CN201510238841.0A 2015-05-12 2015-05-12 一种交换机设备中fpga在线升级方法、装置和系统 Pending CN104901830A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510238841.0A CN104901830A (zh) 2015-05-12 2015-05-12 一种交换机设备中fpga在线升级方法、装置和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510238841.0A CN104901830A (zh) 2015-05-12 2015-05-12 一种交换机设备中fpga在线升级方法、装置和系统

Publications (1)

Publication Number Publication Date
CN104901830A true CN104901830A (zh) 2015-09-09

Family

ID=54034234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510238841.0A Pending CN104901830A (zh) 2015-05-12 2015-05-12 一种交换机设备中fpga在线升级方法、装置和系统

Country Status (1)

Country Link
CN (1) CN104901830A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106020898A (zh) * 2016-05-30 2016-10-12 华讯方舟科技有限公司 一种多处理器设备的软件升级方法及系统
CN106708779A (zh) * 2017-01-22 2017-05-24 济南浪潮高新科技投资发展有限公司 一种服务器及其处理数据的方法
CN106919409A (zh) * 2015-12-25 2017-07-04 航天信息股份有限公司 一种fpga单元升级设备、系统和方法
CN107066276A (zh) * 2017-04-17 2017-08-18 中国电子科技集团公司第三十四研究所 一种通信设备内的fpga器件远程配置更新的方法
CN107122206A (zh) * 2017-04-12 2017-09-01 昆山龙腾光电有限公司 测试治具及测试系统
CN109885329A (zh) * 2019-02-28 2019-06-14 新华三信息技术有限公司 一种升级方法、系统及电子设备
CN112035138A (zh) * 2020-08-19 2020-12-04 超讯通信股份有限公司 基于eCPRI接口的5G射频单元在线升级方法
CN113391190A (zh) * 2021-06-01 2021-09-14 珠海昇生微电子有限责任公司 一种基于多块FPGA进行IC scan chain电路测试的方法
CN114978938A (zh) * 2022-05-26 2022-08-30 西安易朴通讯技术有限公司 一种交换机测试方法、系统及设备
CN116679994A (zh) * 2023-07-21 2023-09-01 北京汤谷软件技术有限公司 一种fpga原型验证平台高效率接口配置方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858723A (zh) * 2006-01-24 2006-11-08 华为技术有限公司 一种jtag成链方法及利用该方法的装置
CN101493770A (zh) * 2008-01-23 2009-07-29 中兴通讯股份有限公司 一种远程下载可擦除编程逻辑器件epld的方法
CN101894029A (zh) * 2010-06-21 2010-11-24 中兴通讯股份有限公司 一种在线升级复杂可编程逻辑器件的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858723A (zh) * 2006-01-24 2006-11-08 华为技术有限公司 一种jtag成链方法及利用该方法的装置
CN101493770A (zh) * 2008-01-23 2009-07-29 中兴通讯股份有限公司 一种远程下载可擦除编程逻辑器件epld的方法
CN101894029A (zh) * 2010-06-21 2010-11-24 中兴通讯股份有限公司 一种在线升级复杂可编程逻辑器件的方法及装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106919409A (zh) * 2015-12-25 2017-07-04 航天信息股份有限公司 一种fpga单元升级设备、系统和方法
CN106020898A (zh) * 2016-05-30 2016-10-12 华讯方舟科技有限公司 一种多处理器设备的软件升级方法及系统
CN106708779A (zh) * 2017-01-22 2017-05-24 济南浪潮高新科技投资发展有限公司 一种服务器及其处理数据的方法
CN107122206A (zh) * 2017-04-12 2017-09-01 昆山龙腾光电有限公司 测试治具及测试系统
CN107066276A (zh) * 2017-04-17 2017-08-18 中国电子科技集团公司第三十四研究所 一种通信设备内的fpga器件远程配置更新的方法
CN109885329A (zh) * 2019-02-28 2019-06-14 新华三信息技术有限公司 一种升级方法、系统及电子设备
CN112035138A (zh) * 2020-08-19 2020-12-04 超讯通信股份有限公司 基于eCPRI接口的5G射频单元在线升级方法
CN112035138B (zh) * 2020-08-19 2023-08-15 超讯通信股份有限公司 基于eCPRI接口的5G射频单元在线升级方法
CN113391190A (zh) * 2021-06-01 2021-09-14 珠海昇生微电子有限责任公司 一种基于多块FPGA进行IC scan chain电路测试的方法
CN113391190B (zh) * 2021-06-01 2023-02-17 珠海昇生微电子有限责任公司 一种基于多块FPGA进行IC scan chain电路测试的方法
CN114978938A (zh) * 2022-05-26 2022-08-30 西安易朴通讯技术有限公司 一种交换机测试方法、系统及设备
CN116679994A (zh) * 2023-07-21 2023-09-01 北京汤谷软件技术有限公司 一种fpga原型验证平台高效率接口配置方法
CN116679994B (zh) * 2023-07-21 2023-10-31 北京汤谷软件技术有限公司 一种fpga原型验证平台高效率接口配置方法

Similar Documents

Publication Publication Date Title
CN104901830A (zh) 一种交换机设备中fpga在线升级方法、装置和系统
TWI506556B (zh) 用於編譯正規表達式之方法及裝置
US9760365B2 (en) Systems, methods, and computer program products for a software build and load process using a compilation and deployment service
CN112988153B (zh) 基于微前端的数据处理方法及框架
CN105022630B (zh) 一种组件管理系统及组件管理方法
US20110055633A1 (en) Declarative Test Execution
CN110401634A (zh) 一种Web应用漏洞检测规则引擎实现方法及终端
CN102841841A (zh) 一种测试中的断言处理方法及系统
CN111026634A (zh) 一种接口自动化测试系统、方法、装置及存储介质
Zschaler et al. Domain-specific metamodelling languages for software language engineering
Ono et al. Using Coq in specification and program extraction of Hadoop MapReduce applications
CN112486518B (zh) 共识算法装配方法及装置
CN108471401A (zh) 一种can信号封装、解析方法及装置
US8397217B2 (en) Integrating templates into tests
CN114035785A (zh) 一种基于自然语言需求的aadl模型组合验证性质自动生成方法
CN114116134A (zh) 智能合约部署和执行方法、设备及存储介质
CN110457065B (zh) 用于获得可兼容多版本系统的应用的方法及装置
CN115858336A (zh) 测试向量生成方法及装置、计算设备和存储介质
CN111767217A (zh) Js单元测试案例生成方法及装置
CN110109658B (zh) 一种基于形式化模型的ros代码生成器及代码生成方法
US20160291938A1 (en) Timing-oriented and architecture-centric system design using contracts
Andova et al. Prototyping the Semantics of a DSL using ASF+ SDF: Link to Formal Verification of DSL Models
WO2023116647A1 (zh) 软件在环测试方法、装置、电子设备系统及存储介质
Conmy et al. Assuring safety for component based software engineering
US8819645B2 (en) Application analysis device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150909

RJ01 Rejection of invention patent application after publication