CN107112955B - 多级d类音频功率放大器 - Google Patents

多级d类音频功率放大器 Download PDF

Info

Publication number
CN107112955B
CN107112955B CN201580071400.4A CN201580071400A CN107112955B CN 107112955 B CN107112955 B CN 107112955B CN 201580071400 A CN201580071400 A CN 201580071400A CN 107112955 B CN107112955 B CN 107112955B
Authority
CN
China
Prior art keywords
output
controllable semiconductor
switch
output driver
semiconductor switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580071400.4A
Other languages
English (en)
Other versions
CN107112955A (zh
Inventor
米克尔·霍耶尔比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN107112955A publication Critical patent/CN107112955A/zh
Application granted granted Critical
Publication of CN107112955B publication Critical patent/CN107112955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4837—Flying capacitor converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种用于将N级驱动信号提供至扬声器的多级D类音频功率放大器。该多级D类音频功率放大器进一步包括开关矩阵，该开关矩阵包括多个可控制的半导体开关，其中开关矩阵包括耦接至(N‑2)个直流输入电压节点中的相应的一个的至少(N‑2)个开关输入端，以及耦接至第一输出驱动器的2*(N‑2)个中间节点中的相应的一个的至少2*(N‑2)个开关输出端。控制电路被配置为根据第一输出驱动器的2*(N‑1)个调制控制信号中的一个或多个将(N‑2)个直流输入电压中的每个经由开关矩阵依次连接至第一输出驱动器的2*(N‑2)个中间节点的预定节点组。N是大于或等于3的正整数。

Description

多级D类音频功率放大器
技术领域
本发明涉及一种用于将N级驱动信号提供至扬声器的多级D类音频功率放大器。多级D类音频功率放大器进一步包括开关矩阵，该开关矩阵包括多个可控制的半导体开关，其中开关矩阵包括耦接至(N-2)个直流输入电压节点的相应一个的至少(N-2)个开关输入端，以及耦接至第一输出驱动器的2*(N-2)个中间节点的相应一个的至少2*(N-2)个开关输出端。控制电路被配置为根据第一输出驱动器的2*(N-1)个调制控制信号中的一个或多个将(N-2)个直流输入电压中的每个经由开关矩阵依次连接至第一输出驱动器的2*(N-2)个中间节点中的预定节点组。N是大于或等于3的正整数。
背景技术
D类音频放大器是众所周知的并且被广泛公认为通过切换跨接扬声器负载的脉冲宽度调制(PWM)或脉冲密度调制(PDM)信号来提供各种类型的扬声器的节能音频驱动。D类音频放大器通常包括耦接至扬声器负载以跨接扬声器施加一对相反相位的或互补的脉冲宽度调制音频信号的H桥输出级。电感器-电容器(LC)低通滤波器通常介于基于H桥的输出级和扬声器负载之间以抑制PWM或PDM输出信号的载波分量。在现有技术的D类音频放大器中已利用了几种类型的脉冲宽度调制。在所谓的AD调制中，在H桥输出级的每个输出端子或节点处的脉冲宽度调制音频信号在反相的两个不同的电压电平之间被切换或转换。两个不同的电平通常分别与上部和下部电源轨对应，诸如D类音频放大器的正和负直流供电轨。在所谓的BD调制中，跨接扬声器负载的脉冲宽度调制信号在三个电压电平之间交替切换，其中两个电平对应于以上提及的上部和下部直流电源轨，而第三个电压电平是通过将扬声器负载的两端拉至直流电源轨中的一个而获得的零电平。这些调制方案中的两者在D类放大器空闲时在LC低通滤波器的输出电感器中产生相当大的波纹电流，从而造成大量的功率损耗。这个缺点通常被容忍并且通过利用LC低通滤波器的相对大的电感器来控制在某种程度。然而，这样的大的电感器导致D类放大解决方案或组件的成本和大小的显著增加。
所谓的多级PWM调制是D类音频放大器的脉冲宽度调制的有利形式并且具有优于传统的AD和BD调制的许多益处，如在申请人的PCT公开WO 2012/055968中详细描述的。这种多级PWM调制通常涉及各种类型的电路以产生一个或多个中间直流供电电压，例如位于所讨论的D类音频放大器的正和负直流供电轨或电压之间的中间供电电压级。一个或多个中间直流供电电压是施加至扬声器以用于声音再现的PWM驱动信号的第三电压电平和另外的电压电平的低阻抗源。多级D类音频放大器的输出驱动器或功率级至少包括四个串联连接或级联连接的可控制的半导体开关，例如MOSFET，其中至少两个中间电路节点位于一对可控制的半导体开关互连处。一个或多个中间直流供电电压必须与这些中间电路节点中的至少一些依次连接和断开以准确地产生所期望的多级PWM输出信号。因此，在本领域中需要用于将一个或多个中间直流供电电压与多级D类音频放大器的输出驱动器或功率级的一个或多个中间电路节点依次连接和断开的有效控制电路。
发明内容
本发明的第一方面涉及一种用于将N级驱动信号提供至扬声器的多级D类音频功率放大器。该多级D类音频功率放大器包括：
-第一输出驱动器包括：至少2*(N-1)个可控制的半导体开关，串联耦接在第一直流供电轨和第二直流供电轨之间，其中至少2*(N-1)个可控制的半导体开关的控制端可连接至至少2*(N-1)个调制控制信号的相应的一个，
-2*(N-2)个中间节点，介于串联连接的2*(N-1)个半导体开关之间，
-驱动器输出节点或端子，布置在串联连接的2*(N-1)个可控制的半导体开关的中点处并且可连接至扬声器的第一输入端；
-(N-2)个直流输入电压节点，用于接收(N-2)个直流输入电压，
-开关矩阵，包括多个可控制的半导体开关；该开关矩阵包括：至少(N-2)个开关输入端，耦接至(N-2)个直流输入电压节点中的相应的一个，以及至少2*(N-2)个开关输出端，耦接至第一输出驱动器的2*(N-2)个中间节点中的相应的一个，
-控制电路，被配置为：
根据第一输出驱动器的2*(N-1)个调制控制信号中的一个或多个将(N-2)个直流输入电压中的每个经由开关矩阵依次连接至第一输出驱动器的2*(N-2)个中间节点的预定节点组；
N是等于3或大于3的正整数，即N>＝3。
该多级D类音频功率放大器的示例性实施方式具有N＝3、N＝4、和N＝5的值。对于N＝3、4和5，第一输出驱动器相应地分别包括至少4个、6个和8个级联或串联耦接的可控制的半导体开关，如以下参考附图详细公开的。第一输出驱动器的至少2*(N-1)个可控制的半导体开关中的每个可包括诸如PMOS、NMOS或LDMOS功率晶体管的MOSFET功率晶体管。在一些实施方式中，至少2*(N-1)个可控制的半导体开关中的一半可以被布置在第一输出驱动器的上部支路中并且每个包括PMOS功率晶体管以简化PMOS功率晶体管的栅极端子的栅极驱动电路。至少2*(N-1)个可控制的半导体开关的剩余一半可以布置在第一输出驱动器的下部支路中并且每个包括NMOS功率晶体管。然而，在替换的实施方式中，至少2*(N-1)个可控制的半导体开关中的全部可以是NMOS功率晶体管。
因为开关矩阵基于可控制的半导体开关，所以开关矩阵能够提供位于(N-2)个直流输入电压中的每个和第一输出驱动器的2*(N-2)个中间节点的预定节点组中的每个节点之间的双向导电路径，其具有相对低电阻或阻抗。双向导电路径可包括导通状态或接通状态下的一个或多个串联耦接的可控制的半导体开关。因此，在第一输出驱动器的特定中间节点连接至(N-2)个直流输入电压的特定输入电压时，相对小的串联电阻或阻抗可以被添加至特定的直流输入电压。相对小的串联电阻或阻抗允许通过驱动器输出节点准确设置扬声器处的输出电压电平。此外，将第一输出驱动器的特定中间节点与(N-2)个直流输入电压的特定输入电压断开是以非常有效的方式实现的，因为开关矩阵的可控制的半导体开关在它们的非导通状态或断开状态下具有典型的高阻抗。在该多级D类音频功率放大器的一些实施方式中，开关矩阵在开关输入端和开关输出端之间使用单个可控制的半导体开关，而其他实施方式在开关输入端和开关输出端之间使用具有几个可控制的半导体开关的更复杂的网络，如以下参考附图详细公开的。本领域的技术人员将理解，开关矩阵的多个可控制的半导体开关中的每个可包括MOSFET晶体管，例如NMOS或PMOS晶体管，该晶体管在非导通状态下具有高阻抗以及在导通状态下具有低的、基本对称的阻抗。开关矩阵的多个可控制的半导体开关中的一个或多个可包括LDMOS晶体管。
该多级D类音频功率放大器的一个实施方式包括集成电源，用于产生供正直流供电轨使用的直流电压和至少(N-2)个直流输入电压，但是其他实施方式可以利用由外部电源电路产生的电源电压。根据前一实施方式，多级D类音频功率放大器包括多输出DC-DC功率转换器，被配置为用于产生开关矩阵的(N-2)个直流输入电压节点处的至少(N-2)个直流输入电压。多输出DC-DC功率转换器可被配置为例如通过利用缩放因子缩放耦接至第一输出驱动器的第一直流供电轨的电压电平产生具有大致相等的电压间隔的(N-2)个直流输入电压，缩放因子对于n＝3至N为(N-2)/[N-1]。多输出DC-DC功率转换器可包括申请人的共同未决的欧洲专利申请No.14187490.9中公开的多输出DC-DC功率转换器电路中的一个。因此，后者的多输出DC-DC功率转换器电路可以方便地被配置为产生多个大致等间隔的直流输出电压，以分别连接至该多级D类音频功率放大器的正直流供电轨和(N-2)个直流输入电压节点。多输出DC-DC转换器可被配置为产生1V-30V的范围的最大直流电压，诸如2V-20V之间或更优选地，1V-10V之间。最大直流电压可以施加至该多级D类音频功率放大器的正直流供电轨。多输出DC-DC功率转换器电路可以例如被配置为产生10V和5V或10V、6.67V、3.33V等的直流输出电压，其中10V对应于取决于特定应用要求和N的值的最大直流电压，具有使用少量的单独的部件的高能量转换效率。
多级D类音频功率放大器的控制电路可以包括多相脉冲宽度调制器，被配置为产生用于第一输出驱动器的至少2*(N-1)个可控制的半导体开关的控制端的至少2*(N-1)个调制控制信号。多相脉冲宽度调制器可被配置为产生至少(N-1)个单独的相位的脉冲宽度调制控制信号。至少(N-1)个单独的相位的脉冲宽度调制控制信号可以用于得出用于第一输出驱动器的至少2*(N-1)个可控制的半导体开关的相应的控制端的合适的调制控制信号。多相脉冲宽度调制器可以例如被配置为产生2个、3个或4个单独相位的脉冲宽度调制控制信号，其中两个单独的相位可以相对相移大致180度，三个单独的相位可以相对相移大致120度并且四个单独的相位可以相对相移大致90度，并且对于甚至更多的单独的相位以此类推。控制电路可以进一步被配置为产生用于开关矩阵的多个可控制的半导体开关的相应的控制端的脉冲宽度调制控制信号。用于开关矩阵的半导体开关的脉冲宽度调制控制信号可以从第一输出驱动器的至少2*(N-1)个可控制的半导体开关的调制控制信号以相对简单的方式得出，如以下参考附图详细公开的。
控制电路的多相脉冲宽度调制器可包括两个或多个比较器，每个比较器具有第一输入端，耦接至多级D类音频功率放大器的音频信号；以及第二输入端，耦接至三角形或锯齿波发生器以便在比较器输出端处产生至少两个单独相位的脉冲宽度调制控制信号。控制电路可包括各种类型反相器和数字逻辑以产生一个或多个脉冲宽度调制控制信号的反相的复制品。由这些波发生器产生的三角形或锯齿形信号的频率设定多级D类音频功率放大器的调制或载波频率。三角形或锯齿形信号的频率可以例如位于100kHz和1MHz之间。
多级D类音频功率放大器可包括H桥、或差分/BTL、输出驱动器拓扑以提供跨接扬声器的第一输入端和第二输入端(例如，跨接扬声器的音圈)的差分驱动信号。根据这个实施方式，多级D类音频功率放大器包括可以与第一输出驱动器大致相同的第二输出驱动器以及第二开关矩阵。因此，具有H桥或差分/BTL、输出驱动器的多级D类音频放大器可以进一步包括：
第二输出驱动器，其包括：
至少2*(N-1)个可控制的半导体开关，串联耦接在第一直流供电轨和第二直流供电轨之间，其中，至少2*(N-1)个可控制的半导体开关的控制端可连接至至少2*(N-1)个调制控制信号中的相应的一个，
2*(N-2)个中间节点，介于第二输出驱动器的串联连接的2*(N-1)个可控制的半导体开关之间，
第二驱动器输出节点或端子，布置在串联的2*(N-1)个可控制的半导体开关的中点处并且可连接至扬声器的第二输入端；
第二开关矩阵，包括多个可控制的半导体开关；该开关矩阵包括至少(N-2)个开关输入端，耦接至(N-2)个直流输入电压节点中的相应的一个，以及至少2*(N-2)个开关输出端，耦接至第二输出驱动器的2*(N-2)个中间节点中的相应的一个；其中，第二输出驱动器的至少2*(N-1)个调制控制信号中的每个是相对于第一输出驱动器的相应的调制控制信号反相的。
该多级D类音频功率放大器的示例性实施方式，其中N＝3，可以包括：
-第一输出驱动器，包括串联耦接在第一直流供电轨和第二直流供电轨之间的第一、第二、第三和第四可控制的半导体开关。第一、第二、第三和第四可控制的半导体开关的相应的控制端可连接至、或连接至至少4个调制控制信号中的相应的一个；其中第一输出驱动器包括布置在第一和第二串联连接的可控制的半导体开关之间的第一中间节点和布置在第三和第四串联连接的可控制的半导体开关之间的第二中间节点。开关矩阵可以包括：
第五可控制的半导体开关，包括，开关输入端，耦接至第一直流输入电压节点；以及开关输出端，耦接至第一输出驱动器的第一中间节点，以及第六可控制的半导体开关，包括：开关输入端，耦接至第一直流输入电压节点；以及开关输出端，耦接至第一输出驱动器的第二中间节点；并且控制电路被配置为：
依次根据第五可控制的半导体开关的调制控制信号将第一直流输入电压连接至第一中间节点并且依次根据第六可控制的半导体开关的调制控制信号将第一直流输入电压连接至第二中间节点；其中第五和第六可控制的半导体开关的调制控制信号是基本反相的。
本领域的技术人员将理解，第一输出驱动器的至少2*(N-1)个可控制的半导体开关和开关矩阵的多个可控制的半导体开关以及可选地控制电路和第二输出驱动器，可以例如单片集成在硅半导体基板上。这提供可该多级D类音频功率放大器的低成本的并且紧凑的实施方式。
附图说明
以下结合附图更详细地描述本发明的各种实施方式，附图中：
图1是根据本发明的用于将N级驱动信号提供至扬声器的多级D类音频功率放大器的简化框图，
图2示出根据本发明的多级D类音频功率放大器的第一输出驱动器和开关矩阵的简化电路图，图3示出根据本发明的第一实施方式的3级单端D类音频功率放大器的简化框图，
图4示出根据本发明的第二实施方式的具有H桥或差分输出的3级D类音频功率放大器的简化框图，
图4A示出基于H桥输出级的4级D类音频功率放大器中使用的示例性4相位PWM调制器和PWM调制控制信号，
图5示出根据本发明的第三实施方式的具有单端输出的4级D类音频功率放大器的简化框图，
图6示出根据本发明的第四实施方式的具有H桥或差分输出的4级D类音频功率放大器的简化框图，
图7示出在具有单端或H桥输出驱动的4级D类音频功率放大器中使用的可替换的开关矩阵；以及
图8示出根据本发明的第五实施方式的具有单端输出的5级D类音频功率放大器的简化示意电路图。
具体实施方式
图1示出根据本发明的优选实施方式的用于将N级(N个电平)驱动信号提供至扬声器50的多级D类音频功率放大器100的顶层框图。多级D类音频功率放大器包括H桥或差分输出，用于将第一和第二互补N级驱动信号(Vsw_a和Vsw_b)提供至扬声器的第一和第二端子以将音频驱动电流和电压提供至扬声器的音圈。该多级D类音频功率放大器的其他实施方式可包括单端输出，将N级驱动信号提供至扬声器的一个端子，而将中间供电直流参考电压提供至另一个扬声器端子，如以下另外的细节中论述的。N是大于或等于3的正整数，使得根据本发明的多级D类音频功率放大器可被配置为将3个、4个、5个和甚至更多级的驱动信号提供至扬声器。
多级D类音频功率放大器100包括功率级或输出电路40，该功率级或输出电路可包括第一输出驱动器以及可选的第二输出驱动器，具有如上所述的耦接至扬声器50的第一输出Vsw_a和第二输出Vsw_b。跨接扬声器50的驱动电压包括N级，其中N是正整数>＝3。第一输出驱动器可包括至少2*(N-1)个可控制的半导体开关，串联耦接在正直流供电轨Pvdd和负直流供电轨(例如音频功率放大器100的接地电位(如指出的))之间。至少2*(N-1)个可控制的半导体开关的控制端(未示出)被连接至至少2*(N-1)个调制控制信号中的相应的一个，如以下更详细地论述的。多级D类音频功率放大器100包括开关矩阵30，该开关矩阵包括多个可控制的半导体开关(未示出)，诸如在相应的栅极端子处由它们相应的控制电压控制的MOSFET晶体管。开关矩阵30可包括至少(N-2)个开关输入端，耦接至(N-2)个直流输入电压节点中的相应的一个-在这里由线路(N-2)/(N-1)*Pvdd和线路1/(N-1)*Pvdd等示出。因此，多输出DC-DC功率转换器20被配置为产生(N-2)个基本等间隔的直流输入电压，用于耦接至开关矩阵30的(N-2)个开关输入端中的相应的一个。这种电压缩放通过利用缩放因子(对于n＝3至N，为(N-2)/[N-1])划分或缩放上部或第一直流供电电压Pvdd来执行。N可以例如是3、4、5或6以形成该多级D类音频功率放大器100的多个有吸引力的实施方式，如以下更详细地论述的。开关矩阵30包括至少2*(N-2)个开关输出端，Out1、Out2、Out3、Outp等，耦接至第一输出驱动器的2*(N-2)个中间节点中的相应的一个。开关矩阵30可包括开关矩阵控制电路(未示出)，其确定开关矩阵30的(N-2)个开关输入端以及由此相应的(N-2)个直流输入电压如何以及何时经由至少2*(N-2)个开关输出端耦接至第一输出驱动器的2*(N-2)个中间节点。开关矩阵控制电路被配置为根据第一输出驱动器的2*(N-1)个调制控制信号中的一个或多个，将(N-2)个直流输入电压中的每个经由开关矩阵30依次连接至第一输出驱动器的2*(N-2)个中间节点的预定节点组。每个直流输入电压连接至的第一输出驱动器的预定中间节点组根据所指的直流输入电压的电压电平并且根据N变化，如以下在参考图2的节点切换概述的另外细节中描述的。
电源10可以通过利用合适的直流供电电压向多输出DC-DC功率转换器20的输入端22馈电，来将可操作的功率和电压提供至多级D类音频功率放大器100。电源10可包括可充电电池和/或电力网(mains，干线)连接的电源电路，例如AC/DC开关式电源。多输出DC-DC功率转换器20可包括申请人的共同未决的欧洲专利申请No.14187490.9中公开的多输出DC-DC功率转换器电路中的一个。后者的多输出DC-DC功率转换器电路可以方便地被配置为产生多个基本等间隔的直流输出电压，例如10V、5V和0V或10V、6.67V、3.33V等，使用少量单独的部件而具有高能量转换效率。
图2示出耦接至示例性开关矩阵230的功率级40的以上论述的第一输出驱动器240的简化电路图。第一输出驱动器240包括串联或级联耦接在正直流供电轨Pvdd和接地电位或接地节点241之间的2*(N-1)个可控制的半导体开关Q[2*(N-1)-1]～Q[2*(N-1)-2]。2*(N-1)个可控制的半导体开关Q[2*(N-1)-1]～Q[2*(N-1)-2]的栅极输入端或端子被连接到至少2*(N-1)个调制控制信号中的相应的一个，如以下参考示例性3级脉冲宽度调制D类音频功率放大器300更详细解释的。本领域的技术人员将理解，2*(N-1)个可控制的半导体开关Q[2*(N-1)-1]～Q[2*(N-1)-2]中的每个可包括诸如IGBT或FET功率晶体管的功率晶体管，例如诸如PMOS、NMOS或DMOS功率晶体管的MOSFET功率晶体管。在第一输出驱动器240的一个实施方式中，对于给定尺寸的晶体管，可控制的半导体开关Q[2*(N-1)-1]～Q[2*(N-1)-2]中的每个包括NMOS晶体管，这是因为其低导通电阻。正直流供电轨Pvdd可以具有1V和30V之间的电平。第一输出驱动器240包括介于串联连接的2*(N-1)个半导体开关或功率晶体管[2*(N-1)-1]～Q[2*(N-1)-2]之间的2*(N-2)个中间节点Vp[N-1]～Vn[N-1]。第一输出驱动器240另外包括布置在串联连接的2*(N-1)个半导体开关的中点处(例如，在最接近中心的功率晶体管Q1和Q0的互连漏极节点处)的驱动器输出节点或端子Vsw。驱动器输出端子Vsw将先前论述的N级输出信号传送至扬声器以将音频驱动电流和电压提供至扬声器的音圈。多级D类音频功率放大器可包括连接在驱动器输出端子Vsw和扬声器的输入端子之间的低通滤波器以移去或抑制N级输出信号的载波信号分量，并且由此保护扬声器免受潜在有害的超声波信号的过大的电平。第一输出驱动器240的2*(N-2)个中间节点Vp[N-1]～Vn[N-1]被连接至开关矩阵230的2*(N-2)开关输出端中的相应的一个，使得每个中间节点的直流电压可以被临时设置为在开关矩阵230的特定输入端处可用的特定直流输入电压。开关矩阵230包括连接至(N-2)个等间隔的直流输入电压Vdc1、Vdc2、Vdc3、Vdc4、Vdc(N-2)的相应的一个的至少(N-2)个开关输入端，如以上论述的。如上所述，开关矩阵控制电路(未示出)被配置为根据第一输出驱动器的2*(N-1)个调制控制信号中的一个或多个，将(N-2)个直流输入电压中的每个经由开关矩阵230依次连接至第一输出驱动器240的2*(N-2)个中间节点Vp[N-1]～Vn[N-1]的预定节点组。表260指出对于N的每个值和中间节点Vn1、Vn2、Vn3、Vn4、Vn[N-1]中的每个，在第一输出驱动器240的操作过程中所讨论的中间节点通过2*(N-1)个调制控制信号中的一个或多个临时连接至哪个直流输入电压。对于3级调制，下部支路的最里面的功率晶体管Q0的漏极节点Vn1例如临时耦接至Vdc1，并且Vdc1优选地是中间供电的直流电压，其直流电压电平是第一直流输入电压Pvdd的一半，假定第二直流输入电压是接地电位，如示出的。随着N的值的增加，最里面的功率晶体管Q0的漏极节点Vn1临时连接至的不同的直流输入电压的数量线性地增加，使得在N＝6的情况下，漏极节点Vn1临时并选择性地连接至Vdc1、Vdc2、Vdc3和Vdc4。第一输出驱动器240的上部支路的中间节点Vp1、Vp2、Vp3、Vp4、Vp[N-1]中的每个以与下部支路的相应的节点Vn1、Vn2、Vn3、Vn4、Vn[N-1]相反的相位/反相地驱动。
图3示出根据本发明的第一实施方式的3级单端D类音频功率放大器300的简化框图。3级单端D类音频功率放大器300包括可选的双输出升压DC-DC功率转换器320。双输出DC-DC功率转换器320被配置为在正直流供电轨Pvdd处产生第一直流输出电压以供输出驱动器340使用。双输出DC-DC功率转换器320进一步被配置为用于产生第二直流输出电压1/2Pvdd，该第二直流输出电压被施加至单端D类音频功率放大器300的开关矩阵330的单个直流输入电压节点312。第二直流输出电压1/2Pvdd的电平可以是正直流供电轨Pvdd的电平的大约二分之一。第一平滑电容器C4优选地耦接至正直流供电轨Pvdd，并且第二平滑电容器C3优选地耦接至1/2Pvdd。在单端D类音频功率放大器300的本实施方式中，输出驱动器340包括串联耦接在正直流供电轨Pvdd和作为接地电位的负直流供电轨之间的四个可控制的半导体开关，或缩写为SCS，Qa0、Qa1、Qa2和Qa3。输出驱动器340的第一支路包括第一可控制的SCS，Qa0，具有连接至接地电位的第一端(例如，源极端子)并且具有连接至输出驱动器340的第一中间节点301的第二端(例如，漏极端子)；以及第二可控制的SCS，Qa1，具有连接至第一中间节点301的第一端并且具有连接至驱动器输出节点Vsw_a的第二端。输出驱动器的驱动器输出节点Vsw_a可连接至扬声器350的端子或输入端以用于声音再现。在图3中示出的D类音频功率放大器300的使用过程中，另一个扬声器端子被连接至中间供电电平1/2Pvdd。因此，跨接扬声器350的电压是Vsw_a-1/2Pvdd。输出驱动器340的第二支路包括第三可控制的SCS，Qa2，具有连接至驱动器输出节点Vsw_a的第一端并且具有连接至第二中间节点302的第二端；以及第四可控制的SCS，Qa3，具有连接至第二中间节点302的第一端并且具有连接至正直流供电电压轨Pvdd的第二端。本领域的技术人员将理解，输出驱动器340的第一、第二、第三和第四可控制的半导体开关中的每个均可包括诸如PMOS、NMOS或LDMOS功率晶体管的MOSFET功率晶体管。
开关矩阵330包括耦接至单个直流输入电压节点312的单个开关输入端以及以第五SCS，Qa4和第六SCS，Qa5的形式的两个可控制的半导体开关。第五SCS，Qa4的第一端(例如，漏极端子)连接至输出驱动器340的第一中间节点301并且Qa4的第二端连接至节点312处的开关输入端以接收中间供电电平1/2Pvdd。第六SCS，Qa5具有连接至开关输入端的第一端和连接至输出驱动器340的第二中间节点302的第二端。六个可控制的SCS Qa0～Qa5中的每个具有控制端子，例如栅极端子，用于根据合适的控制信号在导通/接通状态与非导通/断开状态之间切换所讨论的SCS。在操作中，双输出DC-DC功率转换器320产生第一直流输出电压Pvdd和第二直流输出电压1/2Pvdd，以便为输出驱动器340和开关矩阵330提供电力，并且因此将等间隔的DC电压提供至后面的电路。双输出DC-DC功率转换器320可以由电力输入端310处的任何合适的电源(例如可充电电池或电池组(Vbat))供电。为了在驱动器输出节点Vsw_a处产生放大音频信号，六个可控制的SCS Qa0～Qa5的SCS控制端由相应的调制控制信号驱动，例如，如波形图360中所示。调制控制信号由控制电路370产生，该控制电路在其中包括多相PWM调制器。输入音频信号Vmod被施加至两个比较器311，312的相应的非反相输入。两个比较器311，312的相应的反相输入接收互补的三角波形信号，即相反极性的波形。提供至输出驱动器340的SCS Qa0至Qa3以及开关矩阵330的SCS Qa4至Qa5的调制控制信号Qa0～Qa5的最终波形均在波形图360中描绘。此外，波形图360示出在驱动器输出节点Vsw_a处的结果电压，跨接扬声器350的结果电压Vsw_a-1/2Pvdd，在第二中间节点302处的结果电压Vpa以及在第一中间节点301处的结果电压Vna——所有这些均反映控制电路370的操作。
因此，用于Qa4至Qa5的调制控制信号具有相反的极性和大致180度的相移，而用于SCS Qa3至Qa4的调制控制信号具有相同的极性和大致0度的相移。Qa1至Qa2的调制控制信号具有相反的极性和180度的相移。
因此，施加至开关矩阵330的开关输入端312的第二直流输出电压(1/2Pvdd)被依次连接至第一中间节点301和第二中间节点302。第二直流输出电压1/2Pvdd在Qa4是导通的并且Qa5是非导通时，通过Qa4的导通电阻被连接至第一中间节点301。同样地，第二直流输出电压1/2Pvdd在Qa5是导通的并且Qa4是非导通时，通过Qa5的导通电阻被连接至第二中间节点302。Qa4至Qa5的调制控制信号的相反极性确保了在任意给定时间这些SCS中的仅一个导通。控制电路370优选地被配置为将输出驱动器340依次放置在分别如321、322和323的至少三个不同的状态或配置下，如在图3的波形图360上指出的。
在第一状态321下，Qa0、Qa2和Qa5是非导通的，而Qa1、Qa3和Qa4是导通的-其中相应的波形指出在相关联的可控制的半导体开关的控制端子处所指的调制控制信号的逻辑电平。在第二状态322下，Qa1、Qa3和Qa4是非导通的，而Qa0、Qa2和Qa5是导通的。在第三状态或配置323下，Qa1、Qa3和Qa4是非导通的，而Qa0、Qa2和Qa5是导通的。控制电路370优选地被配置为在输出驱动器340的至少操作时段过程中，将输出驱动器在这三个状态321、322、323之间如下依次切换：第一状态321→第二状态322→第三状态323→第二状态322→第一状态321。
图4示出根据本发明的第二实施方式的具有H桥或差分/BTL输出驱动器拓扑的3级D类音频功率放大器400的简化框图。3级D类音频功率放大器400包括可选的双输出升压DC-DC功率转换器420。双输出DC-DC功率转换器420可以与以上结合本发明的第一实施方式所描述的双输出DC-DC功率转换器320大致相同。同样地，双输出升压DC-DC功率转换器420的电源410可以与先前论述的电源310相同。输出驱动器440包括以所谓的H桥或BTL拓扑配置的两个单独的驱动器电路，具有和先前论述的输出驱动器340和开关矩阵330大不相同的相关联的开关矩阵。输出驱动器440的第一驱动器部包括串联耦接在正直流供电轨Pvdd和负直流供电轨(在本实施方式中是接地电位)之间的四个可控制的半导体开关Qa0、Qa1、Qa2和Qa 3。开关矩阵包括可控制的SCS Qa4和Qa5。本领域的技术人员将理解，该D类音频功率放大器400的第一驱动器部和相关联的开关矩阵的部件和操作的特性可以与以上论述的本发明的第一实施方式的输出驱动器340和开关矩阵330的那些相同。具体地，提供至输出驱动器440的SCS Qa0至Qa3和开关矩阵的SCS Qa4至Qa5的相应的控制端的调制控制信号Qa0-Qa5的波形可以与波形图360上描绘的相应的波形相同。调制控制信号可以通过与第一实施方式的控制电路370相似的控制电路(未示出)产生，但是该控制电路具有用于H桥输出驱动器440的某些额外的逻辑电路，如以下论述的。与第一输出驱动器340相比，输出驱动器440包括第二驱动器部，该第二驱动器部包括串联耦接在正直流供电轨Pvdd和负直流供电轨(接地)之间的四个可控制的半导体开关Qa6、Qa7、Qa8和Qa9。第二开关矩阵包括可控制的SCS Qa10和Qa11。当然，第一和第二开关矩阵可以被视为3级D类音频功率放大器400的单个的更大的开关矩阵。输出驱动器440的第一驱动器部和第二驱动器部优选地是大致相同的。第一驱动器部包括第一中间节点401和第二中间节点402并且第二驱动器部包括第三中间节点403和第四中间节点404。
输出驱动器440包括第一驱动器部的Qa1和Qa2之间的互连节点421处的第一驱动器输出节点Vsw_a以及第二驱动器部的Qa7和Qa8之间的互连节点422处的第二驱动器输出节点Vsw_b。第一和第二驱动器输出节点Vsw_a，Vsw_b根据跨接第一和第二驱动器输出节点Vsw_a，Vsw_b的差分和调制驱动电压的音频信号分量，可连接至扬声器450的一对扬声器端子以用于声音再现。
多相PWM调制器被配置为产生或得出用于第二驱动器部的调制控制，其相对于在波形图360上描绘的相应的调制控制信号Qa0～Qa5是反相的。因此，施加至Qa6的栅极端子的调制控制信号相对于调制控制信号Qa0是反相的或者相反的极性的，并且施加至Qa7的栅极端子的调制控制信号相对于波形图360上的调制控制信号Qa1是反相的，并且以此类推。因此，第一和第二驱动器输出节点Vsw_a，Vsw_b处的输出电压是反相的，并且与由以上论述的单端D类音频功率放大器300产生的驱动电压相比提供跨接扬声器450的加倍的驱动电压。
在又一个实施方式中，结合图4示意性地示出，包括四相PWM调制器的控制电路470被配置为产生或得出用于第二驱动器部的Qa6～Qa11的PWM调制控制，其相对于波形图360上描绘的用于Qa0～Qa5的相应调制控制信号是反相的并且具有大致90度的相移，以提供跨接第一和第二驱动器输出节点Vsw_a，Vsw_b的PWM驱动信号，该PWM驱动信号包括由第一和第二驱动器部的调制控制的反相特性提供的5个不同的电压电平，而不是3个不同的电压电平。
表1，以下列出用于SCS Qa1至Qa11的调制控制的相对相位和极性。在以下表1和表2中，“极性”列中的(+)指的是非反相调制控制信号并且“极性”列中的(-)指的是相对于(+)的反相调制控制信号。因此，例如，用于Qa0和Qa3的调制控制信号是反相的或互补的，并且例如，用于Qa1和Qa2的调制控制信号是反相的或互补的。
提供至H桥输出驱动器和开关矩阵的SCS Qa0～Qa11的相应的控制端的PWM调制控制信号Qa0～Qa11的结果波形均在波形图460中描绘。此外，波形图460示出跨接驱动器输出的结果驱动电压。
Figure BDA0001334584230000141
表1
控制电路470可以被配置为：在输出驱动器440的至少一操作时段过程中，使输出驱动器在波形图460上指出的四个配置或状态521、522、523、524之间如下依次切换：第一配置521→第二配置522→第三配置523→第四配置524→第一配置521。
图5示出根据本发明的第三实施方式的4级单端D类音频功率放大器500的简化框图。因此，N＝4。4级单端D类音频功率放大器500可包括多输出升压DC-DC功率转换器520。多输出升压DC-DC功率转换器520被配置为产生第一直流输出电压Pvdd，以用于D类音频功率放大器500的单端输出驱动器540的正直流供电轨。多输出升压DC-DC功率转换器520进一步被配置为用于产生第二直流输出电压2/3Pvdd，施加至D类音频功率放大器500的开关矩阵530的第一开关输入端523。第二直流输出电压2/3Pvdd的电压电平或幅度可以是正直流供电轨Pvdd的电平的大约三分之二。多输出升压DC-DC功率转换器520进一步产生第三直流输出电压1/3Pvdd，施加至开关矩阵的第二开关输入端521。第三直流输出电压1/3Pvdd的电压电平或幅度可以是正直流供电轨Pvdd的电平的大约三分之一。多输出DC-DC功率转换器520可包括申请人的共同未决的欧洲专利申请No.14187490.9中公开的多输出DC-DC功率转换器电路中的一个。
单端输出驱动器540包括串联/级联地耦接或连接在正直流供电轨Pvdd和负直流供电轨(在D类音频功率放大器500的本实施方式中是接地电位)之间的六个可控制的SCSQa0、Qa1、Qa2、Qa3、Qa4、Qa5和Qa6。单端输出驱动器540包括中间节点501、502、503、504。输出驱动器540的第一支路包括Qa0、Qa1和Qa2，其中的每个均可包括NMOS或LDMOS晶体管。Qa2的漏极端子被连接至驱动器输出节点Vsw_a。输出驱动器540的第二支路包括Qa3、Qa4、Qa5，其中的每个均可包括PMOs或LDMOS晶体管。Qa3的漏极端子被连接至驱动器输出节点Vsw_a。驱动器输出节点Vsw_a可连接至扬声器550的端子或输入端以用于声音再现。在D类音频功率放大器500的使用过程中，另一个扬声器端子可以连接至第二直流输出电压1/3Pvdd。因此，跨接扬声器550的驱动电压是Vsw_a-1/3Pvdd。输出驱动器540的第二支路包括Qa4、Qa5和Qa6，其中Qa3具有连接至驱动器输出节点Vsw_a的第一端或漏极端子。Qa3的第二端被连接至在第三中间节点503处的Qa4。Qa5具有连接至正直流供电轨Pvdd的源极端子，以及连接至第四中间节点504处的Qa4的源极的漏极端子。本领域的技术人员将理解，输出驱动器540的第一至第六可控制的半导体开关中的每个均可以包括诸如PMOS、NMOS或LDMOS功率晶体管的MOSFET功率晶体管。
开关矩阵530包括耦接至升压DC-DC转换器520的第二和第三直流输出电压的相应的一个的先前论述的第一和第二开关输入端523，521。此外，开关矩阵530包括连接至输出驱动器540的相应的中间节点501、502、503、504的至少四个开关输出端511、512、513、514。开关矩阵530包括以Qa6、Qa7、Qa8、Qa9、Qa10和Qa11的形式的本实施方式中的六个可控制的半导体开关。十一个可控制的SCS Qa0～Qa11中的每个均具有控制端，诸如栅极端子，用于根据合适的调制控制信号(例如如上所述的PWM调制控制信号)使所论述的SCS在导通/接通状态和非导通/断开状态之间切换。在操作中，多输出DC-DC功率转换器520产生第一、第二和第三直流输出电压Pvdd、2/3Pvdd和1/3Pvdd，以为输出驱动器540和开关矩阵530提供电力，并且因此将一组等间隔的直流电压提供至后面的电路。双输出DC-DC功率转换器520可以由任何合适的电源供电，例如可充电电池或电池组(Vbat)510。为了在驱动器输出节点Vsw_a处产生放大音频信号，六个可控制的SCS Qa0～Qa5的SCS控制端由结合本发明的第二实施方式和相应的波形图360在之前论述的相应的调制控制信号驱动。在操作过程中，开关矩阵530通过将合适的信号电平施加至开关矩阵530的SCS Qa6、Qa7、Qa8、Qa9、Qa10和Qa11的控制端，将第二中间节点502依次连接至第二和第三直流输出电压2/3Pvdd和1/3Pvdd并且将第三中间节点503依次连接至第二和第三直流输出电压2/3Pvdd和1/3Pvdd。本领域技术人员将理解，通过将例如Qa6和Qa10切换至它们的导通状态并且同时将例如Qa7、Qa8、Qa9和Qa11切换至它们的非导通状态，第二中间节点502可以连接至第二直流输出电压2/3Pvdd。此外，第二中间节点502可以通过将例如Qa6和Qa9切换至它们的导通状态，并且同时将例如Qa9、Qa7和Qa11切换至它们的非导通状态而连接至第三直流输出电压1/3Pvdd。本领域的技术人员将理解，第三中间节点503可以通过选择开关矩阵530的SCS Qa6、Qa7、Qa8、Qa9、Qa10和Qa11的合适的状态或配置，来依次连接至第二直流输出电压2/3Pvdd和第三直流输出电压1/3Pvdd。此外，遵循由图2的表260设计的4级输出驱动器(N＝4)的一般状态切换规则，本领域的技术人员将理解，第一中间节点501可以选择性地仅连接至第三直流输出电压1/3Pvdd，并且相同的特征适用于第四中间节点504。
用于该4级单端D类音频功率放大器500的SCS Qa0-Qa11的调制控制信号可以通过遵循用于控制电路370，470的先前论述的设计原理由合适地配置的多相PWM调制器(未示出)产生。以下表2列出由多相PWM调制器产生的并且施加于单端输出驱动器或级540的SCSQa1-Qa5的控制端以及开关矩阵530的SCS Qa6-Qa11的控制端的调制控制信号的相对相位和极性。
Figure BDA0001334584230000171
表2。
图6示出根据本发明的第四实施方式的具有H桥或差分/BTL输出驱动器拓扑的4级D类音频功率放大器600的简化框图。4级D类音频功率放大器600包括可选的三输出升压DC-DC功率转换器620。三输出DC-DC功率转换器620可以与结合本发明的第三实施方式的以上描述的三输出DC-DC功率转换器520大致相同。同样地，电源610可以与先前论述的电源310，510相同。输出驱动器440包括配置为所谓的H桥或BTL拓扑的两个单独的驱动电路640a，640b，具有相关联的开关矩阵630a，630b。第一驱动器部640a包括串联耦接在正直流供电轨Pvdd和负直流供电轨(在本实施方式中是接地电位)之间的六个可控制的半导体开关Qa0～Qa5。开关矩阵630a可以与本发明的第三实施方式的先前论述的开关矩阵530相同。本领域技术人员将理解，该4级D类音频功率放大器600的第一驱动器部640a和相关联的开关矩阵630a的部件和操作的特性可以与以上论述的本发明的第三实施方式的输出驱动器540和开关矩阵530的那些相同。具体地，提供至输出驱动器540的SCS Qa0～Qa5和开关矩阵的SCSQa6～Qa11的相应的控制端的调制控制信号Qa0～Qa5的波形可以与表2中列出的相应的波形相同。调制控制信号可以由合适的多相PWM调制器(未示出)产生。输出驱动器包括第二驱动器部640b，该第二驱动器部包括串联耦接在正直流供电轨Pvdd和负直流供电轨(接地)之间的六个可控制的半导体开关Qa12～Qa17。第二开关矩阵630b控制第二和第三直流输出电压2/3Pvdd和1/3Pvdd耦接至第二驱动器部640b的第一、第二、第三和第四中间节点605、606、607、608的顺序。第一开关矩阵630b同样地控制第二和第三直流输出电压2/3Pvdd和1/3Pvdd耦接至第一驱动器部640a的第一、第二、第三和第四中间节点601、602、603、604的顺序。当然，第一和第二开关矩阵630a，630b可以被视为4级D类音频功率放大器600的单个更大的开关矩阵。输出驱动器的第一和第二驱动器部640a，640b优选地大致相同。
输出驱动器包括第一驱动器部640a的Qa2和Qa3之间的互连节点处的第一驱动器输出节点Vsw_a以及第二驱动器部640b的Qa14和Qa15之间的互连节点处的第二驱动器输出节点Vsw_b。第一和第二驱动器输出节点Vsw_a，Vsw_b根据跨接第一和第二驱动器输出节点Vsw_a，Vsw_b的差分和调制驱动电压的音频信号分量，可连接至扬声器650的一对扬声器端子以用于声音再现。
多相PWM调制器(未示出)被配置为产生或得出用于第二驱动器部640b和第二开关矩阵630b的调制控制信号，该调制控制信号相对于以上表1中列出的相应的调制控制信号Qa0～Qa11是反相的并且相移大致60度。因此，由多相PWM调制器产生的调制控制信号的相对相和极性如下，使用与表1和表2相同的符号约定：
Qa11:(-)0°
Qa10:(+)0°
Qa9:(-)0°
Qa8:(+)0°
Qa7:(-)120°
Qa6:(+)120°
Qa5:(+)0°
Qa4:(+)120°
Qa3:(+)240°
Qa2:(-)240°
Qa1:(-)120°
Qa0:(-)0°
Qa23:(+)300°
Qa22:(-)300°
Qa21:(+)300°
Qa20:(-)300°
Qa19:(+)60°
Qa18:(-)60°
Qa17:(-)300°
Qa16:(-)60°
Qa15:(-)180°
Qa14:(+)180°
Qa13:(+)60°
Qa12:(+)300°
其中，第一开关矩阵630a包括SCS Qa6～Qa11并且第二开关矩阵630b包括SCSQa18至Qa23。
图7示出具有可替换的拓扑的开关矩阵730，其耦接至以上论述的4级D类音频功率放大器600的输出驱动器的第一驱动器部640a或第二驱动器部640b。
图8示出根据本发明的第五实施方式的5级单端D类音频功率放大器800的简化框图。因此，N＝5。5级单端D类音频功率放大器800可包括多输出升压DC-DC功率转换器820。多输出升压DC-DC功率转换器820被配置为产生第一直流输出电压，用于D类音频功率放大器800的单端输出驱动器840的正直流供电轨Pvdd。多输出升压DC-DC功率转换器820进一步被配置为产生第二直流输出电压3/4Pvdd，用于施加至D类音频功率放大器800的开关矩阵830的第一开关输入端825。第二直流输出电压3/4Pvdd的电压电平或幅度可以是正直流供电轨Pvdd的电平的大约四分之三。多输出升压DC-DC功率转换器520进一步产生第三直流输出电压1/2Pvdd，施加至开关矩阵830的第二开关输入端823，并且产生第四直流输出电压1/4Pvdd，施加至开关矩阵830的第三开关输入端821。第三直流输出电压1/2Pvdd的电压电平或幅度可以是正直流供电轨Pvdd的电平的大约二分之一，并且第四直流输出电压1/4Pvdd可以是正直流供电轨Pvdd的大约四分之一。多输出DC-DC功率转换器820可包括申请人的共同未决的欧洲专利申请No.14187490.9中公开的多输出DC-DC功率转换器电路中的一个。开关矩阵830包括SCS Qa10至Qa19。单端输出驱动器840包括串联/级联地耦接或连接在正直流供电轨Pvdd和负直流供电轨(在D类音频功率放大器800的本实施方式中是接地电位)之间的至少八个可控制的SCS Qa0、Qa1、Qa2、Qa3、Qa4、Qa5、Qa6、Qa7和Qa8。此外，单端输出驱动器840包括中间节点801、802、803、804、805和806。Qa0至Qa4中的每个均可包括NMOS或LDMOS晶体管。Qa3的漏极端子被连接至驱动器输出节点Vsw_a。Qa5至Qa8中的每个均可包括PMOS或LDMOS晶体管。Qa4的漏极端子被连接至驱动器输出节点Vsw_a。驱动器输出节点Vsw_a可连接至扬声器850的端子或输入端以用于声音再现。在D类音频功率放大器800的使用过程中，另一个扬声器端子可以连接至第三直流输出电压1/2Pvdd。因此跨接扬声器850的驱动电压是Vsw_a-1/2Pvdd。本领域的技术人员将理解，输出驱动器840的第一至第八可控制的半导体开关中的每个均可以包括诸如PMOS、NMOS或LDMOS功率晶体管的MOSFET功率晶体管。
开关矩阵830包括连接至六个中间节点801至807中的相应的一个的至少六个开关输出端。19个可控制的SCS Qa0至Qa19中的每个具有控制端子，诸如栅极端子，用于根据合适的调制控制信号(例如如上所述的PWM调制控制信号)使所论述的SCS在导通/接通状态和非导通/断开状态之间切换。三输出DC-DC功率转换器820可以由任何合适的电源/能量源供电，例如可充电电池或电池组810。为了在驱动器输出节点Vsw_a处产生放大音频信号，八个可控制的SCS Qa0至Qa7的控制端由结合本发明的第三实施方式和相应的波形图360之前论述的相应的调制控制信号驱动。在操作过程中，开关矩阵830遵循由图2的表260设计的5级输出驱动器(N＝5)的一般状态切换规则将中间节点801至807依次连接至第二、第三和第四直流输出电压中的一个或多个。
该5级单端D类音频功率放大器800的SCS Qa0至Qa19的调制控制信号可以由遵循控制电路370，470的先前论述的设计原理的合适地配置的多相PWM调制器(未示出)产生。由多相PWM调制器产生的并施加至单端输出驱动器或级840的SCS Qa1至Qa7的控制端以及开关矩阵830的SCS Qa8至Qa19的控制端的调制控制信号的相对相位和极性可以如下，使用与表1和表2相同的符号约定：
Qa19：(-)0°
Qa18：(+)0°
Qa17：(-)0°
Qa16：(+)0°
Qa15：(-)0°
Qa14：(+)0°
Qa13：(-)90°
Qa12：(+)90°
Qa11：(-)90°
Qa10：(+)90°
Qa9：(-)180°
Qa8：(+)180°
Qa7：(+)0°
Qa6：(+)90°
Qa5：(+)180°
Qa4：(+)270°
Qa3：(-)270°
Qa2：(-)180°
Qa1：(-)90°
Qa0：(-)0°
此外，单端D类音频功率放大器800的5级H桥变型可包括与第一驱动器部840相同的第二驱动器部以及与开关矩阵830相同的第二开关矩阵。在后者的情况下，第二驱动器部可包括可控制的SCS Qa20至Qa27并且第二开关矩阵包括可控制的SCS Qa28至Qa39。由多相PWM调制器产生的并施加至SCS Qa20至Qa39的控制端的调制控制信号的相对相移和极性相对于以上列出的单端D类音频功率放大器800的相应的调制控制信号Qa至Qa19是反相的并相移大致45度。因此，由多相PWM调制器产生的调制控制信号的相对相位和极性如下：
Qa39：(+)315°
Qa38：(-)315°
Qa37：(+)315°
Qa36：(-)315°
Qa35：(+)315°
Qa34：(-)315°
Qa33：(+)225°
Qa32：(-)225°
Qa31：(+)225°
Qa30：(-)225°
Qa29：(+)135°
Qa28：(-)135°
Qa27：(-)315°
Qa26：(-)225°
Qa25：(-)135°
Qa24：(-)45°
Qa23：(+)45°
Qa22：(+)135°
Qa21：(+)225°
Qa20：(+)315°

Claims (12)

1.一种多级D类音频功率放大器，用于将N级驱动信号提供给扬声器，所述多级D类音频功率放大器包括：
第一输出驱动器，其包括：
2×(N-1)个可控制的半导体开关，其串联耦接在第一直流供电轨和第二直流供电轨之间，其中，所述2×(N-1)个可控制的半导体开关的控制端能够连接至2×(N-1)个调制控制信号中的相应一个，
2×(N-2)个中间节点，其介于串联连接的所述2×(N-1)个可控制的半导体开关之间，
驱动器输出节点或端子，其被布置在串联连接的所述2×(N-1)个可控制的半导体开关的中点处并且能够连接至所述扬声器的第一输入端；
(N-2)个直流输入电压节点，其用于接收(N-2)个直流输入电压；
开关矩阵，其包括多个可控制的半导体开关，所述开关矩阵包括：耦接至所述(N-2)个直流输入电压节点中的相应一个的(N-2)个开关输入端，以及耦接至所述第一输出驱动器的所述2×(N-2)个中间节点中的相应一个的2×(N-2)个开关输出端；
控制电路，其被配置为：根据所述第一输出驱动器的所述2×(N-1)个调制控制信号中的一个或多个，将所述(N-2)个直流输入电压中的每个经由所述开关矩阵依次连接至所述第一输出驱动器的所述2×(N-2)个中间节点的预定节点组；以及
多输出DC-DC功率转换器，其被配置为通过利用缩放因子：(n-2)/[N-1]，其中n＝4至N，对耦接至所述第一输出驱动器的所述第一直流供电轨的电平Pvdd进行缩放，来产生具有相等电压间隔的所述(N-2)个直流输入电压，
其中，N是大于或等于4的正整数。
2.根据权利要求1所述的多级D类音频功率放大器，其中，所述控制电路包括多相脉冲宽度调制器，其被配置为产生(N-1)个单独的相位以产生用于所述第一输出驱动器的所述2×(N-1)个可控制的半导体开关的控制端的相应的脉冲宽度调制控制信号。
3.根据权利要求2所述的多级D类音频功率放大器，其中，所述控制电路进一步被配置为针对所述开关矩阵的所述多个可控制的半导体开关的相应控制端，产生脉冲宽度调制控制信号。
4.根据权利要求1所述的多级D类音频功率放大器，进一步包括：
第二输出驱动器，其包括：
2×(N-1)个可控制的半导体开关，其串联耦接在所述第一直流供电轨和所述第二直流供电轨之间，其中，所述第二输出驱动器的所述2×(N-1)个可控制的半导体开关的控制端能够连接至2×(N-1)个调制控制信号中的相应一个，
2×(N-2)个中间节点，其介于所述第二输出驱动器的串联连接的所述2×(N-1)个可控制的半导体开关之间，
第二驱动器输出节点或端子，其被布置在所述第二输出驱动器的串联连接的所述2×(N-1)个可控制的半导体开关的中点处并且能够连接至所述扬声器的第二输入端；以及
第二开关矩阵，其包括多个可控制的半导体开关，所述第二开关矩阵包括：(N-2)个开关输入端，其耦接至所述(N-2)个直流输入电压节点中的相应一个；以及2×(N-2)个开关输出端，其耦接至所述第二输出驱动器的所述2×(N-2)个中间节点中的相应一个，其中，所述第二输出驱动器的所述2×(N-1)个调制控制信号中的每个相对于所述第一输出驱动器的相应的调制控制信号是反相的。
5.根据权利要求1所述的多级D类音频功率放大器，其中N＝3，并且：
所述第一输出驱动器包括串联耦接在所述第一直流供电轨和所述第二直流供电轨之间的第一可控制的半导体开关、第二可控制的半导体开关、第三可控制的半导体开关和第四可控制的半导体开关，并且
其中，所述第一可控制的半导体开关、第二可控制的半导体开关、第三可控制的半导体开关和第四可控制的半导体开关的相应的控制端能够连接至4个调制控制信号中的相应的一个；
其中，所述第一输出驱动器包括布置在串联连接的所述第一可控制的半导体开关和所述第二可控制的半导体开关之间的第一中间节点以及布置在串联连接的所述第三可控制的半导体开关和所述第四可控制的半导体开关之间的第二中间节点；
其中，所述开关矩阵包括：
第五可控制的半导体开关，包括：开关输入端，耦接至第一直流输入电压节点；以及开关输出端，耦接至所述第一输出驱动器的所述第一中间节点；以及
第六可控制的半导体开关，包括：开关输入端，耦接至所述第一直流输入电压节点；以及开关输出端，耦接至所述第一输出驱动器的所述第二中间节点；以及
所述控制电路被配置为：
依次根据所述第五可控制的半导体开关的调制控制信号，将所述第一直流输入电压连接至所述第一中间节点并且根据所述第六可控制的半导体开关的调制控制信号将所述第一直流输入电压连接至所述第二中间节点，其中，所述第五可控制的半导体开关和所述第六可控制的半导体开关的调制控制信号是反相的。
6.根据权利要求1所述的多级D类音频功率放大器，其中，所述第一输出驱动器的所述2×(N-1)个可控制的半导体开关中的每个包括MOSFET功率晶体管。
7.根据权利要求1所述的多级D类音频功率放大器，其中，所述开关矩阵的所述多个可控制的半导体开关中的每个包括MOSFET晶体管。
8.根据权利要求1所述的多级D类音频功率放大器，其中，所述第一输出驱动器的所述2×(N-1)个可控制的半导体开关和所述开关矩阵的所述多个可控制的半导体开关单片集成在硅半导体基板上。
9.根据权利要求1所述的多级D类音频功率放大器，其中，所述多输出DC-DC转换器被配置为产生1V至30V范围内的最大直流电压。
10.根据权利要求6或7所述的多级D类音频功率放大器，其中，所述MOSFET功率晶体管包括PMOS、NMOS或LDMOS功率晶体管。
11.根据权利要求9所述的多级D类音频功率放大器，其中，所述多输出DC-DC转换器被配置为产生1V至20V范围内的最大直流电压。
12.根据权利要求11所述的多级D类音频功率放大器，其中，所述多输出DC-DC转换器被配置为产生2V至10V范围内的最大直流电压。
CN201580071400.4A 2014-12-30 2015-12-28 多级d类音频功率放大器 Active CN107112955B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP14200658 2014-12-30
EP14200658.4 2014-12-30
EP15179722 2015-08-04
EP15179722.2 2015-08-04
PCT/EP2015/081281 WO2016107841A1 (en) 2014-12-30 2015-12-28 Multi-level class d audio power amplifiers

Publications (2)

Publication Number Publication Date
CN107112955A CN107112955A (zh) 2017-08-29
CN107112955B true CN107112955B (zh) 2020-11-20

Family

ID=55077500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580071400.4A Active CN107112955B (zh) 2014-12-30 2015-12-28 多级d类音频功率放大器

Country Status (6)

Country Link
US (2) US10284155B2 (zh)
EP (1) EP3241275B1 (zh)
JP (1) JP2018502511A (zh)
KR (1) KR102551525B1 (zh)
CN (1) CN107112955B (zh)
WO (1) WO2016107841A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3402070B1 (en) * 2017-05-11 2020-02-12 Infineon Technologies Austria AG Class d audio amplifier with adjustable gate drive
CA3210579A1 (en) * 2018-02-23 2019-08-29 Qsc, Llc Audio amplifier assemblies, processes, and methods
US10666209B2 (en) * 2018-09-27 2020-05-26 Apple Inc. Increased output impedance switching amplifier and low-side recycle mode
CN109412411B (zh) * 2018-10-12 2020-09-01 嘉兴禾润电子科技有限公司 一种自适应多段升压、带自动限流保护功能的Boost升压芯片
US10972016B2 (en) * 2018-10-24 2021-04-06 Solaredge Technologies Ltd. Multilevel converter circuit and method
EP4241378A4 (en) * 2020-11-04 2024-07-17 Harman Professional Inc SYSTEM AND METHOD FOR REDUCING POWER RAIL PUMP IN CLASS D AUDIO AMPLIFIERS
CN115865075A (zh) * 2021-09-23 2023-03-28 瑞昱半导体股份有限公司 驱动电路与信号转换电路
US11689165B1 (en) 2021-12-27 2023-06-27 Dialog Semiconductor B.V. Adaptive sample and hold circuit for signal amplifier range selection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190225B2 (en) * 2004-09-23 2007-03-13 Maxim Integrated Products, Inc. Efficient low EMI switching output stages and methods
CN101127509A (zh) * 2006-08-17 2008-02-20 松下电器产业株式会社 用于开关功率放大器的过电流保护的计时器复位电路
CN101569091A (zh) * 2006-11-17 2009-10-28 Nxp股份有限公司 D类放大器
CN101989842A (zh) * 2009-07-31 2011-03-23 瑞萨电子株式会社 运算放大器和使用运算放大器的半导体器件
CN103620954A (zh) * 2011-06-14 2014-03-05 梅鲁斯音频有限公司 功率晶体管栅极驱动器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4010124B2 (ja) 1995-01-11 2007-11-21 セイコーエプソン株式会社 電源回路、液晶表示装置及び電子機器
US5715153A (en) 1996-12-11 1998-02-03 International Power Devices, Inc. Dual-output DC-DC power supply
US7319763B2 (en) * 2001-07-11 2008-01-15 American Technology Corporation Power amplification for parametric loudspeakers
US6756772B2 (en) 2002-07-08 2004-06-29 Cogency Semiconductor Inc. Dual-output direct current voltage converter
US7224085B2 (en) 2003-11-14 2007-05-29 Texas Instruments Incorporated Single inductor dual output buck converter
US7061214B2 (en) 2003-11-25 2006-06-13 Texas Instruments Incorporated Single inductor dual output buck converter with frequency and time varying offset control
DE102005030565B3 (de) * 2005-06-30 2006-10-12 Infineon Technologies Ag Leistungsausgangsstufe
US8049561B2 (en) 2006-10-26 2011-11-01 Nxp B.V. Class D amplifier
GB2444984B (en) 2006-12-22 2011-07-13 Wolfson Microelectronics Plc Charge pump circuit and methods of operation thereof
GB2475633B (en) 2006-12-22 2011-10-05 Wolfson Microelectronics Plc Audio amplifer circuit and electronic apparatus including the same
US7812579B2 (en) 2006-12-30 2010-10-12 Advanced Analogic Technologies, Inc. High-efficiency DC/DC voltage converter including capacitive switching pre-converter and up inductive switching post-regulator
JP2010213114A (ja) 2009-03-11 2010-09-24 Yamaha Corp Ｄ級増幅回路
DE102009060504B4 (de) 2009-12-23 2014-07-03 Atmel Corp. Schaltung und Verfahren zur Einstellung eines Offset-Ausgangsstroms für einen Eingangsstromverstärker
US8466743B2 (en) * 2010-04-27 2013-06-18 Broadcom Corporation Ground-referenced common-mode amplifier circuit and related method
DE112011102550T5 (de) 2010-07-30 2013-05-02 Mitsubishi Electric Corporation DC/DC-Umwandler
US8526640B2 (en) * 2010-08-25 2013-09-03 Modiotek Co., Ltd. Apparatus and method for switching audio amplification
WO2012055968A1 (en) * 2010-10-27 2012-05-03 Merus Aps Audio amplifier using multi-level pulse width modulation
EP2544344B1 (en) 2011-07-04 2015-05-27 Dialog Semiconductor GmbH Triple mode charge-pump.
US8643436B2 (en) 2011-11-22 2014-02-04 Analog Devices, Inc. Multi-level boosted Class D amplifier
US9088251B2 (en) * 2012-04-26 2015-07-21 Qualcomm Incorporated Overcurrent protection for class D power amplifier
JP5866010B2 (ja) 2012-07-19 2016-02-17 三菱電機株式会社 電力変換装置
US10110130B2 (en) 2012-08-12 2018-10-23 Loai Galal Bahgat Salem Recursive DC-DC converter
EP2750287B1 (en) * 2012-12-27 2017-10-04 OCT Circuit Technologies International Limited Cascode bias of power MOS transistors
KR102515911B1 (ko) 2014-10-02 2023-03-31 인피니언 테크놀로지스 오스트리아 아게 다중 출력 부스트 dc-dc 전력 컨버터
EP3242385A1 (en) * 2016-05-06 2017-11-08 Merus Audio ApS A load adaptable boost dc-dc power converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190225B2 (en) * 2004-09-23 2007-03-13 Maxim Integrated Products, Inc. Efficient low EMI switching output stages and methods
CN101127509A (zh) * 2006-08-17 2008-02-20 松下电器产业株式会社 用于开关功率放大器的过电流保护的计时器复位电路
CN101569091A (zh) * 2006-11-17 2009-10-28 Nxp股份有限公司 D类放大器
CN101989842A (zh) * 2009-07-31 2011-03-23 瑞萨电子株式会社 运算放大器和使用运算放大器的半导体器件
CN103620954A (zh) * 2011-06-14 2014-03-05 梅鲁斯音频有限公司 功率晶体管栅极驱动器

Also Published As

Publication number Publication date
CN107112955A (zh) 2017-08-29
US20190238107A1 (en) 2019-08-01
EP3241275B1 (en) 2021-02-17
KR20170102177A (ko) 2017-09-07
JP2018502511A (ja) 2018-01-25
EP3241275A1 (en) 2017-11-08
US10985717B2 (en) 2021-04-20
KR102551525B1 (ko) 2023-07-06
US20170359037A1 (en) 2017-12-14
WO2016107841A1 (en) 2016-07-07
US10284155B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
CN107112955B (zh) 多级d类音频功率放大器
KR101815076B1 (ko) 멀티­레벨 펄스폭 변조를 사용하는 오디오 증폭기
EP2845314B1 (en) Class d audio amplifier with adjustable loop filter characteristics
US9628064B2 (en) Multiphase pulse width modulator for class D audio amplifiers
US8526640B2 (en) Apparatus and method for switching audio amplification
US8558617B2 (en) Multilevel class-D amplifier
CN104753475B (zh) X类放大器
Jasielski et al. Cancellation of common-mode output signal in Class-BD audio amplifiers
Callemeyn et al. A stacked full-bridge topology for high voltage DC-AC conversion in standard CMOS technology
Callemeyn et al. stacked full-bridge topology for high voltage DC-AC conversion in standard CMOS tech

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Denmark Herlev

Applicant after: Infineon Technologies Denmark Ltd.

Address before: Denmark Herlev

Applicant before: MERUS AUDIO APS

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181018

Address after: Villach

Applicant after: INFINEON TECHNOLOGIES AUSTRIA AG

Address before: Denmark Herlev

Applicant before: Infineon Technologies Denmark Ltd.

GR01 Patent grant
GR01 Patent grant