CN107086047B - 用于集成电路的存储器初始化的系统和方法 - Google Patents

用于集成电路的存储器初始化的系统和方法 Download PDF

Info

Publication number
CN107086047B
CN107086047B CN201611206100.5A CN201611206100A CN107086047B CN 107086047 B CN107086047 B CN 107086047B CN 201611206100 A CN201611206100 A CN 201611206100A CN 107086047 B CN107086047 B CN 107086047B
Authority
CN
China
Prior art keywords
power
memory device
memory
integrated circuit
write operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611206100.5A
Other languages
English (en)
Other versions
CN107086047A (zh
Inventor
K·V·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wipro Ltd
Original Assignee
Wipro Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wipro Ltd filed Critical Wipro Ltd
Publication of CN107086047A publication Critical patent/CN107086047A/zh
Application granted granted Critical
Publication of CN107086047B publication Critical patent/CN107086047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及用于集成电路的存储器初始化的系统和方法。在一个实施方式中，提供了一种用于一电路的存储器初始化的方法。所述方法包括：识别配置为一存储器设备的所述电路的一部分；检测包括所述存储器设备的所述电路内的电力区域的断电状态的开始；当检测到断电状态的开始后，执行写入操作以将一预定模式的数据写入至所述存储器设备；以及在断电状态结束之后，提供存储在所述存储器设备处的所述数据用于读取操作。

Description

用于集成电路的存储器初始化的系统和方法
技术领域
本发明总体涉及集成电路技术，并且更具体地涉及用于集成电路的存储器初始化的系统和方法。
背景技术
如今，为了实现低功耗，集成电路(例如，专用集成电路(ASIC)、包括ASIC的片上系统(SoC)等)通常被设计成使得所述电路的多部分可基于操作需求而被选择性地断电。为了促进选择性通电和断电，此类集成电路可包括多个电力区域，其中与某个电力区域相关联的多个电路可独立于与另一电力区域相关联的多个电路而被断电。
图1A所示为一种具有多个电力区域的集成电路100的一个实例。如图1A所示，集成电路100还包括与电力区域116相关联的存储器块112和逻辑块114、与电力区域126相关联的存储器块122和逻辑块124，以及与电力区域136相关联的存储器块132和逻辑块134。存储器块112、122和132可包括任何种类的片上存储器，例如静态随机访问存储器(SRAM)。逻辑块114、124和134可包括任何种类的电路，例如多个互补金属氧化物半导体(CMOS)电路。
集成电路100还包括一个电力管理单元(PMU)102，所述电力管理单元还可包括CMOS电路并且可个别地启用(或禁用)电力区域116、126和136中的任一个。电力区域在被启用时进入通电状态，并且在被禁用时进入断电状态。电力区域116、126和136中的每一个可选择性地与电压轨150相耦合，所述电压轨可配置为电源。PMU 102可通过将电力禁用信号(图1A中未示出，如图1B中所示)设定为某个电压电平来选择性地启用(或禁用)供应到特定电力区域的电源。作为说明性实例，当电力禁用信号达到表示逻辑“0”的电压电平时，可启用与所述电力禁用信号相耦合的电力区域。
当根据电力管理方案禁用供应到一个电力区域的电源时，所述电力区域的存储器块和逻辑块还可展现出某些行为。例如，当禁用所述电力区域时，在禁用所述电力区域之前不久写入所述存储器块中的数据将会被擦除。当再次启用供应到所述电力区域的电源时，在所述存储器块中写入任何数据之前，所述存储器块中的初始数据可为某些模式。例如，所述存储器块中的初始数据在启用所述电力区域之后可全部为逻辑“1”或全部为逻辑“0”。
另外，还可控制这些逻辑块以在根据电力管理方案禁用供应到相关电力区域的电源时展现出某些行为。例如，如图1A所示，电力区域可与本地复位信号和隔离启用信号相耦合。本地复位信号可配置成当所述电力区域在断电状态时将一些类型的逻辑电路(例如，时序逻辑电路，诸如触发器和锁存器)的逻辑状态设定为某个预定义状态。隔离启用信号可配置成启用与所述电力区域相关联的一个或多个隔离单元(“ISO单元”)。当禁用供应到所述电力区域的电源时，这些ISO单元可为至少一些逻辑电路(其可包括时序逻辑电路和组合逻辑电路两种)设定输入的逻辑状态。运用此设置，当禁用供应到多个相关电力区域的电源时，可定义逻辑块114、124和134的逻辑状态，从而当所述逻辑块的相关电力区域从断电状态转变为通电状态时可最小化所述逻辑块的非预期行为的可能性。
通常，如图1B所示，电力区域的隔离启用操作和复位操作发生在断电瞬间，在该断电瞬间期间，供应到电力区域的电源仍然是启用的(例如，电力禁用信号具有低逻辑状态)，因而所述电力区域的逻辑块仍然被供电。当断电瞬间结束后，电力禁用信号转变为高逻辑状态以禁用供应到电力区域的电源。
再次参考图1A，集成电路100还可接收系统复位信号152和系统时钟154。系统复位信号152可配置成将集成电路100的所有逻辑设定为一个或多个逻辑状态的信号。系统复位信号152通常在集成电路100加电时对集成电路100进行复位，并且通常在集成电路的个别电力区域处于断电状态时不活动。系统时钟154可为以预定频率(例如，10MHz)触发的信号。系统时钟154可配置成将多个电力区域之间和多个电力区域内部的一些逻辑电路(例如，时序逻辑电路)和存储器块的操作进行同步。系统时钟154还可用于通过PMU 102将隔离启用信号、本地复位信号和电力禁用信号的生成同步。进一步地，电力区域116、126和136中的每一个可包括一个可选择性地与系统时钟154相耦合的本地时钟。PMU 102可在一电力区域启用时将所述电力区域的本地时钟耦合至系统时钟154，且在所述电力区域禁用时可将本地时钟从系统时钟154中解耦。当本地时钟从系统时钟154中解耦时，其可停止触发，且可进一步降低由于开关功率所产生的功耗。在一些情况中，本地时钟信号与系统时钟154的耦合和从系统时钟154中的解耦可基于图1B所示的电力禁用信号。
可使用现场可编程门阵列(FPGA)对集成电路100的一些行为进行仿真，以用于原型测试和/或验证ASIC设计。FPGA通常包括可编程逻辑块的阵列，其通常可包括一组查找表、触发器、存储器块以及路由矩阵，所述路由矩阵可使用硬件描述语言(HDL)(诸如超高速集成电路硬件描述语言(VHDL)、Verilog等)配置以实施某些逻辑和存储功能。当使用FPGA以原型测试ASIC设计时，HDL可配置成描述ASIC上的某些逻辑块和存储器块的行为。软件编译器可编译包括与这些逻辑块和存储器块相关联的HDL的程序文件，并且生成一组低级编程指令。低级编程指令可配置FPGA的该组查找表、触发器、存储器块以及路由矩阵以实施逻辑块和存储器块的逻辑和存储功能。其次，经配置的FPGA可在某个操作条件(例如，具有输入信号的某个组合)下生成输出。然后，FPGA的输出可与ASIC设计的期望输出相比较。此外，可使用比较结果来验证ASIC设计，并且提高根据设计所制造的ASIC在所述操作条件下生成期望输出的可能性。
发明者在此已经认识到了使用FPGA来仿真集成电路的行为的常规方法的一些技术问题。例如，根据现有技术，当选择性地启用或禁用供应到集成电路的某些电力区域的电源时，在对集成电路的行为进行仿真时，FPGA中的可编程逻辑块将无法在用户的控制下实现个别地通电或断电(例如，选择性地将一个逻辑块从电源中解耦)。例如，参考图1B，当实际ASIC接收到隔离启用信号、复位和配置成禁用供应到某个电力区域的电源的电力禁用的逻辑值的某个组合时(例如，当隔离启用信号和电力禁用是逻辑“1”且复位是逻辑“0”时)，由于所述电力区域的存储器块从电源中解耦，之前存储在所述存储器块中的数据将会被擦除(并且用具体模式(诸如全为逻辑“1”或全为逻辑“0”)进行替换)。然而，在FPGA的情况中，选择性地将一个电力区域从电源中解耦将不会擦除一个经仿真的存储器块的内容，这是由于FPGA中不允许此类解耦。因此，当仿真某个ASIC电力区域从断电状态转变为通电状态的情形时，FPGA中的一个经仿真的存储器块中的初始数据在启用所述电力区域时可能会不同于相同操作条件下的ASIC存储器块中的初始数据，从而造成不精确的验证和原型测试。
发明内容
本发明的实施方式除其他外还表示上述技术问题的解决方案的技术改进。
例如，在一个实施方式中，提供了一种用于电路的存储器初始化的方法。所述方法包括：识别配置为一存储器设备的所述电路的一部分；检测包括所述存储器设备的所述电路内的一电力区域的断电状态的开始；当检测到所述断电状态的开始后，执行写入操作以将一预定模式的数据写入至所述存储器设备；以及在所述断电状态结束之后，提供存储在所述存储器设备的所述数据用于读取操作。
在另一实施方式中，提供了一种非暂时性计算机可读介质，用于存储配置一集成电路以执行用于所述集成电路的存储器初始化的方法的编程指令集。所述存储器初始化的方法包括：识别配置为一存储器设备的所述电路的一部分；检测包括所述存储器设备的所述电路内的一电力区域的断电状态的开始；当检测到所述断电状态的开始后，执行写入操作以将一预定模式的数据写入至所述存储器设备；以及在所述断电状态结束之后，提供存储在所述存储器设备的所述数据用于读取操作。
在另一实施方式中，提供了一种包括多个晶体管的集成电路。所述集成电路配置为：识别配置为一存储器设备的所述集成电路的一部分；检测包括所述存储器设备的所述集成电路内的一电力区域的断电状态的开始；当检测到所述断电状态的开始后，执行写入操作以将一预定模式的数据写入至所述存储器设备；以及在所述断电状态结束之后，提供存储在所述存储器设备的所述数据用于读取操作。
应理解的是，上文的总体描述和下文的详细描述均仅在于例示和解释，而不在于限制所要求保护的发明。
附图说明
所附各图并入本发明之内并构成本发明的一部分，用于说明例示实施方式并且与说明书一起解释所公开的原理。
图1A和图1B所示为常规电力管理方案。
图2所示为一种根据本发明的实施方式的用于存储器初始化操作的例示系统。
图3所示为一种根据本发明的实施方式的图2的例示存储器初始化单元的框图。
图4所示为一种根据本发明的实施方式的例示存储器初始化方法。
图5为一种用于实施符合本发明的实施方式的例示系统的框图。
具体实施方式
参考附图描述例示实施方式。在图中，附图标记的最左侧数字标示其中附图标记首次出现时所在的图号。为了方便起见，所有附图中使用相同的附图标记来指代相同或相似部分。虽然本文描述了所公开的原理的实例和特征，但是在不脱离所公开的实施方式的精神和范围的情况下，修改、调整和其他实施是可行的。以下详述旨在仅被视为例示，其中真正范围和精神由以下权利要求书说明。
下文列出本发明的说明性实施方式。在一个实施方式中，提供了一种用于电路的存储器初始化方法。所述方法包括：识别配置为第一存储器设备的所述第一电路的一部分；检测包括所述第一存储器设备的所述第一电路内的一个电力区域的断电状态的开始；一旦检测到所述断电状态的开始，就执行写入操作以将预定模式的数据写入至所述第一存储器设备；以及在所述断电状态结束之后提供存储在所述第一存储器设备中的所述数据用于读取操作。
运用本发明的实施方式，当对电力管理操作进行仿真时，在FPGA中的一个电力区域处于断电状态时可将预定模式的数据写入至所述电力区域的仿真存储器块中。因此，当对其中一个ASIC电力区域从断电状态转变为通电状态的情形进行仿真时，在启用所述电力区域时，FPGA中的仿真存储器块中的初始数据可与相同操作条件下的ASIC存储器块中的初始数据相同，从而可提高验证和原型测试的精确度。虽然说明书将对FPGA使用电力区域仿真的实施方式描述为实例，但是应当理解的是，所公开的实施方式不限于FPGA或甚至不限于仿真，并且可在预期存储器内容初始化的任何集成电路中实施。
图2所示为一种根据本发明的一些实施方式的、用于存储器初始化操作的例示集成电路200。在一些实施方式中，集成电路200可为一种用于对图1A的集成电路100的至少一些行为进行仿真的FPGA，且在对集成电路100的电力管理方案进行仿真时可由集成电路200执行存储器初始化操作。然而，还应理解的是，集成电路200还可为一种ASIC，且可为了除仿真电力管理方案外的其他目的执行所述存储器初始化操作。
如图2中所示，集成电路200包括一个PMU 202以及电力区域216和226。电力区域216包括存储器块212、存储器初始化单元213以及逻辑块214，电力区域226包括存储器块222、存储器初始化单元223以及逻辑块224。每个电力区域还包括一个或多个隔离单元(图2中未示出)。存储器块212和222可包括任何种类的片上存储器，例如，静态随机访问存储器(SRAM)。存储器块212和222可包括其中提供单独端口用于读取和写入操作的双端口存储器和/或其中提供同一个端口用于读取和写入操作的单端口存储器。PMU 202、存储器初始化单元213和223以及逻辑块214和224可包括任何种类的电路，例如，CMOS电路。电力区域216和226均可与电压轨150相耦合。
在一些实施方式中，可使用硬件描述语言(HDL)(诸如VHDL、Verilog等)生成集成电路200。软件编译器可编译包括与所述PMU、存储器初始化单元、存储器块和逻辑块相关联的HDL的程序文件，并且生成一个低级编程指令集。在一些实施方式中，可通过电子设计自动化(EDA)工具将与所述储存器初始化单元相关联的HDL语言指令添加至所述程序文件。这些低级编程指令可用于配置FPGA的查找表、路由矩阵、存储器块和触发器，以实施所述PMU、存储器初始化单元、存储器块和逻辑块的逻辑和存储功能。所述低级编程指令还可通过多种综合工具来生成用于ASIC制造的网表信息。
在一些实施方式中，PMU 202可生成用于使得一电力区域进入断电状态的隔离启用信号、本地复位信号和电力禁用信号。这些信号可基于系统时钟信号154生成。正如下文将要讨论的，当电力区域216和226处于断电状态但是仍然与电压轨150相耦合时，所述隔离启用信号、所述本地复位信号和所述电力禁用信号中的至少一个还可使得存储器初始化单元213和223将预定模式的数据分别写入至存储器块212和222中。这可发生于这样的情况下：集成电路200是一种用于对在断电状态与通电状态之间转变的电力区域的行为进行仿真的FPGA。集成电路200还可接收系统复位152，当集成电路200加电时系统复位152可将其进行复位。
图3所示为根据本发明的实施方式的图2的存储器初始化单元223的框图。如图3所示，存储器初始化单元223可包括多路复用器223a至223f、地址计数器223g、写入启用生成器223h以及启用生成器223i。
在一些实施方式中，多路复用器223a至223f可配置成选择性地将存储器块222与逻辑块224相耦合或将存储器块222从逻辑块224中解耦。通常，存储器块222可从逻辑块224接收许多信号来执行写入操作。例如，如图3所示，存储器块222可接收将要写入至所述存储器块内的某个位置中的写入数据以及一个指示所述存储器块内所述用于写入所述数据的位置的地址。存储器块222还可接收配置所述存储器块用于写入操作的写入启用信号，以及启用其余存储器块电路的逻辑启用信号。存储器块222还可接收时钟信号和复位信号以操作所述存储器块中的某些时序逻辑电路(例如，用于存储所接收到的信号(例如地址、启用信号等)的时序逻辑电路，诸如触发器和锁存器)。
多路复用器223a至223f可配置成将接收自逻辑块224的所述写入数据、地址、写入启用信号、逻辑启用、时钟信号和复位信号转发至存储器块222，或转发从不同源生成的对应信号，由此将逻辑块224从存储器块222中解耦。多路复用器的配置可经由，例如，来自PMU202的电力禁用信号而完成，使得多路复用器可在通电状态期间将逻辑块224与存储器块222相耦合，且在断电状态期间使逻辑块224与存储器块222解耦。例如，如图3所示，在通电状态期间，多路复用器223a至223d可将接收自逻辑块224的写入数据、地址、写入启用信号和逻辑启用信号转发至存储器块222，使得逻辑块224能够将数据写入至存储器块222中。另一方面，在断电状态期间，多路复用器223a至223d可将作为写入数据的本地存储的全逻辑0或全逻辑1数据、由地址计数器223g生成的地址、由写入启用生成器223h生成的写入启用信号以及由启用生成器223i生成的逻辑信号转发至存储器块222。因为仅允许存储器初始化单元223在断电状态期间将数据写入至存储器块222中，所以在断电状态至通电状态之间的过渡期间，存储在所述存储器块222中的所述数据可变得更具有确定性。
进一步地，多路复用器223e还可配置成在通电状态期间将来自逻辑块224的本地时钟(未图示)转发至存储器块222，且在断电状态期间将系统时钟154信号转发至存储器块222。如之前所讨论，当禁用供应到相关电力区域的电源时，可将本地时钟从系统时钟154中解耦。因此，在断电状态期间，来自逻辑块224的所述本地时钟有可能停止触发。通过将多路复用器223e配置成向存储器块222供应所述系统时钟154，作用于所述时钟信号上的存储器块222的时序逻辑电路在断电状态期间可保持运行，且可不受将本地时钟从系统时钟154中解耦的影响。另外，如图3所示，作用于一个时钟信号上的存储器初始化单元223的组件(例如地址计数器223g、写入启用生成器223h和启用生成器223i)还可接收系统时钟154。
另外，多路复用器223f还可配置成在通电状态期间将来自逻辑块224的本地复位信号转发至存储器块222，且在断电状态期间将系统复位信号152转发至存储器块222。如之前所讨论，在一电力区域进入断电状态时，所述本地复位信号将所述电力区域内的逻辑块进行复位，而系统复位信号152在断电状态期间通常保持不活动。为了在断电状态期间防止所述本地复位信号将所述存储器块222电路复位并且干扰对存储器块222的写入操作，多路复用器223f可配置成在断电状态期间将所述系统复位信号152转发至存储器块222。另外，如图3所示，存储器初始化单元223的组件，包括地址计数器223g、写入启用生成器223h和启用生成器223i，还可接收系统复位信号152，以在断电状态期间防止所述逻辑复位信号干扰存储器初始化单元223的运行。
如之前所讨论，地址计数器223g配置成生成地址，所述地址用于指示所述存储器块内用于写入所述预定义数据模式(例如，全逻辑0或全逻辑1)的位置。地址计数器223g可接收关于以所述数据模式(例如，以存储器块的地址范围的形式)将被写入的所述存储器块的一部分的信息，并且根据所述信息依次生成地址。生成新地址的频率可基于写入操作所持续的时钟周期数，而所生成的新地址的值可基于所述写入操作覆盖的存储器位置的数量。例如，在对存储器块222的单次写入操作持续系统时钟154的一个周期且每次写入操作均将数据写入至单个存储器位置的情况下，地址计数器223g可通过使当前地址在系统时钟154的每个周期递增1而生成新地址。接着可利用这些生成的新地址依次执行写入操作。
写入启用生成器223h和启用生成器223i配置成分别生成与写入操作相关联的多个写入启用信号和多个逻辑启用信号。写入启用信号和逻辑启用信号可基于各种信号，例如，电力禁用信号和由地址计数器223g生成的地址而生成。在一些实施方式中，写入启用生成器223h和启用生成器223i均可实施为具有多个用于存储逻辑状态的时序逻辑元件(例如，触发器)的有限状态机，且可基于所述状态生成写入启用信号和逻辑启用信号。例如，当所述电力禁用信号指示所述电力区域进入断电状态时，写入启用生成器223h和启用生成器223i均可进入启用状态以生成某种逻辑状态下的写入启用信号和逻辑启用信号来启用对存储器块222的写入操作。另一方面，当由地址计数器223g生成的所述地址是用于写入操作的地址范围内的最后一个地址时，写入启用生成器223h和启用生成器223i均可进入禁用状态以生成另一种逻辑状态下的写入启用信号和逻辑启用信号，以在完成用于最后一个地址的写入操作之后禁用写入操作。写入启用生成器223h和启用生成器223i的时序逻辑可操作于系统时钟154上，并且可由系统复位信号152进行复位。
在一些实施方式中，存储器初始化单元还可与多个存储器块相连接。在此类情况下，所述存储器初始化单元可识别要写入的存储器块，并且对所述存储器块执行多次写入操作。所述识别可基于各种信息。例如，所述存储器初始化单元可从逻辑块接收指令，以对一特定的存储器块执行写入操作。所述存储器初始化单元还可识别与其连接的所有存储器块，并且依次对每个存储器块执行写入操作。
图4所示为一种根据本发明的实施方式的例示存储器初始化方法400。在一些实施方式中，可由存储器初始化单元(例如图2的存储器初始化单元213和223)执行方法400。
在步骤402中，所述存储器初始化单元可识别一个存储器块以接收初始化数据。所述识别可基于，例如，来自逻辑块的对一特定的存储器块执行写入操作的指令。所述存储器初始化单元还可识别其连接的所有存储器块以用于对每个存储器块执行写入操作。
在步骤404中，所述存储器初始化单元可检测包括所述存储器块的电力区域的断电状态的开始。可基于提供至所述电力区域的隔离启用信号、本地复位信号和电力禁用信号中的至少一个信号执行所述检测。
在步骤406中，如果所述存储器初始化单元检测到断电状态的开始，那么所述存储器初始化单元可进行至步骤408，以将所述存储器块与可选择地与所述存储器块相耦合的逻辑块解耦。所述解耦可包括，例如，将一个或多个电路组件配置成转发由所述存储器初始化单元生成的写入操作相关信号(例如，写入数据、地址、写入启用和逻辑启用等)而不是转发由所述逻辑块生成的对应写入操作相关信号。所述解耦还可包括将一个或多个电路组件配置成将系统复位信号和系统时钟(而非本地复位信号和本地时钟)转发至所述存储器块。在一些实施方式中，所配置的电路组件可包括所述存储器初始化单元中所包括的一个或多个多路复用器。另一方面，如果所述存储器初始化单元并未检测到断电状态的开始，那么其返回至步骤404。
在步骤408中，在将所述存储器块从所述逻辑块中解耦之后，所述存储器初始化单元可进行至步骤410以执行一个或多个写入操作，以将初始化数据写入至所述存储器块。所述写入操作可包括，例如，生成写入操作相关信号，例如写入数据、地址、写入启用和逻辑启用等，以及经由前述提及的电路组件(例如，多路复用器)转发所述信号。在一些实施方式中，可基于一个用于接收所述初始化数据的存储器块的预定地址范围生成所述地址。所述写入启用信号和逻辑启用信号可基于指示断电状态开始(例如，电力禁用)的多个信号而生成，并且可在所生成的地址中改变。所述初始化数据可包括一特定的模式，例如全逻辑1或全逻辑0。
在步骤410中完成写入操作之后，所述存储器初始化单元可检测断电状态的结束。所述检测也可基于提供至所述电力区域的隔离启用信号、本地复位信号和电力禁用信号中的至少一个。当在步骤414中检测到断电状态的结束之后，所述存储器初始化单元可进行至步骤416以通过配置前述提及的电路组件(例如，多路复用器)将所述存储器块与所述逻辑块相耦合。另一方面，如果所述存储器初始化单元并未检测到断电状态结束，那么其返回至步骤414。在步骤416中将所述存储器块与所述逻辑块相耦合之后，所述存储器初始化单元可进行至步骤418以提供写入至所述存储器块的所述初始化数据以供，例如，所述逻辑块访问。
计算机系统
图5为一种用于实施符合本发明的实施方式的例示计算机系统的框图。计算机系统501的多种变形可用于实施本文所公开的设备和系统。计算机系统501可包括一个中央处理单元(“CPU”或“处理器”)502。处理器502可包括用于执行多个程序组件的至少一个数据处理器，这些程序组件用于执行用户或系统生成的多个请求。用户可包括个人、使用诸如包括本发明所述的设备的个人或此设备本身。所述处理器可包括专用处理单元，诸如集成系统(总线)控制器、存储器管理控制单元、浮点单元、图形处理单元、数字信号处理单元等。所述处理器可包括微处理器，诸如AMD速龙(Athlon)、毒龙(Duron)或皓龙(Opteron)、ARM的应用处理器、嵌入式或安全处理器、IBM PowerPC、英特尔公司(Intel)的Core、安腾(Itanium)、至强(Xeon)、赛扬(Celeron)或其他处理器产品线等。所述处理器502可使用主机、分布式处理器、多核、并行、网格或其他架构实施。一些实施方式可利用多种嵌入式技术，例如专用集成电路(ASIC)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)等。
处理器502可设置为经由输入/输出(I/O)接口503与一个或多个I/O设备进行通信。所述I/O接口503可采用通信协议/方法，例如但不限于，音频、模拟、数字、单声道、RCA、立体声、IEEE-1394、串行总线、通用串行总线(USB)、红外、PS/2、BNC、同轴、组件、复合、数字视频接口(DVI)、高清晰度多媒体接口(HDMI)、射频天线、S-视频、VGA、IEEE802.11a/b/g/n/x、蓝牙、蜂窝(例如码分多址(CDMA)、高速分组接入(HSPA+)、全球移动通信系统(GSM)、长期演进(LTE)、WiMax等)等。
使用所述I/O接口503，所述计算机系统501可与一个或多个I/O设备进行通信。例如，所述输入设备504可为一种天线、键盘、鼠标、操纵杆、(红外)遥控器、摄像头、读卡器、传真机、加密狗、生物计量阅读器、麦克风、触摸屏、触摸板、轨迹球、传感器(例如加速度计、光传感器、GPS、陀螺仪、接近传感器等)、触控笔、扫描仪、存储器设备、收发器、视频设备/视频源、多个护目镜等。输出设备505可为一种打印机、传真机、视频显示器(例如阴极射线管(CRT)、液晶显示器(LCD)、发光二极管(LED)、等离子体等)、音频扬声器等。在一些实施方式中，一个收发器506可被设置为与所述处理器502连接。所述收发器可促进各类无线传输或接收。例如，所述收发器可包括一种被有效地连接至收发器芯片的天线(例如德州仪器公司(Texas Instruments)的WiLink WL1283、博通公司(Broadcom)的BCM4750IUB8、英飞凌科技(Infineon Technologies)公司的X-Gold 618-PMB9800等)，从而提供IEEE 802.11a/b/g/n、蓝牙、频率调制(FM)、全球定位系统(GPS)、2G/3G HSDPA/HSUPA通信等。
在一些实施方式中，所述处理器502可设置为经由网络接口507与通信网络508进行通信。所述网络接口507可与所述通信网络508通信。所述网络接口可采用多种连接协议，包括但不限于，直接连接、以太网(例如双绞线10/100/1000BaseT)、传输控制协议/因特网协议(TCP/IP)、令牌环、IEEE 802.11a/b/g/n/x等。通信网络508可包括，但不限于，直接互连、局域网(LAN)、广域网(WAN)、无线网络(例如使用无线应用协议)、因特网等。使用所述网络接口507和所述通信网络508，所述计算机系统501可与设备510、511和512通信。这些设备可包括，但不限于，个人计算机、服务器、传真机、打印机、扫描仪以及各种移动设备，诸如手机、智能手机(例如苹果公司(Apple)的iPhone、黑莓手机(Blackberry)、基于安卓(Android)系统的手机等)、平板电脑、电子书阅读器(亚马逊公司(Amazon)的Kindle，Nook等)、膝上型计算机、笔记本电脑、游戏主机(微软公司(Microsoft)的Xbox、任天堂公司(Nintendo)的DS，索尼公司(Sony)的PlayStation等)等。在一些实施方式中，所述计算机系统501本身可体现这些设备中的一个或多个。
在一些实施方式中，所述处理器502可设置为经由存储接口512与一个或多个存储器设备(例如RAM 513、ROM 514等)进行通信。所述存储接口可采用诸如串行高级技术附件(SATA)、集成驱动电子设备(IDE)、IEEE-1394、通用串行总线(USB)、光纤通道、小型计算机系统接口(SCSI)等连接协议连接至多个存储器设备，这些存储器设备包括，但不限于，存储驱动器、可移动磁盘驱动器等。这些存储驱动器还可包括一种磁鼓、磁盘驱动器、磁光驱动器、光盘驱动器、独立磁盘冗余阵列(RAID)、固态存储器设备、固态驱动器等。存储器设备的多种变形可用于实施，例如，本文所公开的这些数据库。
这些存储器设备可存储一系列程序或数据库组件，包括但不限于，一个操作系统516、用户界面应用程序517、网页浏览器518、邮件服务器519、邮件客户端520、用户/应用程序数据521(例如基于HDL写入的、描述图2的集成电路200的行为的程序文件、将HDL转译为用于配置FPGA和/或ASIC制造的数据的应用程序等)等。所述操作系统516可促进资源管理和计算机系统501的操作。操作系统的实例包括，但不限于，苹果公司的麦金塔(Macintosh)OS X、Unix、类Unix系统套件(例如伯克利软件套件(BSD)、FreeBSD、NetBSD、OpenBSD等)、Linux套件(例如红帽(Red Hat)、Ubuntu、Kubuntu等)、IBM OS/2、微软Windows(XP，Vista/7/8等)、苹果iOS、谷歌公司(Google)的安卓、黑莓操作系统等。用户界面517可促进多个程序组件通过多个文本或图形工具进行显示、执行、交互、操控或操作。例如，多个用户界面可在一种可有效地被连接至所述计算机系统501的显示系统上提供多个计算机交互界面元件，诸如光标、图标、复选框、菜单、滚动条、窗口、小部件等。可采用多种图形用户界面(GUI)，包括但不限于，苹果公司Macintosh操作系统的Aqua、IBM OS/2、微软公司的Windows(例如Aero、Metro等)、Unix X-Windows、网页界面库(例如ActiveX、Java、Javascript、AJAX、HTML、Adobe Flash等)等。
在一些实施方式中，所述计算机系统501可执行网页浏览器518存储的程序组件。所述网页浏览器可为超文本浏览应用程序，诸如微软因特网浏览器(Internet Explorer)、谷歌(Google)浏览器(Chrome)、谋智火狐(MozillaFirefox)、苹果浏览器(Safari)等。可使用安全超文本传输协议(HTTPS)、安全套接字层(SSL)、安全传输层(TLS)协议等提供安全网页浏览。网页浏览器可利用多种工具，诸如AJAX、DHTML、Adobe Flash、JavaScript、Java、应用程序编程接口(API)等。在一些实施方式中，所述计算机系统501可执行邮件服务器519存储的程序组件。邮件服务器可为因特网邮件服务器，诸如微软Exchange等。邮件服务器可使用多种工具，诸如ASP、ActiveX、ANSI C++/C#、微软.NET、CGI脚本、Java、JavaScript、PERL、PHP、Python、WebObjects等。邮件服务器可使用多种通信协议，诸如因特网消息访问协议(IMAP)、消息传递应用程序编程接口(MAPI)、微软Exchange、邮局协议(POP)、简单邮件传输协议(SMTP)等。在一些实施方式中，所述计算机系统501可执行邮件客户端520存储的程序组件。所述邮件客户端可为苹果公司的Mail、微软公司的Entourage、微软公司的Outlook、谋智公司的Thunderbird等邮件查看应用程序。
在一些实施方式中，所述计算机系统501可存储用户/应用程序数据521，诸如本发明中所述的数据、变量、记录等。此类数据库可被实施为容错、关系、可扩展、安全数据库，诸如甲骨文(Oracle)或赛贝斯(Sybase)。或者，此类数据库可使用多种标准化数据结构，诸如数组、散列、链表、结构、结构化文本文件(例如XML)、表格等，或面向对象的数据库(例如使用ObjectStore、Poet、Zope等)实施。此类数据库可为合并式或分布式，有时分布于本发明所讨论的上述各种计算机系统之间。应理解的是，可通过任何工作组合对任何计算机或数据库组件的结构及操作进行组合、合并或分布。
本说明书已描述了多种用于一种集成电路的存储器初始化的方法和系统。所说明的步骤用于解释所示出的例示实施方式，并且应当预想到的是，随着技术的不断发展，特定功能的执行方式也将发生改变。本文所呈现的这些实例用于说明而非限制目的。另外，为了便于描述，本文对功能构建块边界的定义为任意性的。只要适当执行替代边界的指定功能及其关系，便可定义替代边界。基于本文所含教导，替代方案(包括本文所述方案的等同方案、扩展方案、变形方案、偏差方案等)对于相关领域技术人员将是显而易见的。此类替代方案均落入所公开实施方式的范围和精神内。另外，“包括”、“具有”、“含有”和“包含”等词以及其他类似形式在意义方面旨在同等且为开放式词语，跟随这些词语当中任何一个之后的单个或多个物件并不意在对此类单个或多个物件的详尽列举，也不意在仅局限于所列出的所述单个或多个物件。还必须注意的是，如本文和所附权利要求书中所使用，除非上下文另有明确说明，否则单数形式“一”、“一个”和“所述”也包括复数意义。
另外，一个或多个计算机可读存储介质可用于实施符合本发明的实施方式。一个计算机可读存储介质是指上面可存储可由处理器读取的信息或数据的、任何类型的物理存储器。因此，计算机可读存储介质可存储指令以供一个或多个处理器执行，这些指令包括用于使得处理器执行符合本文所述的实施方式的步骤或阶段的指令。“计算机可读介质”一词应理解为包括有形物件且不包括载波和瞬态信号，即为非暂时性介质。实例包括随机访问存储器(RAM)、只读存储器(ROM)、易失性存储器、非易失性存储器、硬盘驱动器、光盘只读存储器(CD-ROM)、数字化视频光盘(DVD)、闪存驱动器、磁盘以及其他任何已知物理存储介质。
本发明和实例旨在仅被视为例示性的，所公开实施方式的真正范围和精神由以下权利要求书说明。

Claims (20)

1.一种用于第一电路的存储器初始化的方法，其特征在于，包括：
识别配置为第一存储器设备的所述第一电路的一部分；
检测包括所述第一存储器设备的所述第一电路内的一电力区域的断电状态的开始；
当检测到所述断电状态的开始后，通过一存储器初始化单元将所述第一存储器设备与所述电力区域的逻辑块解耦，其中，所述解耦包括将所述存储器初始化单元中所包括的一个或多个多路复用器配置成转发由所述存储器初始化单元生成的写入操作相关信号而不是转发由所述逻辑块生成的对应写入操作相关信号；
执行写入操作以将一预定模式的数据写入至所述第一存储器设备；以及
在完成所述写入操作之后，且在检测到所述断电状态结束之后，将所述第一存储器设备与所述逻辑块重新耦合，并提供存储在所述第一存储器设备的所述数据用于读取操作。
2.如权利要求1所述的方法，其特征在于，对所述断电状态的开始的所述检测包括检测隔离启用信号、复位信号以及电力禁用信号中至少一个的过渡边沿。
3.如权利要求1所述的方法，其特征在于，所述第一电路用于对包括第二存储器设备的第二电路的行为进行仿真，且所述预定模式配置成当包括所述第二存储器设备的一电力区域从通电状态转变为断电状态时对所述第二存储器设备的内容进行仿真。
4.如权利要求3所述的方法，其特征在于，所述第一电路包括一现场可编程门阵列，所述第二电路包括专用集成电路和片上系统中的至少一个。
5.如权利要求1所述的方法，其特征在于，所述第一存储器设备包括用于所述读取操作的第一端口以及用于所述写入操作的第二端口。
6.如权利要求1所述的方法，其特征在于，还包括：
确定与所述第一存储器设备内的多个存储器位置相关联的地址范围；以及
将所述数据写入至与所述地址范围相关联的各所述存储器位置。
7.如权利要求6所述的方法，其特征在于，依次将所述数据写入至各所述存储器位置。
8.一种第一集成电路，包括一电力管理单元以及一电力区域，所述电力区域包括第一存储器设备、一存储器初始化单元以及一逻辑块，其特征在于，所述第一集成电路配置为：
识别配置为所述第一存储器设备的所述第一集成电路的一部分；
检测包括所述第一存储器设备的所述第一集成电路内的所述电力区域的断电状态的开始；
当检测到所述断电状态的开始后，通过所述存储器初始化单元将所述第一存储器设备与所述电力区域的所述逻辑块解耦，其中，所述解耦包括将所述存储器初始化单元中所包括的一个或多个多路复用器配置成转发由所述存储器初始化单元生成的写入操作相关信号而不是转发由所述逻辑块生成的对应写入操作相关信号；
执行写入操作以将一预定模式的数据写入至所述第一存储器设备；以及
在完成所述写入操作之后，且在检测到所述断电状态结束之后，将所述第一存储器设备与所述逻辑块重新耦合，并提供存储在所述第一存储器设备的所述数据用于读取操作。
9.如权利要求8所述的第一集成电路，其特征在于，对所述断电状态的开始的所述检测包括检测隔离启用信号、复位信号以及电力禁用信号中至少一个的过渡边沿。
10.如权利要求8所述的第一集成电路，其特征在于，所述第一集成电路用于对包括第二存储器设备的第二集成电路的行为进行仿真，且所述预定模式配置成当包括所述第二存储器设备的一电力区域从通电状态转变为断电状态时对所述第二存储器设备的内容进行仿真。
11.如权利要求10所述的第一集成电路，其特征在于，所述第一集成电路包括一现场可编程门阵列，所述第二集成电路包括专用集成电路和片上系统中的至少一个。
12.如权利要求8所述的第一集成电路，其特征在于，所述第一存储器设备包括用于所述读取操作的第一端口以及用于所述写入操作的第二端口。
13.如权利要求8所述的第一集成电路，其特征在于，还配置为：
确定与所述第一存储器设备内的多个存储器位置相关联的一个地址范围；以及
将所述数据写入至与所述地址范围相关联的各所述存储器位置。
14.如权利要求13所述的第一集成电路，其特征在于，依次将所述数据写入至各所述存储器位置。
15.一种非暂时性计算机可读介质，用于存储配置第一集成电路以执行用于所述第一集成电路的存储器初始化的方法的编程指令集，其特征在于，所述方法包括：
识别配置为第一存储器设备的所述第一集成电路的一部分；
检测包括所述第一存储器设备的所述第一集成电路内的一电力区域的断电状态的开始；
当检测到所述断电状态的开始后，通过一存储器初始化单元将所述第一存储器设备与所述电力区域的逻辑块解耦，其中，所述解耦包括将所述存储器初始化单元中所包括的一个或多个多路复用器配置成转发由所述存储器初始化单元生成的写入操作相关信号而不是转发由所述逻辑块生成的对应写入操作相关信号；
执行写入操作以将一预定模式的数据写入至所述第一存储器设备；以及
在完成所述写入操作之后，且在检测到所述断电状态结束之后，将所述第一存储器设备与所述逻辑块重新耦合，并提供存储在所述第一存储器设备的所述数据用于读取操作。
16.如权利要求15所述的非暂时性计算机可读介质，其特征在于，所述断电状态的开始的所述检测包括检测隔离启用信号、复位信号以及电力禁用信号中至少一个的过渡边沿。
17.如权利要求15所述的非暂时性计算机可读介质，其特征在于，所述第一集成电路用于对包括第二存储器设备的第二集成电路的行为进行仿真，且所述预定模式配置成当包括所述第二存储器设备的一电力区域从通电状态转变为断电状态时对所述第二存储器设备的内容进行仿真。
18.如权利要求17所述的非暂时性计算机可读介质，其特征在于，所述第一集成电路包括一现场可编程门阵列，所述第二集成电路包括专用集成电路和片上系统中的至少一个。
19.如权利要求15所述的非暂时性计算机可读介质，其特征在于，所述方法还包括：
确定与所述第一存储器设备内的多个存储器位置相关联的一个地址范围；以及
将所述数据写入至与所述地址范围相关联的各所述存储器位置。
20.如权利要求19所述的非暂时性计算机可读介质，其特征在于，依次将所述数据写入至各所述存储器位置。
CN201611206100.5A 2016-02-15 2016-12-23 用于集成电路的存储器初始化的系统和方法 Active CN107086047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IN201641005277 2016-02-15
IN201641005277 2016-02-15

Publications (2)

Publication Number Publication Date
CN107086047A CN107086047A (zh) 2017-08-22
CN107086047B true CN107086047B (zh) 2021-02-12

Family

ID=55759457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611206100.5A Active CN107086047B (zh) 2016-02-15 2016-12-23 用于集成电路的存储器初始化的系统和方法

Country Status (3)

Country Link
US (1) US9891683B2 (zh)
EP (1) EP3206208B1 (zh)
CN (1) CN107086047B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017208888A1 (ja) * 2016-06-01 2017-12-07 株式会社ソシオネクスト 半導体集積回路装置
US10147493B2 (en) * 2016-12-20 2018-12-04 Samsung Electronics Co., Ltd. System on-chip (SoC) device with dedicated clock generator for memory banks
GB2566445B8 (en) * 2017-09-06 2020-03-04 Advanced Risc Mach Ltd Reset isolation bridge
CN108231132B (zh) * 2017-12-28 2020-12-25 北京兆易创新科技股份有限公司 一种nand闪存验证装置和验证系统
CN110247973B (zh) * 2019-06-17 2021-09-24 华云数据控股集团有限公司 数据读取、写入的方法及文件网关
CN113760793A (zh) * 2020-06-01 2021-12-07 富泰华工业（深圳）有限公司 自动数据传输方法、装置及存储介质
CN111814416B (zh) * 2020-06-05 2023-08-25 上海赛昉科技有限公司 Asic存储器自动转fpga的ip核的方法及可读介质
DE102021109480A1 (de) * 2020-12-14 2022-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Speichervorrichtung
US20230031388A1 (en) * 2021-07-30 2023-02-02 Advanced Micro Devices, Inc. On-demand ip initialization within power states
US11983025B2 (en) * 2021-11-29 2024-05-14 Stmicroelectronics International N.V. Reset and safe state logic generation in dual power flow devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332863A (zh) * 1998-11-03 2002-01-23 英特尔公司 当存在断电状态时恢复存储器设备信道的方法和设备
US20040260530A1 (en) * 2001-10-30 2004-12-23 Frederic Josso Distributed configuration of integrated circuits in an emulation system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507211B1 (en) * 1999-07-29 2003-01-14 Xilinx, Inc. Programmable logic device capable of preserving user data during partial or complete reconfiguration
US7196940B1 (en) * 2004-10-22 2007-03-27 Xilinx, Inc. Method and apparatus for a multiplexed address line driver
US20090204837A1 (en) * 2008-02-11 2009-08-13 Udaykumar Raval Power control system and method
US9003118B2 (en) * 2009-01-09 2015-04-07 Dell Products L.P. Systems and methods for non-volatile cache control
US9335809B2 (en) * 2013-03-15 2016-05-10 Seagate Technology Llc Volatile memory storing system data during low power mode operation and monitoring the voltage supplied to the memory during low power mode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332863A (zh) * 1998-11-03 2002-01-23 英特尔公司 当存在断电状态时恢复存储器设备信道的方法和设备
US20040260530A1 (en) * 2001-10-30 2004-12-23 Frederic Josso Distributed configuration of integrated circuits in an emulation system

Also Published As

Publication number Publication date
EP3206208B1 (en) 2021-01-20
US9891683B2 (en) 2018-02-13
CN107086047A (zh) 2017-08-22
EP3206208A1 (en) 2017-08-16
US20170235352A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
CN107086047B (zh) 用于集成电路的存储器初始化的系统和方法
US8832615B2 (en) Method for detecting and debugging design errors in low power IC design
US9141747B1 (en) System level tools to support FPGA partial reconfiguration
US20120297178A1 (en) Configuration mode switching system and method
US9395919B1 (en) Memory configuration operations for a computing device
CN103930878A (zh) 用于存储器验证的方法、装置及系统
US20180143809A1 (en) Visual code editor for visually developing features in applications
JP2015080202A (ja) 半導体回路および半導体システム
CN114144835A (zh) 对感应电荷泄漏的易感性的标识
US20160154902A1 (en) Selective Annotation Of Circuits For Efficient Formal Verification With Low Power Design Considerations
JP5024185B2 (ja) 回路動作検証方法及び装置
CN111104348B (zh) PCIe初始化流程的仿真方法、装置及相关设备
US8904328B2 (en) Support apparatus and design support method
EP3364318A1 (en) Methods and systems for timing constraint generation in ip/soc design
US20180121671A1 (en) Contents securing method and electronic device supporting the same
US20170185705A1 (en) Method and device for simulating disk drive
US9946589B2 (en) Structure for reducing power consumption for memory device
US11244096B2 (en) Simulating operation of an electronic device tracing using port mirroring
CN107688683B (zh) 管理嵌入式系统中半导体器件的存储器块的方法和系统
JP2005510787A (ja) 応答器による多様環境テスト
CN117631793B (zh) 复位方法、装置、计算机设备和存储介质
CN110008105A (zh) 一种bmc时间保留方法、装置及电子设备和存储介质
US20210173989A1 (en) Simulation signal viewing method and system for digital product
US11940494B2 (en) System on chip for performing scan test and method of designing the same
US10156610B2 (en) On-chip sequence profiler

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant