CN107070457A - 校准输出模拟数字转换器装置和方法 - Google Patents

Abstract

本申请公开一种校准输出模拟数字转换器装置和方法。直流“DC”校准参考电压施加在N电平Σ‑Δ模拟数字转换器(“ADC”)(700)的输入端子(325)。ADC 700包括作为反馈元件工作的电流模式DAC(“I‑DAC”)(330)。与N个输出电平中的每个相关联的逻辑1的计数在第一失配测量间隔期间在ADC(700)的调制器部分(305)的输出端处获得。失配测量逻辑电路(318)随后在电平选择开关矩阵(415A、415B)之间变换电流源对(405A、405B)。这样做导致由于I‑DAC电流源之间的失配而造成的调制器输出误差分量(“δ”)表现为差分电平特定输出计数。失配测量逻辑电路(318)比较差分计数以确定δ的值。然后ADC(700)通过δ的值对抽取的调制器输出计数分配因子，以便校正I‑ADC电流源的一个或多个失配。

Description

校准输出模拟数字转换器装置和方法

技术领域

本文描述的实施例涉及模拟数字转换，其包括用于校正多位Σ-Δ(sigma-delta)模拟数字转换器中的反馈电平失配的与校准相关联的结构和方法。

背景技术

模拟数字转换器(“ADC”)是从大部分模拟自然界提供输入到当今大部分数字计算环境的一种重要装置。ADC技术的一个问题是ADC必须将模拟输入信号分成能够被二进制计算系统理解的离散电平(level)或梯级(step)。出现在最小梯级电平之间的模拟信号幅度变化不被ADC捕获。并且，如果ADC生成不相等数字输出梯级则导致误差分量。因此，模拟输入信号的数字转化一般来说是不精确的。

技术进步已经产生了以增长的高分辨率而转化模拟输入的需要。各种ADC电路架构，诸如子区间(subranging)/流水线式、逐渐逼近、快速型(flash)和Σ-Δ都已经被开发以提供适合于各种应用程序的分辨率/带宽折衷。Σ-ΔADC能够提供相对低的带宽信号(诸如在语音应用中发现的)或者甚至是接近直流(“DC”)遥测信号的转换的高分辨率。

图1是包括单电平Σ-Δ调制器105的Σ-ΔADC 100的现有技术框图。调制器105以f_s 112的速率对出现在调制器输入端子110处的模拟信号进行过采样。调制器105在输出端子115处生成脉冲密度调制的脉冲流。脉冲流中的脉冲数量的计数(即，二进制逻辑1的数量的计数)除以在已知间隔期间时钟控制的采样的总数比率表示在该间隔期间的输入端子110处的模拟信号的瞬时幅度。输入波形的任何给定点的各个采样随着时间累积并且被抽取器120平均化。抽取器120以f_d 125的数据速率在输出端子130处生成ADC输出字。

Σ-Δ调制器105包括比较器135，该比较器135作为单个位量化器以在每个采样时间将模拟输入信号转换为一或零电平粗调输出。正如任何量化器，比较器135输出包括量化误差。调制器105也包括单个位数字模拟转换器(“DAC”)140作为负反馈元件。DAC 140通过改变差分放大器145的输出端子143处的模拟输出误差信号而响应于比较器135的每个转换。端子143处的模拟输出误差信号包括量化噪声。运行反馈环路以将误差信号驱动至零，使得DAC 140的输出变为等于输入端子110处的调制器模拟输入信号。

与上面概括的采样策略相结合的积分器150通过将噪声能量推入远离输入信号频率的较高的频谱中而整形量化噪声。因此，Σ-ΔADC架构相对于其他架构降低了量化噪声。

图2是包括N电平Σ-Δ调制器205的Σ-ΔADC 200的现有技术框图。N电平调制器205典型地在N个独热(one-hot)编码位输出线上对log₂N二进制输出位进行编码。调制器205包括N电平量化器210而不是图1的2电平比较器135。在每个采样时间，N电平量化器210在其输入端解析模拟信号至N电平中的一个并且将对应于所解析的电平的输出线设定到二进制逻辑1状态。其它的不对应于所解析的电平的N-1个输出线被设定到二进制逻辑0状态。调制器205还包括N电平DAC反馈元件215而不是图1的1位的两个输出电平DAC反馈元件140。

N电平Σ-Δ调制器205能够针对给定分辨率在与2电平调制器105相比较低的采样频率下操作。替代性地，N电平调制器205提供在给定采样频率下与2电平调制器105相比较高的分辨率。N电平调制器205的动态范围也比2电平调制器105的动态范围大。

调制器205还包括M阶环路滤波器220，而不是作为单个积分器150实施的调制器105的一阶环路滤波器。较高阶环路滤波器提供较陡峭的噪声整形，因此将更多量化噪声推入较高频带中，远离期望的信号带。

Σ-ΔN电平调制器输出误差分量的一个来源是由于由N电平反馈DAC生成的不相等模拟输出梯级。典型地使用由MOS晶体管组成的电流源生成DAC输出电平。由于物理尺寸的失配以及跨越管芯的工艺变化，实际上在不同电流源之间总有失配。

附图说明

图1是包括单电平Σ-Δ调制器的Σ-ΔADC的现有技术框图。

图2是包括N电平Σ-Δ调制器的Σ-ΔADC的现有技术框图。

图3是根据本发明各种示例实施例的校准输出ADC的框图。

图4是根据各种示例实施例的与校准输出ADC相关联的3电平I-DAC ADC反馈元件的示意图。

图5是根据各种示例实施例的与校准输出ADC相关联的5电平I-DAC ADC反馈元件的示意图。

图6是根据各种示例实施例的在Σ-Δ调制器中包括N电平I-DAC反馈元件的校准输出ADC的局部框图。

图7是根据各种示例实施例的校准输出ADC的详细框图。

图8是根据各种示例实施例的包括失配测量开关矩阵的N电平I-DAC ADC反馈元件的示意图。

图9是根据各种示例顺序的从N电平Σ-ΔADC生成校准输出的方法的流程图。

发明内容

操作本文描述的结构和方法以从N电平Σ-ΔADC生成校准数据输出。由于作为ADC中的反馈元件操作的电流模式DAC(“I-DAC”)中的电流源之间的幅值失配导致的误差分量从ADC输出数据中被消除。

直流(“DC”)校准参考电压(“V_CAL”)施加在ADC的Σ-Δ调制器部分的输入端子处。在N电平特定调制器独热输出端子的每个上出现的二进制逻辑1状态的计数在第一失配测量间隔期间获得。然后，失配测量逻辑电路在I-DAC中的电平选择开关矩阵之间变换电流源对。随着在电平开关矩阵之间变换电流源对，失配导致的调制器输出误差分量出现在与N电平特定输出端子中的各个相关联的计数中。失配测量逻辑电路比较在一系列失配测量间隔获得的差分计数以确定当前电平失配的幅度(“δ”)。然后，δ的一个或多个值被用于对抽取的调制器输出计数分配因子，以便校正一个或多个I-DAC电流源失配。

在下文中，为了增强清晰性和通用性，术语“调制器输出电平”应意为在调制器端子处的电平特定二进制逻辑1状态。注意到的是某些实施例可以经由除了独热编码(encodation)之外的编码方法编码和传递电平特定状态。

具体实施方式

图3是根据本发明的各种示例实施例的校准输出ADC 300的框图。ADC 300包括多电平Σ-Δ调制器305和耦合的失配-校正分离(split)抽取器310。调制器305和分离抽取器310耦合到一个或更多个输出端子，这些输出端子共同称为输出端子312。ADC 300还包括耦合到调制器输出端子312、调制器输入端子325、N电平I-DAC 330以及分离抽取器310的失配测量逻辑电路318。

调制器305包括耦合到调制器输出端子312的N电平I-DAC 330。N是大于或等于5且不能被2整除的正整数。即，整数2对于N是除不尽的数。I-DAC 330在调制器305中提供负反馈环路并且如下详细所述实施有(N-1)/2开关电流源。调制器305也包括差分放大器335。差分放大器335的正极端子耦合到调制器输入端子325。差分放大器335的负极端子通信地耦合到I-DAC 330的输出端子。差分放大器335将输入信号340与来自I-DAC 330的负反馈信号相结合。

调制器305还包括与差分放大器335的输出端子耦合的环路滤波器345。环路滤波器345产生调制器305的噪声传递函数(NTF)中的高通响应。NTF是通过由N电平量化器350引入的量化噪声而见到的频率响应。环路滤波器345将量化噪声分量推入较高频率中，远离输入信号带宽。某些实施例可以利用较高阶滤波器以实施环路滤波器345。调制器305进一步包括耦合在环路滤波器345的输出端子和调制器305的输出端子312之间的N电平量化器350。量化器350的电平数N等于由I-DAC 330生成的可能的模拟电平的数量。

失配测量逻辑电路318确定[(N-1)/2-1]个失配误差(“δ1”、“δ2”…“δ_[(N-1)/2-1]”)(统称为，“δ”)的幅度。根据在(N-1)/2个失配测量间隔期间的调制器输出电平的发生次数(occurrence)的计数确定δ失配误差。在每个失配测量间隔期间参考电压(“V_CAL”)被施加到输入端子325。每个失配误差对应于如上提及的和如下进一步描述的I-DAC 330中的(N-1)/2个开关电流源的两个一组中的每个的电流幅值差。每个调制器输出电平的发生次数的第一计数在第一失配测量间隔期间获得。在第一失配测量间隔期间I-DAC 330中的电流源每个都连接至标准配置中的相应电平选择开关矩阵，如下面进一步详细描述。正在被测量失配的两个电流源在第一失配测量间隔后跟的每个失配测量间隔之前在I-DAC 330的电路中变换。

为了生成未校正的ADC输出数据分量D_UNCORRECTED，失配-校正分离抽取器310对调制器305的输出数据施加抽取滤波。分离抽取器310还抽取预定为受δ影响的调制器输出电平的[(N-1)/2-1]子集的发生次数计数，如下进一步描述。然后抽取器310用一个或更多个预定的因子δ1、δ2…δ_[(N-1)/2-1]乘以受δ影响的子集的抽取计数。这样做生成了对应于受δ影响的输出电平的每个子集的ADC输出数据误差分量{E_OUT1、E_OUT2…E_OUT_[(N-1)/2-1]}。然后抽取器310将得出的[(N-1)/2-1]ADC输出数据分量与未校正的ADC输出数据分量进行求和，以生成校准的ADC输出数据流D_CALIBRATED，针对δ1、δ2…δ_[(N-1)/2-1]校正：

D_CALIBRATED＝D_UNCORRECTED+E_OUT1+E_OUT2…+E_OUT_[(N-1)/2-1]。

图4是根据各种示例实施例的3电平I-DAC反馈元件400的示意图。3电平I-DAC 400是实施有开关电流源的最基本N电平DAC的一个示例。在该示例情形下，I-DAC 400实施单元电流电平-1、0和+1。图3的校准输出Σ-ΔADC 300的N电平I-DAC 330包括相互并联耦合的3电平I-DAC 400的(N-1)/2个单元。

I-DAC 400包括耦合到电压轨410的开关电流源405。I-DAC 400还包括耦合到开关电流源405的电平选择开关矩阵415。电平选择开关矩阵415中的开关的状态分别决定正极输出端子IOUT_POS 428和负极输出端子IOUT_NEG 440处的电流流动的电平和方向。I-DAC400进一步包括耦合到电平选择开关矩阵415的电平选择逻辑电路420。电平选择逻辑电路420接收数据输入字并且根据输入字通过将输出端子428和440转换到开关电流源405而控制3电平I-DAC单元的输出状态。

示例电平选择开关矩阵415包括耦合在开关电流源405和正极输出端子428之间的第一开关425。开关矩阵415还包括耦合在负极输出端子440和接地端子433之间的第二开关430，以提供I-DAC 400处在+1状态的返回电流。第三开关435耦合在开关电流源405和负极输出端子440之间，以提供从负极端子440向外的电流以实现-1状态。第四开关445耦合在正极输出端子428和接地端子433之间，以提供返回-1状态电流。第五开关450耦合在开关电流源405和共模端子455之间。共模端子455阻止电流源在与处在电平状态0的输出端子两者断开连接时浮动。如所述，表格470将开关矩阵415的开关状态与I-DAC输出电平相联系。

图5是根据各种示例实施例的5电平I-DAC ADC反馈元件500的示意图。5电平I-DAC500包括图4的配置为并联的两个3电平I-DAC 400。即，I-DAC 500包括3电平I-DAC 400A和400B。I-DAC 400A的开关电流源405A和I-DAC 400B的开关电流源405B并联连接在电压轨410和它们各自的电平选择开关矩阵415A和415B之间，并且然后连接到接地轨433。表格540将五个输出电平(-2、-1、0、+1、+2)中的每个与开关矩阵415A和415B的电平选择开关的相应状态相联系。

下面详细描述的失配测量逻辑电路318在其相应的电平选择开关矩阵415A和415B之间变换(transpose)电流源405A和405B。由于在电平开关矩阵415A和415B之间变换电流源405A和405B，这样做导致调制器输出误差分量反映在不同的输出电平中(例如，电平-2、-1、0、+1、+2的特定子集)。所述实施例比较调制器的输出电平的差分计数以确定电流源405A和405B之间的实际的电流电平差δ(在5电平调制器的情况下是δ1，或在N电平调制器的情况下是δ1、δ2…δ_[(N-1)/2-1])。然后δ的一个或多个值被用于对抽取的调制器输出分配因子，以便校正I-DAC电流源的一个或多个失配。

图6是根据各种示例实施例的在ADC的Σ-Δ调制器部分中包括N电平I-DAC反馈元件330的校准输出ADC的局部框图。N电平I-DAC 330的模拟输出电平的数量能够由如前所述的并联配置的3电平I-DAC(例如，图4的3电平I-DAC)的数量确定。因此，例如，5电平I-DAC610配置有如前关于图5所述的两个3电平I-DAC。7电平I-DAC 620配置有三个3电平I-DAC。更一般地，N电平I-DAC 330配置有(N-1)/2个3电平I-DAC，其中N是等于或大于5但不能被2整除的正整数。

现在回到图3，N电平数字数据X以采样速率F_S在调制器305的输出端子312处出现。Σ-ΔADC 300被过采样，因此F_S比施加到输入端子325的输入波形340的变化率大得多。理想地，在平均周期AP期间每个输出电平计数总和的平均值，通过每个输出电平的幅度(“L”)加权，等于输入波形340的瞬时(instantaneous)幅度。在平均周期AP期间，若干脉冲Q＝F_S*AP出现在输出端子312处。现在考虑具有如关于图5所述的逻辑电平的5电平Σ-Δ调制器示例。使用i作为Q个脉冲的集合的索引，ADC 300的理想输出等于在平均周期AP期间的瞬时调制器输入：

我们将5电平示例在平均周期期间的各个电平计数表示为(+2，电平5计数＝A5)、(+1，电平4计数＝A4)、(电平3为零电平并且因此不计数)、(-1，电平2计数＝A2)和(-2，电平1计数＝A1)。然后X_AVG可以表示为：

X_AVG＝(2*A5+A4–A2–2*A1)/Q

但是，失配的误差分量出现在调制器305的输出端处，结果X_AVG不等于真实情况的V_IN(INSTANTANEOUS)。X输出误差分量表现为实际的电平计数与将由不存在I-DAC电流源失配的调制器305生成的电平计数的平均差。

因为I-DAC 330内的失配是X项输出误差的原因，所以I-DAC 330的模拟输出数据Y包括失配误差的一个或多个量级δ。尽管实际自然界中是模拟的，能够按照平均周期AP期间的其输出电平的平均值，通过用出现在调制器输出X处的相应的计数A5、A4、A2或A1对每一电平分配因子、计算因子的和、以及用所得结果除以Q来观察Y。对于理想情况下，忽略失配：

Y_AVG＝(2*A5+A4–A2–2*A1)/Q

再次参考图5，注意到的是开关电流源405A和405B是“单元电流”源。即，理想地，由每个生成的电流幅度是相等的。但是，实际上，分量容差、温度变化以及其他因素导致电流源405A和405B之间的电流失配δ1。由图5的表540可知，L5＝I1+I2，L4＝I1，L3＝0，L2＝-I1，以及L1＝-(I1+I2)。失配误差δ已经被定义为I-DAC电流源的电流之间的差的幅度，或δ1＝I1-I2。依据“单元电流”I，I2＝I且I1＝I+δ1。考虑失配误差，五个电流电平能够根据单元电流被表示为：L5＝2I+δ1，L4＝I+δ1，L2＝-(I+δ1)和L1＝-(2I+δ1)。具有针对失配分配因子的五个电平并且在平均周期AP期间通过相等的X输出电平计数分配因子的平均I-DAC Y输出数据为：

Y_AVG＝(2+δ1)*A5+(1+δ1)*A4–(1+δ1)*A2–(2+δ1)*A1)/Q

再回到图3，由Σ-Δ调制器305的分量形成的负反馈环路导致差分放大器335的误差输出E被驱动至零。因此，Y_AVG等于在输入端子325处的输入信号340的瞬时值。注意到的是，δ1的分量可以被看做是由调制器环路驱动至输出脉冲流X中的特定输出电平的计数。

如前所述，在每个失配测量间隔期间失配测量逻辑电路318将参考电压V_CAL施加到输入端子325。因此，在第一测量间隔期间，随着I-DAC 330被复位至可操作的配置：

V_CAL＝Y_AVG＝(2+δ1)*A5+(1+δ1)*A4–(1+δ1)*A2–(2+δ1)*A1)/Q (1)

变换I1和I2之后，五个电流电平为：L5＝I1+I2，L4＝I2，L3＝0，L2＝-I2，且L1＝-(I1+I2)。考虑失配误差，五个电平根据变换电流源之后的单元电流可以表示为：L5＝2I+δ1，L4＝I，L2＝-I)和L1＝-2(I+δ1)。因此，随着变换I-DAC330的电流源，根据在第二测量间隔期间的脉冲流X中所见的电平计数{B}的集合：

V_CAL＝(2+δ1)*B5+B4–B2–(1+δ1)*B1)/Q (2)

联立方程(1)和(2)计算δ1得出：

δ1＝[(2A5+A4–A2-2A1)–(2B5+B4–B2-2B1)]/(A5+A4–A2–A1–B5–B1)

与本文所述的ADC装置的5电平实施例相关联的电流源失配误差δ1根据上面直接描述的计数{A}和{B}的集合的预定代数函数计算。

与N电平Σ-Δ调制器相关联的I-DAC电流源失配误差δ1、δ2…δ_[(N-1)/2-1]由所公开的实施例以与本文上述5电平示例情况相似的方式确定。例如，与7电平调制器相关联的三个电流源中的两对被顺序地变换并且在第一、第二和第三测量间隔期间获得调制器输出电平计数{A}、{B}和{C}的集合。将来自计数{A}、{B}和{C}集合的每个集合的每个电平的计数代入到{A}、{B}和{C}的两个预定代数函数中以计算δ1和δ2。

图7是根据各种示例实施例的校准输出ADC 700的详细框图。和图3的ADC 300一样，ADC 700包括N电平Σ-Δ调制器305、失配校正分离抽取器310和失配测量逻辑电路318。调制器305包括N电平I-DAC 330、差分放大器335、环路滤波器345和N电平量化器350，全部如先前关于图3所述。

ADC 700的失配测量逻辑电路318包括耦合到调制器输入端子325的失配测量输入部分705、耦合到调制器输出端子312的失配计算部分708、以及耦合到失配测量输入部分705和失配计算部分708的失配测量控制逻辑电路712。失配测量输入部分705在调制器输入端子325处建立校准电压V_CAL。失配测量输入部分705还在每个失配测量间隔之前向电平选择开关矩阵(例如，向图5的开关矩阵415A和415B)指派I-DAC电流源(例如，图5的电流源405A和405B)。失配计算部分708如下进一步详细描述的来确定δ1、δ2…δ_[(N-1)/2-1]。为了执行与失配测量过程相关联的序列，失配测量控制逻辑电路712控制失配测量逻辑电路318内的结构。

失配测量输入部分705还包括耦合到调制器输入端子325的校准电压源715。电压源715生成V_CAL。失配测量输入部分705进一步包括I-DAC 330的失配测量开关矩阵组件718。

图8是根据各种示例实施例的包括失配测量开关矩阵718的N电平I-DAC ADC反馈元件330的示意图。测量开关矩阵718相对于可操作的配置变换开关电流源对(例如，图5的开关电流源405A和405B)。在N电平I-DAC 330的上下文中，“可操作的配置”意为向(N-1)/2个电平选择开关矩阵中的一个预定指派(N-1)/2个开关电流源中的每个。可操作的配置在ADC的常规操作期间使用。此外，在失配测量序列的开始时将I-DAC重置到可操作的配置后跟的失配测量间隔期间获得失配测量。

通过将一对开关电流源中的每个电流源重新指派到在可操作配置中被指派给另一个电流源的电平选择开关矩阵(例如，电平选择开关矩阵415A和415B)，测量开关矩阵718对该对开关电流源(例如，开关电流源405A和405B)进行变换。对于具有多于两个电流源的I-DAC，开关电流源的连续对在第一失配测量间隔后跟的每个失配测量间隔之前变换。

考虑根据图8的示例顺序和图5的5电平I-DAC，失配测量开关矩阵718可以在第一失配测量间隔之前被重置到可操作的配置。可操作的配置可以通过以下方式实施：为了将开关电流源405A连接到电平选择开关矩阵415A而闭合开关820，为了将开关电流源405B连接到电平选择开关矩阵415B而闭合开关825。失配测量开关矩阵718在第二失配测量间隔之前变换电流源405A和405B。为了将电流源405A连接到电平选择开关矩阵415B而断开开关820和825并且闭合开关830，为了将开关电流源405B连接到电平选择开关矩阵415A而闭合开关835。

注意到的是，本文使用失配测量开关矩阵718的示例将N电平I-DAC 330内的电流源对的变换概念化。但是，失配测量逻辑电路318的某些实施例可以通过在I-DAC电平选择开关矩阵其自身(例如，图5的开关矩阵415A和415B)上实行控制而变换I-DAC电流源对，并且因此消除对失配测量开关矩阵718的需要。

失配测量逻辑电路318的失配计算部分708进一步包括耦合到调制器305的输出端子312的间隔控制逻辑电路725。间隔控制逻辑电路725提供失配测量在失配测量间隔期间对调制器输出电平的访问。

失配计算部分708还包括耦合到间隔控制逻辑电路725的一组电平计数器728。电平计数器728中的每个在测量间隔期间对向其指派的电平的发生次数的数量进行计数。因此，电平计数器728在第一失配测量间隔期间对调制器输出电平中的每个的第一发生次数的数量进行计数，以便生成第一组计数{A}＝A1，A2…A_N。该组电平计数器728随后在第二失配测量间隔期间对每个调制器输出电平的第二发生次数的数量进行计数，以便生成第二组计数{B}＝B1，B2…B_N。如前所述，第二测量间隔在调制器反馈环路中的(N-1)/2个I-DAC电流源中的第一对被变换之后出现。该组电平计数器728随后在第(N-1)/2个失配测量间隔期间对每个调制器输出电平的发生次数的数量进行计数，以便生成第(N-1)/2组计数{Z}＝Z1，Z2…Z_N。第(N-1)/2个失配测量间隔在调制器反馈环路中的(N-1)/2个I-DAC电流源中的第[(N-1)/2-1]对互换之后出现。

失配计算部分708进一步包括耦合到电平计数器728的失配计算器732。失配计算器732将δ1、δ2…δ_[(N-1)/2-1]中的每个计算为{A}、{B}…{Z}的预定代数函数。如前所述，通过V_CAL得出代数函数，在每个计数由等于对应于该计数的电平的量加权之后，V_CAL等于每组计数的平均值。前面的描述认为每组计数包括与δ1、δ2…δ_[(N-1)/2-1](统称为，“δ”)中的每个成比例的δ失配分量。即，V_CAL＝AVG_{A_WEIGHTED}(δ)＝AVG_{B__WEIGHTED}(δ)…＝AVG_{Z_WEIGHTED}(δ)。

已经确定了电流源失配δ1、δ2…δ_[(N-1)/2-1]，ADC的实施例将I-DAC 330指派的电流源到电平开关矩阵重置为如前所述的可操作的配置。对于5电平调制器的情况，可操作的配置中的电平指派如图5的表格540所示。L5＝I1+I2，L4＝I1，L3＝0，L2＝-I1，且L1＝-(I1+I2)。

图7的ADC 700的失配校正分离抽取器310包括耦合到调制器输出端子312的主抽取器735。主抽取器735生成如前提及的未校正的ADC输出数据分量。为了这么做，主抽取器735在抽取间隔DI期间的采样时间处将抽取滤波施加到N个调制器输出电平中的每个的发生次数的加权总和。每个输出电平的发生次数的计数由特定输出电平的幅度加权。例如，使用前面引入的5电平调制器的示例电平，电平1由-2加权、电平2由-1加权、电平3是0、电平4由+1加权以及电平5由+2加权。相应地，主抽取器735将抽取滤波施加到在抽取间隔DI期间获得的每次计数的权重总和的全部和：其中S＝在DI期间获得的总采样。主抽取器735所得的输出是未校正的ADC输出数据分量D_UNCORRECTED。

分离抽取器310还包括通信地耦合到调制器输出端子312的[(N-1)/2-1]个数量的辅助抽取器(例如，辅助抽取器738A和738B)。每个辅助抽取器在抽取间隔期间的采样时间处将抽取滤波施加到调制器输出电平的子集的发生次数总和。输出电平的子集预定会受到一个或更多个δ失配分量的影响。适用于5电平调制器的单个辅助抽取器738A的示例项遵从前面讨论的失配测量逻辑电路318。I-DAC 330的输出Y以抽取间隔DI期间的电平计数D5、D4、D2和D1表示并且针对失配δ1分配因子为：

Y_DI＝(2+δ1)*D5+(1+δ1)*D4–(1+δ1)*D2–(2+δ1)*D1)

即，失配项δ1出现在所有非零电平的计数中。但是，可以将Y_DI归一化以从分别表示为计数D5和D1的峰值正极和负极I-DAC电平中排除δ1。因此归一化的Y_DI＝2*D5+(1+0.5*δ1)*D4－(1+0.5*δ1)*D2－2*D1。相应地，需要校正的调制器输出电平计数被限制到电平计数D4和D2。

失配校正分离抽取器310包括耦合在调制器输出端子312和每个辅助抽取器(例如，辅助抽取器738A和738B)之间的一个或更多个输出电平选择器(例如，电平选择器742A和742B)。一个或多个选择器选择对应于每个辅助抽取器的受δ影响的输出电平。对于上面直接讨论的示例5电平调制器，电平选择器742A为辅助抽取选择电平4和电平2。辅助抽取器738A将抽取滤波施加到计数(D4-D2)的总和，以便生成抽取的受δ影响的输出数据分量。

每个辅助抽取器随后用δ1、δ2…δ_[(N-1)/2-1]中的一个或更多个作为预定因子乘以所得的抽取的受δ影响的输出数据分量，以便生成[(N-1)/2－(1)]个ADC输出数据误差分量E_OUT中的一个。对于失配校正ADC 700的5电平示例实施例，辅助抽取器用0.5*δ1乘以抽取的受δ1影响的项(D4-D2)，以便生成单个输出数据误差分量E_OUT。

分离抽取器310还包括耦合到主抽取器的输出端子和一个或多个辅助抽取器的输出端子的求和点745。求和点将来自每个辅助抽取器的[(N-1)/2－(1)]个ADC输出数据误差分量E_OUT与来自主抽取器的未校正的ADC输出数据分量D_UNCORRECTED相加。出现在求和点的一个或多个输出端子处的结果是针对δ1、δ2…δ_[(N-1)/2－(1)]校正的校准的ADC输出数据D_CALIBRATED：

D_CALIBRATED＝D_UNCORRECTED+E_OUT1+E_OUT2…+E_OUT_[(N-1)/2-1].

图9是根据各种示例顺序的从N电平Σ-ΔADC生成校准输出的方法900的流程图。方法900包括对一系列失配测量间隔期间在ADC的Σ-Δ调制器部分的输出端子处的电压电平发生次数计数。每个失配间隔与和调制器相关的N电平电流模式I-DAC负极反馈元件的(N-1)/2个配置中的一个相关联。方法900包括根据调制器输出电压电平的发生次数计数确定I-DAC中的[(N-1)/2－(1)]个电流源中的一个或更多个对之间的幅值失配(“δ”)。方法900还包括将抽取滤波施加到调制器的输出数据，以在ADC的常规操作期间生成未校正的ADC输出数据分量。方法900进一步包括用预定因子δ乘以预定将受δ影响的抽取的调制器输出电平，以便生成一个或更多个ADC输出数据误差分量。方法900随着将ADC输出数据误差分量与未校正的ADC输出数据分量进行求和而终止，以生成针对δ校正的校准的ADC输出数据。

方法900在块905处开始，伴随着在(N-1)/2个失配测量间隔期间将参考电压V_CAL施加到ADC的输入端子。方法900在块910继续，伴随着建立将(N-1)/2个开关电流源中的每个指派到N电平I-DAC内的(N-1)/2个电平选择开关矩阵的一个的可操作的指派。该可操作的指派确定了从每个开关电流源到N个调制器输出电平中的每个的电流的贡献。

方法900包括在块915处在第一失配测量间隔期间的采样时间在调制器输出端子处对每个调制器输出电平的发生次数的数量计数。这样做生成了第一组计数{A}＝A1，A2…A_N。方法900继续在块920相对于可操作的指派变换开关电流源的[(N-1)/2－(1)]个对中的一个。方法900还包括在开关电流源对的每次变换之后在块923对随后的失配测量间隔期间的每个调制器输出电平的发生次数数量计数，以便生成随后的计数组(例如，{B}＝B1，B2…B_N，{C}＝C1，C2…C_N…{Z}＝Z1，Z2…Z_N)。注意到的是，从变换的电流源之间的幅值失配δ1、δ2…δ_[(N-1)/2－(1)](统称为，“δ”)得出的调制器输出数据误差出现在每个失配测量间隔期间与预定调制器输出电平相关联的计数中。方法900包括在块928处确定[(N-1)/2－(1)]个电流源对是否已经被变换。如果否，方法900循环回到块920以变换另一个电流源对。

一旦[(N-1)/2－(1)]个电流源对已经被变换并且已经获得所得的调制器输出电平计数，则方法900在块933处继续将δ1、δ2…δ_[(N-1)/2－(1)]中的每个计算为A1，A2…A_N，B1，B2…B_N，C1，C2…C_N…Z1，Z2…Z_N的代数函数。通过V_CAL得出每个代数函数，在每个计数由等于对应于该计数的电平的量加权之后，V_CAL等于每组计数的平均值(V_CAL＝AVG_{A_WEIGHTED}(δ)＝AVG_{B__WEIGHTED}(δ)…＝AVG_{Z_WEIGHTED}(δ))。方法900还包括上述失配测量操作之后在块935处从ADC输入端子断开V_CAL。

方法900在块945继续进行，在抽取间隔期间在采样时间处将抽取滤波施加到N个调制器输出电平中的每个的发生次数的加权总和。这样做生成了未校正的ADC输出数据分量。每个输出电平的发生次数的计数由相应的电平的幅度加权。

方法900包括选择调制器输出电平的[(N-1)/2－(1)]个子集，其预定将受δ失配分量δ1、δ2…δ_[(N-1)/2-(1)]中的一个或更多个影响。方法900还包括在抽取间隔期间在采样时间处将抽取滤波施加到调制器输出电平的[(N-1)/2－(1)]个子集中的每个的发生次数的总和。电平的子集的抽取滤波生成[(N-1)/2－(1)]个抽取的受δ影响的输出数据分量。方法900进一步包括在块955用预定的δ1、δ2…δ_[(N-1)/2-1]中的一个或更多个因子乘以每个抽取的受δ影响的输出数据分量。这样做生成[(N-1)/2－(1)]个ADC输出数据误差分量。

方法900在块960处结束，通过将[(N-1)/2－(1)]个ADC输出数据误差分量与未校正的ADC输出数据分量进行求和，以便生成针对δ1、δ2…δ_[(N-1)/2-(1)]校正的校准的ADC输出数据。

本文描述的装置和方法可以用在除了生成N电平Σ-ΔADC的校准输出之外的应用中。本文描述的校准输出ADC 300和700、3电平I-DAC 400、5电平I-DAC 500以及方法900的示例意在提供各种实施例的结构和各种方法的顺序的大致理解。它们并不意在作为使用这些示例结构和顺序的装置、系统和方法的所有元件和特征的完整描述。

通过图示并且不限制，附图示出了可以实施主题的具体实施例。注意到的是，连接线的一个或两个端意在示出电流、数据流、逻辑流等的大致方向。连接器线箭头不意在限制到特定方向的这种流动而排除相对方向上的任何流动。充分描述所说明的实施例以使本领域的技术人员能够实践本文公开的教导。可以使用由此推导的和其他实施例，以便在不脱离本公开的范围的情况下可以做出结构和逻辑的替换和改变。因此，该详细的说明书并不是一种限制。各种实施例的广度由所附权利要求以及这种权利要求授权的全部等价范围限定。

如果实际上公开了不只一个，那么仅为了方便起见，可以将本文发明主题的这种实施例单个或全部称为术语“发明”，并不意在主动地将本申请限制在任何单一发明或发明概念。相应地，尽管本文已经详细说明和描述了具体实施例，但是计划实现相同目的的任何布置可以用所示的具体实施例替代。本公开意在覆盖各种实施例的任何和全部改变和变化。

提供本公开的摘要以遵守37 C.F.R.§1.72(b)对摘要的要求，以允许读者快速地弄清本技术公开的性质。其提交的意义是其不将用于解释或限制权利要求的范围或含义。在之前的详细说明中，为了简化公开，各种特征被组合在单一实施例中。本公开的方法不被解释为需要比每个权利要求中所清楚列举的更多的特征。当然，发明主题可以见于少于单一公开实施例的全部特征。下述权利要求特此并入详细说明中，每个权利要求独立地作为一个单独的实施例。

Claims (20)

1.一种校准输出模拟数字转换器即ADC，其包括：

多电平Σ-Δ调制器，其包括N电平电流模式数字模拟转换器即I-DAC，所述I-DAC耦合到所述调制器的至少一个输出端子，以在所述调制器中提供负反馈环路，所述I-DAC实施有(N-1)/2个开关电流源；

失配测量逻辑电路，其耦合在调制器输入端子和调制器输出端子之间，以根据在(N-1)/2个失配测量间隔期间的调制器输出电平的发生次数计数确定[(N-1)/2-1]个失配误差δ1、δ2…δ_[(N-1)/2-1]即统称为δ的幅度，每个失配误差对应于在第一失配测量间隔随后的每个失配测量间隔之前变换的所述(N-1)/2个开关电流源的两个一组中的每个的电流幅值差；以及

失配校正分离抽取器，其耦合到所述调制器输出端子以将抽取滤波施加到所述Σ-Δ调制器的输出数据，从而：生成未校正的ADC输出数据分量，用δ1、δ2…δ_[(N-1)/2-1]中的至少一个作为预定因子乘以预定受δ影响的调制器输出电平的抽取计数以生成至少一个ADC输出误差分量，以及将所述ADC输出误差分量与未校正的ADC输出数据分量进行求和，以生成针对δ1、δ2…δ_[(N-1)/2-1]校正的校准的ADC输出数据分量。

2.根据权利要求1所述的ADC，所述多电平Σ-Δ调制器进一步包括：

所述Σ-Δ调制器的差分放大器组件、耦合到所述调制器输入端子的所述差分放大器的正极端子，以及通信地耦合到I-DAC输出端子的负极端子，所述差分放大器将输入信号与所述I-DAC的负反馈信号相结合。

3.根据权利要求2所述的ADC，所述多电平Σ-Δ调制器进一步包括：

耦合到所述差分放大器的输出端子的环路滤波器；以及

耦合在所述环路滤波器的输出端子和所述调制器输出端子之间的N电平量化器。

4.根据权利要求1所述的ADC，所述N电平I-DAC包括相互并联耦合的至少两个3电平I-DAC单元，每个3电平I-DAC单元包括：

开关电流源；

耦合到所述开关电流源的电平选择开关矩阵；以及

耦合到所述电平选择开关矩阵的电平选择逻辑电路，以通过将所述3电平I-DAC的输出端子转换至所述开关电流源而控制所述3电平I-DAC单元的输出状态。

5.根据权利要求4所述的ADC，所述电平选择开关矩阵包括：

耦合在所述开关电流源和正极输出端子之间的第一开关；

耦合在负极输出端子和接地端子之间的第二开关；

耦合在所述开关电流源和所述负极输出端子之间的第三开关；

耦合在所述正极输出端子和所述接地端子之间的第四开关；以及

耦合在所述开关电流源和共模端子之间的第五开关。

6.根据权利要求1所述的ADC，所述失配校正分离抽取器包括：

主抽取器，其耦合到所述调制器输出端子，以通过在抽取间隔期间的采样时间处将抽取滤波施加到N个调制器输出电平中的每个的发生次数的加权总和而生成所述未校正的ADC输出数据分量，每个输出电平的发生次数计数由所述电平的幅度加权；

[(N-1)/2-1]个辅助抽取器，其通信地耦合到所述调制器输出端子，每个辅助抽取器用于在所述抽取间隔期间的采样时间处将所述抽取滤波施加到调制器输出电平的子集的发生次数的总和，所述调制器输出电平的子集预定受到至少一个δ失配分量的影响，随后每个辅助抽取器用δ1、δ2…δ_[(N-1)/2-1]中的至少一个作为预定因子乘以所得抽取的受δ影响的输出数据分量，以生成[(N-1)/2-(1)]个ADC输出数据误差分量中的一个；以及

求和点，其耦合到所述主抽取器的输出端子和所述辅助抽取器的输出端子，以将所述[(N-1)/2-(1)]个ADC输出数据误差分量、来自每个辅助抽取器的一个输出数据误差分量与所述主抽取器的所述未校正的ADC输出数据分量相加，以便生成针对δ1、δ2…δ_[(N-1)/2-(1)]校正的校准的ADC输出数据。

7.根据权利要求6所述的ADC，进一步包括：

至少一个调制器输出电平选择器，其耦合在所述调制器输出端子和每个辅助抽取器之间，以选择对应于每个辅助抽取器的所述受δ影响的输出电平。

8.根据权利要求1所述的ADC，所述失配测量逻辑电路进一步包括：

失配测量输入部分，其耦合到所述调制器输入端子，以在所述调制器输入端子处建立校准电压即V_CAL，并且在失配测量间隔之前向电平选择开关矩阵指派I-DAC电流源；

失配计算部分，其耦合到所述调制器输出端子，以确定δ1、δ2…δ_[(N-1)/2-1]；以及

失配测量控制逻辑电路，其耦合到所述失配测量输入部分和所述失配计算部分，以控制失配测量过程。

9.根据权利要求8所述的ADC，所述失配测量输入部分包括：

校准电压源，其耦合到所述调制器输入端子，以生成V_CAL；以及

所述N电平I-DAC的失配测量开关矩阵组件，其用于通过在所述第一失配测量间隔随后的每个失配测量间隔之前，将开关电流源对中的每个电流源重新指派到在可操作配置中被指派到另一个电流源的电平选择开关矩阵，而将所述开关电流源对相对于所述可操作的配置进行变换。

10.根据权利要求9所述的ADC，5电平I-DAC的所述失配测量开关矩阵组件在第一失配测量间隔之前将第一开关电流源耦合到第一电平选择开关矩阵并且将第二开关电流源耦合到第二电平选择开关矩阵，以及在第二失配测量间隔之前将所述第一开关电流源耦合到所述第二电平选择开关矩阵并且将所述第二开关电流源耦合到所述第一电平选择开关矩阵。

11.根据权利要求8所述的ADC，所述失配计算部分包括：

间隔控制逻辑电路，其耦合到所述调制器输出端子，以在所述失配测量间隔期间提供到调制器输出电平的失配测量访问；

一组电平计数器，其耦合到所述间隔控制逻辑电路，以在第一失配测量间隔期间对每个调制器输出电平的发生次数的第一数量进行计数，以便生成第一组计数{A}＝A1，A2…A_N，随后所述一组电平计数器在对所述调制器反馈环路中的(N-1)/2个I-DAC电流源中的第一对进行变换之后的第二失配测量期间对每个调制器输出电平的发生次数的第二数量进行计数，以便生成第二组计数{B}＝B1，B2…B_N，…随后所述一组电平计数器在互换所述调制器反馈环路中的所述(N-1)/2个I-DAC电流源的第[(N-1)/2-1]对电流源之后的第(N-1)/2个失配测量间隔期间对每个调制器输出电平的发生次数的数量进行计数，以便生成第(N-1)/2组计数{Z}＝Z1，Z2…Z_N；以及

失配计算器，其耦合到所述电平计数器，以将δ1、δ2…δ_[(N-1)/2-1]中的每个计算为{A}，{B}…{Z}的预定代数函数，所述代数函数通过V_CAL得出，在每个计数由等于对应于所述计数的电平的量加权之后，并且考虑到每组计数包括与δ1、δ2…δ_[(N-1)/2-1]中的每个成比例的δ失配分量，V_CAL等于每组计数的平均值，即V_CAL＝AVG_{A_WEIGHTED}(δ)＝AVG_{B__WEIGHTED}(δ)…＝AVG_{Z_WEIGHTED}(δ)。

12.根据权利要求11所述的ADC，5电平调制器的所述失配计算器被配置为将δ计算为[(2A5+A4–A2-2A1)–(2B5+B4–B2–2B1)]/(A5+A4–A2–A1–B5–B1)。

13.一种生成N电平Σ-Δ模拟数字转换器即ADC的校准输出数据的方法，包括：

在一系列失配测量间隔期间，对所述ADC的Σ-Δ调制器部分的输出端子处的电压电平发生次数进行计数，所述电压电平发生次数与N电平电流模式数字模拟转换器即I-DAC负反馈元件的(N-1)/2个配置中的每个相关，所述I_DAC负反馈元件与所述调制器相关；

根据所述调制器输出电压电平的发生次数的计数，确定所述I-DAC中的[(N-1)/2-(1)]个电流源中的至少一对之间的幅值失配即δ；

在所述ADC的常规操作期间，将抽取滤波施加到所述调制器的输出数据以生成未校正的ADC输出数据分量；

用预定因子δ乘以预定将受δ影响的抽取的调制器输出电平，以生成至少一个ADC输出数据误差分量；以及

将所述ADC输出数据误差分量与所述未校正的ADC输出数据分量进行求和，以生成针对δ校正的校准的ADC输出数据。

14.根据权利要求13所述的生成N电平Σ-ΔADC的校准输出数据的方法，进一步包括：

在(N-1)/2个失配测量间隔期间将参考电压即V_CAL施加到所述ADC的输入端子；

在所述N电平I-DAC中，建立将(N-1)/2个开关电流源中的每个指派到(N-1)/2个电平选择开关矩阵中的一个的可操作的指派，所述可操作的指派确定每个开关电流源的每个电流对N个调制器输出电平中的每个的贡献；

在所述调制器输出端子处，在第一失配测量间隔期间的采样时间处对每个调制器输出电平的发生次数的数量进行计数，以生成第一组计数{A}＝A1，A2…A_N；

相对于所述可操作的指派，对所述开关电流源的[(N-1)/2-(1)]个对中的每个进行变换；

在所述调制器输出端子处，在所述开关电流源对中的一个的每个变换之后的随后的失配测量间隔期间对每个调制器输出电平的发生次数的数量进行计数，以生成随后的计数组{B}＝B1，B2…B_N，{C}＝C1，C2…C_N…{Z}＝Z1，Z2…Z_N，调制器输出数据误差源自变换的电流源之间的统称为δ的幅值失配δ1、δ2…δ_[(N-1)/2-(1)]，其在每个失配测量间隔期间出现在与预定调制器输出电平相关的计数中；

将δ1、δ2…δ_[(N-1)/2－(1)]中的每个计算为A1，A2…A_N，B1，B2…B_N，C1，C2…C_N…Z1，Z2…Z_N的代数函数，每个代数函数通过V_CAL得出，在每个计数由等于对应于所述计数的电平的量加权之后，V_CAL等于每组计数的平均值，即V_CAL＝AVG_{A_WEIGHTED}(δ)＝AVG_{B_WEIGHTED}(δ)…＝AVG_{Z_WEIGHTED}(δ)。

15.根据权利要求14所述的生成N电平Σ-ΔADC的校准输出数据的方法，进一步包括：

断开V_CAL与所述ADC输入端子的连接。

16.根据权利要求14所述的生成N电平Σ-ΔADC的校准输出数据的方法，进一步包括：

在抽取间隔期间的采样时间处，将抽取滤波施加到所述N个调制器输出电平中的每个的发生次数的加权总和，每个输出电平的发生次数的计数通过所述电平的幅度加权，以生成所述未校正的ADC输出数据分量；

在所述抽取间隔期间在采样时间处，将抽取滤波施加到调制器输出电平的[(N-1)/2-(1)]个子集中的每个的发生次数的总和，以生成[(N-1)/2-(1)]个抽取的受δ影响的输出数据分量，调制器输出电平的每个子集预定受到所述δ失配分量δ1、δ2…δ_[(N-1)/2-(1)]中的至少一个的影响；

用δ1、δ2…δ_[(N-1)/2-1]中的至少一个作为预定因子乘以每个抽取的受δ影响的输出数据分量，以生成[(N-1)/2-(1)]个ADC输出数据误差分量中的一个；以及

将所述[(N-1)/2-(1)]个ADC输出数据误差分量与所述未校正的ADC输出数据分量进行求和，以生成针对δ1、δ2…δ_[(N-1)/2-(1)]校正的校准的ADC输出数据。

17.根据权利要求16所述的生成N电平Σ-ΔADC的校准输出数据的方法，进一步包括：

将I-DAC输出电流电平归一化以便从最大正幅度和最大负幅度的电流电平中去除δ分量。

18.根据权利要求16所述的生成N电平Σ-ΔADC的校准输出数据的方法，进一步包括：

选择调制器输出电平的所述[(N-1)/2-(1)]个子集。

19.一种确定N电平Σ-Δ模拟数字转换器即ADC中的失配误差的方法，包括：

在(N-1)/2个失配测量间隔期间将参考电压即V_CAL施加到所述ADC的输入端子；

在与所述ADC的Σ-Δ调制器部分相关的N电平电流模式数字模拟转换器即I-DAC负反馈元件中，建立可操作的指派将(N-1)/2个开关电流源中的每个指派到(N-1)/2个电平选择开关矩阵中的一个，所述可操作的指派确定每个开关电流源的每个电流对N个调制器输出电平中的每个的贡献；

在所述调制器输出端子处，在第一失配测量间隔期间的采样时间处对每个调制器输出电平的发生次数的数量进行计数，以生成第一组计数{A}＝A1，A2…A_N；

相对于所述可操作的指派，对所述开关电流源的[(N-1)/2-(1)]个对中的每个进行变换；

在所述调制器输出端子处，在所述开关电流源对中的一个的每个变换之后的随后的失配测量间隔期间，对每个调制器输出电平的发生次数的数量进行计数，以便生成随后计数组{B}＝B1，B2…B_N，{C}＝C1，C2…C_N…{Z}＝Z1，Z2…Z_N，调制器输出数据误差源自变换的电流源之间的幅值失配δ1、δ2…δ_[(N-1)/2-(1)]，其在每个失配测量间隔期间出现在与预定调制器输出电平相关的计数中；

将δ1、δ2…δ_[(N-1)/2－(1)]中的每个计算为A1，A2…A_N，B1，B2…B_N，C1，C2…C_N…Z1，Z2…Z_N的代数函数，通过V_CAL得出每个代数函数，在每个计数由等于对应于所述计数的电平的量加权之后，V_CAL等于每组计数的平均值即V_CAL＝AVG_{A_WEIGHTED}(δ)＝AVG_{B__WEIGHTED}(δ)…＝AVG_{Z_WEIGHTED}(δ)。

20.根据权利要求19所述的确定N电平Σ-ΔADC中的失配误差的方法，进一步包括：

相对于所述可操作的指派，对所述(N-1)/2个开关电流源的第一对和它们相应的电平开关矩阵之间的连接进行变换，开关电流源的所述第一对具有它们相应电流之间的第一幅度失配即δ1；

在第二失配测量间隔期间的采样时间处，对每个调制器输出电平的发生次数的第二数量进行计数，以生成第二组计数{B}＝B1，B2…B_N；

相对于所述可操作的指派，对所述(N-1)/2个开关电流源的第二对和它们相应的电平开关矩阵之间的连接进行变换，开关电流源的所述第二对具有它们相应电流之间的第二幅度失配即δ2；

在第三失配测量间隔期间的采样时间处，对每个调制器输出电平的发生次数的第三数量进行计数，以生成第三组计数{C}＝C1，C2…C_N；

相对于所述可操作的指派，对所述(N-1)/2个开关电流源的第[(N-1)/2-1]对和它们相应的电平开关矩阵之间的连接进行变换，开关电流源的所述第[(N-1)/2-1]对具有它们相应电流之间的第[(N-1)/2-1]幅度失配即δ_[(N-1)/2-1]；

在第(N-1)/2失配测量间隔期间的采样时间处，对每个调制器输出电平的发生次数的数量进行计数，以生成第(N-1)/2组计数{Z}＝Z1，Z2…Z_N。