CN107068169A - 一种可任意配置码元序列的相位编码信号产生系统及方法 - Google Patents
一种可任意配置码元序列的相位编码信号产生系统及方法 Download PDFInfo
- Publication number
- CN107068169A CN107068169A CN201710117181.XA CN201710117181A CN107068169A CN 107068169 A CN107068169 A CN 107068169A CN 201710117181 A CN201710117181 A CN 201710117181A CN 107068169 A CN107068169 A CN 107068169A
- Authority
- CN
- China
- Prior art keywords
- phase
- code
- code element
- symhols
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种可任意配置码元序列的相位编码信号产生系统及方法,能够解决相位编码信号任意码元生成并结合pdw控制字的方式,对多种相位编码信号进行灵活配置、灵活排序的方式进行实时产生并播放的问题。该系统包括控制子系统和相位编码信号生成子系统;控制子系统将产生的控制字全部储存在存储单元,并发送启动指令给存储单元,存储单元接收到启动指令后传输控制字到码元生成单元,码元生成单元以预设格式输出码元控制序列,并以数字波形持续码元宽度输出到相位编码信号生成单元,相位编码信号生成单元生产相位编码信号并播放。
Description
技术领域
本发明属于信号技术领域,具体涉及一种可任意配置码元序列的相位编码信号产生系统及方法。
背景技术
早期的相位编码信号仅可以设置码元类型和码元宽度,其余参数均写死在相位编码生成子系统中,这样的做法优点可在短时间内快速配制出相应的相位编码信号,缺点是不能进行码元配置,生成的相位编码信号灵活度过低,需要生成不同类型的相位编码信号时,需增加相应类型的码元生成模块,过于浪费硬件资源。
发明内容
有鉴于此,本发明提供了一种可任意配置码元序列的相位编码信号产生系统及方法,能够解决相位编码信号任意码元生成并结合pdw控制字的方式,对多种相位编码信号进行灵活配置、灵活排序的方式进行实时产生并播放的问题。
实施本发明的具体过程如下:
一种可任意配置码元序列的相位编码信号产生系统,该系统包括控制子系统和相位编码信号生成子系统;其中,相位编码信号生成子系统包括存储单元、码元生成单元、相位编码生成单元和播放单元;
控制子系统用于生成控制字,控制字包括:相位编码类型、码元类型、码元宽度和码元序列;
存储单元用于存储所有的控制字并依据码元生成单元的RAM资源大小和码元生成单元的数据流处理速度来确定控制字的传输速度,进而传输控制字;
码元生成单元用于逐一解析所接收的控制字,根据相位编码类型确定所要生成的码元是二项编码或四项编码,根据码元类型解析出码元个数,将码元序列转换为预设格式存储,具体转换操作为:相位编码生成单元的接口设置为2bit接口,该2bit接口一次传输一个两位码元,两位码元由高位和低位组成;如果相位编码类型为二项编码,则将该二项编码整体作为低位码元序列存储;该二项编码的高位码元序列根据解析出的码元个数N存储N个“0”;如果相位编码类型为四项编码,则将该四项编码的奇数位依次取出组成高位码元序列存储,将四项编码的偶数位依次取出组成低位码元存储;其中,N取正整数;码元宽度作为每个码元发送到相位编码生成单元的时间,所述时间设为t;在向相位编码生成单元发送码元时,并行发送存储的低位码元序列和高位码元序列,低位和高位组成两位码元;发送时,以数字方波形式根据持续时间t确定发送每个码元的传输时长;一个码元序列的总传输时间为t*N;
相位编码生成单元用于根据所接收的码元序列及其持续时间形成相位编码基带信号;
播放单元用于将相位编码基带信号变频至中频信号,并将中频信号通过DA转换为模拟信号输出。
进一步地,控制字为PDW控制字。
进一步地,所述码元类型包括非调相码、7位巴克码、13位巴克码、二项自定义码和四项自定义码;码元类型的值进一步表示码元个数,其中,非调相码的码元类型的值为0,7位巴克码的码元类型的值为7,13位巴克码的码元类型的值为13,二项自定义码和四项自定义码的码元类型的值取自定义码元个数分别为Q和W,Q取0~256,W取0~128。
一种可任意配置码元序列的相位编码信号产生方法,该方法具体步骤如下:
步骤一、上位机配置相位编码参数生成包含多条控制字的文件,其中,相位编码参数包括相位编码类型、码元类型、码元宽度和码元序列;
步骤二、将配置后的控制字文件发送到相位编码生成子系统;相位编码生成子系统首先将所接收的控制字文件存储到本子系统的存储单元中,并在接收到到上位机的启动指令后,依据本子系统中码元生成单元的RAM的大小和数据流的处理速度,将存储单元中存储的控制字文件发送给码元生成单元;
步骤三、码元生成单元逐条解析控制字文件中的控制字;根据相位编码类型确定所要生成的码元是二项编码或四项编码,根据码元类型解析出码元个数,将码元序列转换为预设格式存储,具体转换操作为:码元生成单元与本子系统中相位编码生成单元之间的接口为2bit接口,该2bit接口一次传输一个两位码元,两位码元由高位和低位组成;如果相位编码类型为二项编码,则将该二项编码整体作为低位码元序列存储;该二项编码的高位码元序列根据解析出的码元个数N存储N个“0”;如果相位编码类型为四项编码,则将该四项编码的奇数位依次取出组成高位码元序列存储,将四项编码的偶数位依次取出组成低位码元存储;其中,N取正整数;码元宽度作为每个码元发送到相位编码生成单元的时间,所述时间设为t;在向相位编码生成单元发送码元时,并行发送存储的低位码元序列和高位码元序列,低位和高位组成两位码元;发送时,以数字方波形式根据持续时间t确定发送每个码元的传输时长;一个码元序列的总传输时间为t*N;
步骤四、相位编码信号生成单元根据所接收的码元序列及其持续时间形成相位编码基带信号,且发送到本子系统中的播放单元,播放单元将相位编码基带信号变频到中频,并将中频信号通过DA转换为模拟信号输出。
有益效果:
1)本发明能够通过控制子系统实时配置码元参数,具有可随使用者任意配置码元类型、码元序列和码元宽度参数,实时生成相应的相位编码信号的优点。且相位编码生产单元设计为通用单元,可支持多种相位编码信号的码元序列的接收和处理;
2)本发明相位编码信号生成模块的设计,不仅解决了用户使用者在任意场景中需要生成不同码元序列的相位编码信号的难题,还通过结合PDW控制字的方式,解决了使用者需要生成的多种相位编码信号进行快速生成和切换播放的问题,具有灵活度和可靠性高等优点。
附图说明
图1为一种可任意配置码元序列的相位编码信号产生系统的原理图。
图2为一种可任意配置码元序列的相位编码信号产生方法实施例的流程图。
具体实施方式
下面结合附图并举实施例,对本发明进行详细描述。
本发明提供了一种可任意配置码元序列的相位编码信号产生系统及方法,本发明致力于解决相位编码可通过电脑配置参数灵活生成,结合pdw控制字对多种相位编码信号实时产生并播放的方法,解决相位编码信号任意码元生成并快速切换、播放多种相位编码信号的问题。
如图1所示,该系统包括控制子系统和相位编码信号生成子系统;其中,相位编码信号生成子系统包括存储单元、码元生成单元、相位编码生成单元和播放单元;
控制子系统用于生成控制字,控制字包括:相位编码类型(可选择二项码和四项码,其中,0代表二项码,1代表四项码)、码元类型、码元宽度和码元序列,控制整个系统的开始与停止;
所述码元类型包括非调相码、7位巴克码、13位巴克码、二项自定义码和四项自定义码;码元类型的值进一步表示码元个数,其中,非调相码的码元类型的值为0,7位巴克码的码元类型的值为7,13位巴克码的码元类型的值为13,二项自定义码和四项自定义码的码元类型的值取自定义码元个数分别为Q和W,Q取0~256,W取0~128。
7位巴克码和码元个数Q为7的二项自定义码的区别是码元序列不同,其中7位码的码元序列为国际标准,而二项自定义码的码元序列为任意以“0”和”1”组成的7个数值。因此即便是码元类型相同,也可以从码元序列区分是7位巴克码还是7位二项自定义码。
存储单元用于存储所有的控制字并依据码元生成单元的RAM资源大小和码元生成单元的数据流处理速度来确定控制字的传输速度,进而传输控制字;
码元生成单元用于逐一解析所接收的控制字,根据相位编码类型确定所要生成的码元是二项编码或四项编码,根据码元类型解析出码元个数,将码元序列转换为预设格式存储,具体转换操作为:相位编码生成单元的接口设置为2bit接口,该2bit接口一次传输一个两位码元,两位码元由高位和低位组成;如果相位编码类型为二项编码,则将该二项编码整体作为低位码元序列存储;该二项编码的高位码元序列根据解析出的码元个数N存储N个“0”;如果相位编码类型为四项编码,则将该四项编码的奇数位依次取出组成高位码元序列存储,将四项编码的偶数位依次取出组成低位码元存储;其中,N取正整数;码元宽度作为每个码元发送到相位编码生成单元的时间,所述时间设为t;在向相位编码生成单元发送码元时,并行发送存储的低位码元序列和高位码元序列,低位和高位组成两位码元;发送时,以数字方波形式根据持续时间t确定发送每个码元的传输时长;一个码元序列的总传输时间为t*N;
以二项编码和四项编码为例,二项编码的特性以“0”和“1”表示,而四项编码的特性以“00”“01”“10”“11”来表示,因此相位编码产生单元采用的接口为2bit的接口,可以保证二项编码和四项编码的复用性;
例如假设码元序列为1101001,相位编码类型二项编码信号、码元类型为二项自定义,该信号码元个数为7,码元宽度为1ms。当码元生成单元接到控制字后,判断控制字为二项自定义,因此码元生成单元将码元序列依次输出到相位编码生成单元的接口上,由于接口为2bit接口,而二项编码只需要一位即可表示特性,因此约定只取低位,所以输出到相位编码模块上的控制字为:“01”“01”“00”“01”“00”“00”“01”;每个控制字保持1ms。
相位编码生成单元用于根据所接收的码元序列及其持续时间形成相位编码基带信号;
播放单元用于将相位编码基带信号变频至中频信号,并将中频信号通过DA转换为模拟信号输出。
控制子系统将产生的控制字全部储存在存储单元,并发送启动指令给存储单元,存储单元接收到启动指令后传输控制字到码元生成单元,码元生成单元以预设格式输出码元控制序列,码元生产单元将转换后的码元序列以数字波形持续码元宽度输出到相位编码信号生成单元;相位编码生产单元生产相位编码信号并播放。
一种可任意配置码元序列的相位编码信号产生方法,具体步骤如下:
步骤一、上位机配置相位编码参数生成包含多条控制字的文件,其中,相位编码参数包括相位编码类型、码元类型、码元宽度和码元序列;
步骤二、将配置后的控制字文件发送到相位编码生成子系统;相位编码生成子系统首先将所接收的控制字文件存储到本子系统的存储单元中,并在接收到到上位机的启动指令后,依据本子系统中码元生成单元的RAM的大小和数据流的处理速度,将存储单元中存储的控制字文件发送给码元生成单元;
步骤三、码元生成单元逐条解析控制字文件中控制字;根据相位编码类型确定所要生成的码元是二项编码或四项编码,根据码元类型解析出码元个数,将码元序列转换为预设格式存储,具体转换操作为:码元生成单元与本子系统中相位编码生成单元之间的接口为2bit接口,该2bit接口一次传输一个两位码元,两位码元由高位和低位组成;如果相位编码类型为二项编码,则将该二项编码整体作为低位码元序列存储;该二项编码的高位码元序列根据解析出的码元个数N存储N个“0”;如果相位编码类型为四项编码,则将该四项编码的奇数位依次取出组成高位码元序列存储,将四项编码的偶数位依次取出组成低位码元存储;其中,N取正整数;码元宽度作为每个码元发送到相位编码生成单元的时间,所述时间设为t;在向相位编码生成单元发送码元时,并行发送存储的低位码元序列和高位码元序列,低位和高位组成两位码元;发送时,以数字方波形式根据持续时间t确定发送每个码元的传输时长;一个码元序列的总传输时间为t*N;
步骤四、相位编码信号生成单元根据所接收的码元序列及其持续时间形成相位编码基带信号,且发送到本子系统中的播放单元,播放单元将相位编码基带信号变频到中频,并将中频信号通过DA转换为模拟信号输出。
控制字为PDW控制字或自定义ICD(接口控制文件);
实施例1:
如图2所示,上位机配置相位编码参数生成的PDW控制字为:四项自定义码元的相位编码,码元个数为10,码元宽度为0.5ms、码元序列为“10110011100110111101”;
步骤一、编辑控制单元,输入相位编码类型、码元类型、码元宽度和码元序列并生成控制字文件;其中相位编码类型为四项编码、码元类型为10(四项自定义码)、码元宽度为0.5ms、码元序列为“10110011100110111101”;
步骤二、输入完成后将控制字文件全部传输到存储单元存储;存储完成后,控制单元发启动信号给相位编码生成子系统后,相位编码生成子系统中的存储单元开始传输控制字到码元生成单元;传输速度受码元生成单元的处理速度和RAM资源大小所限制,本文中假设每一包传输速度为768k;
步骤三、码元生成单元接收控制字文件后将控制字文件解析出所需参数并进行临时存储;根据存储的参数的内容判断出用户要生成的信号为四项自定义编码、码元个数为10个,码元宽度为0.5ms、码元序列为“10110011100110111101”;由于是四项编码,且码元宽度为0.5ms,因此每个码元保持时间为0.5ms,由于四项码以2bit来描述每个码元特性;则输出到相位编码生成单元的码元个数为10个,分别为“10”“11”“00”“11”“10”“01”“10”“11”“11”“01”且每个持续0.5ms;
步骤四、相位编码生成单元接到码元生成单元输出的码元序列后,实时生成相位编码基带信号并输出到播放单元;播放单元接收到相位编码基带信号后,将该信号变频为中频信号并输送到DA;通过DA转换后,输出用户所需要的模拟信号。
自此,就完成了/实现了码元可加载的相位编码调制信号。
综上所述,以上仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种可任意配置码元序列的相位编码信号产生系统,其特征在于,该系统包括控制子系统和相位编码信号生成子系统;其中,相位编码信号生成子系统包括存储单元、码元生成单元、相位编码生成单元和播放单元;
控制子系统用于生成控制字,控制字包括:相位编码类型、码元类型、码元宽度和码元序列;
存储单元用于存储所有的控制字并依据码元生成单元的RAM资源大小和码元生成单元的数据流处理速度来确定控制字的传输速度,进而传输控制字;
码元生成单元用于逐一解析所接收的控制字,根据相位编码类型确定所要生成的码元是二项编码或四项编码,根据码元类型解析出码元个数,将码元序列转换为预设格式存储,具体转换操作为:相位编码生成单元的接口设置为2bit接口,该2bit接口一次传输一个两位码元,两位码元由高位和低位组成;如果相位编码类型为二项编码,则将该二项编码整体作为低位码元序列存储;该二项编码的高位码元序列根据解析出的码元个数N存储N个“0”;如果相位编码类型为四项编码,则将该四项编码的奇数位依次取出组成高位码元序列存储,将四项编码的偶数位依次取出组成低位码元存储;其中,N取正整数;码元宽度作为每个码元发送到相位编码生成单元的时间,所述时间设为t;在向相位编码生成单元发送码元时,并行发送存储的低位码元序列和高位码元序列,低位和高位组成两位码元;发送时,以数字方波形式根据持续时间t确定发送每个码元的传输时长;一个码元序列的总传输时间为t*N;
相位编码生成单元用于根据所接收的码元序列及其持续时间形成相位编码基带信号;
播放单元用于将相位编码基带信号变频至中频信号,并将中频信号通过DA转换为模拟信号输出。
2.如权利要求1所述可任意配置码元序列的相位编码信号产生系统,其特征在于,控制字为PDW控制字。
3.如权利要求1所述可任意配置码元序列的相位编码信号产生系统,其特征在于,所述码元类型包括非调相码、7位巴克码、13位巴克码、二项自定义码和四项自定义码;码元类型的值进一步表示码元个数,其中,非调相码的码元类型的值为0,7位巴克码的码元类型的值为7,13位巴克码的码元类型的值为13,二项自定义码和四项自定义码的码元类型值取自定义码元个数分别为Q和W,Q取0~256,W取0~128。
4.一种可任意配置码元序列的相位编码信号产生方法,其特征在于,该方法具体步骤如下:
步骤一、上位机配置相位编码参数生成包含多条控制字的文件,其中,相位编码参数包括相位编码类型、码元类型、码元宽度和码元序列;
步骤二、将配置后的控制字文件发送到相位编码生成子系统;相位编码生成子系统首先将所接收的控制字文件存储到本子系统的存储单元中,并在接收到到上位机的启动指令后,依据本子系统中码元生成单元的RAM的大小和数据流的处理速度,将存储单元中存储的控制字文件发送给码元生成单元;
步骤三、码元生成单元逐条解析控制字文件中的控制字;根据相位编码类型确定所要生成的码元是二项编码或四项编码,根据码元类型解析出码元个数,将码元序列转换为预设格式存储,具体转换操作为:码元生成单元与本子系统中相位编码生成单元之间的接口为2bit接口,该2bit接口一次传输一个两位码元,两位码元由高位和低位组成;如果相位编码类型为二项编码,则将该二项编码整体作为低位码元序列存储;该二项编码的高位码元序列根据解析出的码元个数N存储N个“0”;如果相位编码类型为四项编码,则将该四项编码的奇数位依次取出组成高位码元序列存储,将四项编码的偶数位依次取出组成低位码元存储;其中,N取正整数;码元宽度作为每个码元发送到相位编码生成单元的时间,所述时间设为t;在向相位编码生成单元发送码元时,并行发送存储的低位码元序列和高位码元序列,低位和高位组成两位码元;发送时,以数字方波形式根据持续时间t确定发送每个码元的传输时长;一个码元序列的总传输时间为t*N;
步骤四、相位编码信号生成单元根据所接收的码元序列及其持续时间形成相位编码基带信号,且发送到本子系统中的播放单元,播放单元将相位编码基带信号变频到中频,并将中频信号通过DA转换为模拟信号输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710117181.XA CN107068169B (zh) | 2017-03-01 | 2017-03-01 | 一种可任意配置码元序列的相位编码信号产生系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710117181.XA CN107068169B (zh) | 2017-03-01 | 2017-03-01 | 一种可任意配置码元序列的相位编码信号产生系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107068169A true CN107068169A (zh) | 2017-08-18 |
CN107068169B CN107068169B (zh) | 2019-09-27 |
Family
ID=59621810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710117181.XA Active CN107068169B (zh) | 2017-03-01 | 2017-03-01 | 一种可任意配置码元序列的相位编码信号产生系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107068169B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0782292A2 (en) * | 1995-12-27 | 1997-07-02 | Nec Corporation | Receiver which ensures the proper separation of convolutionally encoded, multiplexed signals |
US6002707A (en) * | 1983-04-04 | 1999-12-14 | Honeywell, Inc. | Spread signal spectrum communication circuits and system |
CN1582553A (zh) * | 2001-07-06 | 2005-02-16 | 格鲁斯番维拉塔公司 | 被配置为使用混合波形结构来进行通信的无线通信系统 |
CN103179066A (zh) * | 2011-12-21 | 2013-06-26 | 北京普源精电科技有限公司 | 多进制相移键控mpsk调制方法、装置和函数信号发生器 |
CN103344944A (zh) * | 2013-07-02 | 2013-10-09 | 西安电子科技大学 | 适用于任意信号波形的雷达脉冲压缩滤波器优化设计方法 |
-
2017
- 2017-03-01 CN CN201710117181.XA patent/CN107068169B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002707A (en) * | 1983-04-04 | 1999-12-14 | Honeywell, Inc. | Spread signal spectrum communication circuits and system |
EP0782292A2 (en) * | 1995-12-27 | 1997-07-02 | Nec Corporation | Receiver which ensures the proper separation of convolutionally encoded, multiplexed signals |
CN1582553A (zh) * | 2001-07-06 | 2005-02-16 | 格鲁斯番维拉塔公司 | 被配置为使用混合波形结构来进行通信的无线通信系统 |
CN103179066A (zh) * | 2011-12-21 | 2013-06-26 | 北京普源精电科技有限公司 | 多进制相移键控mpsk调制方法、装置和函数信号发生器 |
CN103344944A (zh) * | 2013-07-02 | 2013-10-09 | 西安电子科技大学 | 适用于任意信号波形的雷达脉冲压缩滤波器优化设计方法 |
Non-Patent Citations (1)
Title |
---|
钱者凤,刘明,杨文举: "基于数字正式方式实现的一种GMSK调制", 《信息技术》 * |
Also Published As
Publication number | Publication date |
---|---|
CN107068169B (zh) | 2019-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105306062B (zh) | 一种红外数据的编码存储方法、装置和解码方法 | |
US7995696B1 (en) | System and method for deskewing data transmitted through data lanes | |
CN103141066B (zh) | 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法 | |
JPH11500887A (ja) | 遷移制御されたデジタルエンコード及び信号伝送システム | |
CN107423397B (zh) | 一种面向多任务微系统的自适应压缩存储及解压提取方法 | |
CN106170934B (zh) | 无线前传无源光网络pon系统、光网络设备及方法 | |
CN111884660B (zh) | 一种哈夫曼编码设备 | |
CN105637495A (zh) | 低功率相机控制接口总线和设备 | |
US7061407B1 (en) | Encoding of 8B10B control characters | |
CN106160912A (zh) | 一种编码方法、相关设备及系统 | |
CN107454959A (zh) | 基数为n的数到物理导线状态码元的转译方法 | |
CN103812610B (zh) | 一种数据通信方法、终端及信息安全设备 | |
KR20080070949A (ko) | 직렬 통신 시스템에서 직렬 데이터의 송수신 방법 및 장치와 이를 위한 직렬 통신 시스템 | |
CN113934667A (zh) | 一种基于fpga逻辑资源延时的过采样异步通信方法 | |
CN107068169A (zh) | 一种可任意配置码元序列的相位编码信号产生系统及方法 | |
CN201130945Y (zh) | 可变速率调制解调的装置 | |
CN102420675B (zh) | 数据报文缓冲存储的使用状态信息的收发方法及装置 | |
CN105487836A (zh) | 带跳转候选的双同步电子设备和fifo存储器电路及相关方法 | |
CN108023680A (zh) | 基于vtdm帧结构的低速可变速率多模式编码调制器 | |
CN101228698A (zh) | 4电平逻辑解码器 | |
CN201965746U (zh) | 基于fpga的遥控编码电路 | |
CN102036420A (zh) | 一种高速接口及其传输数据的方法 | |
IL259732A (en) | Serial data multiplication | |
CN110167154A (zh) | 传输上行信号的方法及通信装置 | |
CN1937759B (zh) | 一种随路密钥数字电视信号加密系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |