CN107026162A - 射频开关器件 - Google Patents
射频开关器件 Download PDFInfo
- Publication number
- CN107026162A CN107026162A CN201710241941.8A CN201710241941A CN107026162A CN 107026162 A CN107026162 A CN 107026162A CN 201710241941 A CN201710241941 A CN 201710241941A CN 107026162 A CN107026162 A CN 107026162A
- Authority
- CN
- China
- Prior art keywords
- active area
- switching devices
- serial transistor
- parasitic capacitance
- transistor active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 58
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 37
- 239000012212 insulator Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 4
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 description 62
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 description 62
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 8
- 101000777470 Mus musculus C-C motif chemokine 4 Proteins 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101100215368 Dictyostelium discoideum act21 gene Proteins 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100161922 Dictyostelium discoideum act22 gene Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供一种射频开关器件，包括依次堆叠配置或串联连接的多个串联晶体管，相邻两个串联晶体管的连接点为串联节点，至少一个串联节点和地之间设有寄生电容，设置的寄生电容可以有效提高射频开关器件的输入端和输出端之间的隔离度。
Description
技术领域
本发明涉及射频技术领域，尤其涉及一种射频开关器件。
背景技术
无线通信作为现代生活不可缺少的组成部分，在各个领域发挥着极为重要的作用。目前，在无线通信领域较为普遍的应用是时分复用通信系统，例如支持蓝牙和和无线局域网(WLAN)的时分双工(TDD)通信系统以及多种手机通信标准并存的手机通信系统。在这些系统中，射频收发开关(RF switch)作为无线通信系统的关键部件，用于时分复用通信中切换发射和接收通道，其性能优劣决定着很多电子产品的性能。
绝缘体上硅(SOI，Silicon-on-insulator)是一种特殊的硅片，其结构的主要特点是在有源层和衬底层之间插入绝缘层(掩埋氧化物层)来隔断有源层和衬底之间的电气连接，绝缘体上硅衬底具有实现集成电路中元器件的介质隔离、彻底消除体硅CMOS电路中的寄生闩锁效应、寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及适用于低功耗低电压电路等优点，而射频器件要求具有较小的寄生电容，其中衬底的寄生电容往往起到很大的作用，因此，利用绝缘体上硅衬底制造射频开关等射频器件已是本领域的常见方法，在绝缘体上硅衬底中形成射频器件时，有效减小寄生电容的同时，还可以提高射频器件的高频率特性和射频器件的运行速度。
而隔离度即射频开关电路的输入端和输出端之间的衰减度，是衡量射频开关截止有效性的关键指标，也是衡量射频开关性能的最为关键的参数之一，因此，如何提高射频开关的隔离度，已成为本领域技术人员亟待解决的问题之一。
发明内容
本发明的目的在于提供一种射频开关器件，能够有效提高射频开关器件的输入端和输出端之间的隔离度。
为解决上述问题，本发明提出一种射频开关器件，包括依次堆叠配置或串联连接的多个串联晶体管，相邻两个串联晶体管的连接点为串联节点，至少一个串联节点和地之间设有寄生电容。
进一步的，所述射频开关器件还包括绝缘体上半导体衬底以及位于所述绝缘体上半导体衬底上方的第一金属层，所述绝缘体上半导体衬底包括依次堆叠的半导体基底、位于所述半导体基底上的绝缘埋层以及位于所述绝缘埋层上的顶层半导体层，所述顶层半导体层设有多个相互隔离的晶体管有源区，每个晶体管有源区形成有一个所述串联晶体管，所有串联晶体管通过所述第一金属层串联。
进一步的，所述第一金属层包括实现所有串联晶体管串联的互连线部分以及用作所述寄生电容的电极板部分，所述电极板部分位于相应的串联晶体管有源区的外侧，并与所述相应的串联晶体管有源区隔离且接地，所述相应的串联晶体管有源区作为所述寄生电容的另一个电极板。
进一步的，所述的射频开关器件中，当有多个串联节点和地之间设有寄生电容时，所述第一金属层所有的用作寄生电容的电极板部分在所有串联晶体管有源区一侧连接为一个整体且呈梳状结构，所述梳状结构的梳齿自由端靠近相应的串联晶体管有源区且与所述相应的串联晶体管有源区隔离，所述梳状结构的梳背接地。
进一步的，所述梳状结构的梳齿自由端为倒T型。
进一步的，所述射频开关器件还包括位于所述第一金属层上方并用作所述寄生电容的电极板的第二金属层，所述第二金属层位于相应的串联晶体管有源区的外侧，并与所述相应的串联晶体管有源区隔离且接地，所述相应的串联晶体管有源区作为所述寄生电容的另一个电极板。
进一步的，所述的射频开关器件中，当有多个串联节点和地之间设有寄生电容时，所述第二金属层在所有串联晶体管有源区一侧连接为一个整体且呈梳状结构，所述梳状结构的梳齿自由端靠近相应的串联晶体管有源区且与所述相应的串联晶体管有源区隔离，所述梳状结构的梳背接地。
进一步的，所述顶层半导体层中，在相应的串联晶体管有源区的外侧还形成有用作所述寄生电容的电极板的额外有源区，所述额外有源区与所述相应的串联晶体管有源区隔离；所述第一金属层包括实现所有串联晶体管串联的互连线部分以及用于将所述额外有源区接地的接地部分，所述相应的串联晶体管有源区作为所述寄生电容的另一个电极板。
进一步的，所述的射频开关器件中，当有多个串联节点和地之间设有寄生电容时，所有串联晶体管有源区一侧的额外有源区连接为一个整体且呈梳状结构，所述梳状结构的梳齿自由端靠近相应的串联晶体管有源区且与所述相应的串联晶体管有源区隔离，所述梳状结构的梳背接地。
进一步的，所述梳状结构的梳齿的长度和宽度均相同。
进一步的，每个串联节点和地之间均设有一个寄生电容。
进一步的，所有的串联晶体管为NMOS晶体管。
进一步的，所述射频器件还包括至少一个栅极偏压电阻，所述栅极偏压电阻一端连接到所述的射频开关器件的电压控制节点上，另一端连接到相应的串联晶体管的栅极。
进一步的，所述射频器件还包括至少一个体偏压电阻，所述体偏压电阻的一端接地，另一端连接到相应的串联晶体管的体节点。
进一步的，所述射频器件还包括至少一个源漏偏压电阻，所述源漏偏压电阻连接在相应的串联晶体的源极与漏极之间。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的射频开关器件中，在相邻两个串联晶体管的串联节点和地之间增设寄生电容，可以有效提高射频开关器件的输入端和输出端之间的隔离度，且增设寄生电容的开关级数越高，该级开关的隔离度提高越明显。
2、本发明的射频开关器件中，增加的寄生电容的一个电极板为相应的串联晶体管有源区，另一个电极板可以在制造串联晶体管有源区、第一金属层或者第二金属层的同时一并制造，因此可以与现有工艺兼容，降低成本。
附图说明
图1A是现有的一种射频开关器件的电路图；
图1B是图1A所示的射频开关器件在其各开关断开状态下的等效电路图；
图1C是图1A所示的射频开关器件的版图结构；
图2A是本发明具体实施例的射频开关器件的电路图；
图2B是图2A所示的射频开关器件在其各开关断开状态下的等效电路图；
图3A至3C是本发明具体实施例的射频开关器件的版图结构；
图4是图1A和图2A所示的射频开关器件的各级开关的电容等效电路仿真结果比较图。
具体实施方式
下面基于现有的一种典型的射频开关器件来详细说明本发明的技术方案和技术效果。
请参考图1A，现有的一种典型的射频开关器件，包括依次堆叠配置或串联连接的多个串联晶体管Q0(可以为NMOS晶体管)，每个串联晶体管Q0及连接其的一些电阻等无源器件构成一级开关101，为了显示清晰，图1A中仅对第一级开关中的各元器件进行了标注。具体地，多个串联晶体管以堆叠配置或串联连接，每一串联晶体管Q0(除最后的一个串联晶体管以外)的漏极连接到后一串联晶体管的源极，第一个串联晶体管的源极接收输入RF信号RF_in，且最后一个串联晶体管的漏极输出RF信号RF_out，各级开关中的串联晶体管的栅极连接一源极偏压电阻R1，源极与漏极之间连接一源漏偏压电阻R2，体节点连接一体偏压电阻R3，其中，源极偏压电阻R1另一端连接到电压控制节点Vg0，所述体偏压电阻R3的另一端接地。相应的电压控制信号施加到电压控制节点Vg0可以使所有的串联晶体管接通或断开，每一串联晶体管应在其接通时传递RF_in信号，且应在其断开时阻挡RF_in信号，请参考图1B，当射频开关器件的所有串联晶体管Q0均断开时，即射频开关器件的各级开关均断开，其等效电路如图1B所示，射频开关器件的各级开关101相当于一个电容C10，阻断RF_in信号传输，RS0为信号源内阻，Vrf0为信号源的幅度。
请参考图1C，上述的射频开关器件的版图结构包括：信号输入端子RF_in，信号输出端子RF_out以及设置于信号输入端子RF_in和信号输出端子RF_out之间的均匀排列的多个用于形成相应的串联晶体管Q0的串联晶体管有源区ACT_Q0，每个串联晶体管有源区ACT_Q0具有用于形成该串联晶体管的源极区、漏极区以及源极区和漏极区之间的沟道区(为了阅读方便，图中未对源极区、漏极区和沟道区进行标注)，所述沟道区的上方形成有栅极层(未图示)。在所有串联晶体管有源区ACT_Q0的外围设置有栅极偏压电阻R1、源漏偏压电阻R2以及体偏压电阻R3，所有的串联晶体管有源区ACT_Q0通过第一金属层M1实现串联，且栅极偏压电阻R1、源漏偏压电阻R2以及体偏压电阻R3均通过第一金属层M1实现与相应的串联晶体管有源区ACT_Q0的对应部分连接或者相应的栅极层连接。
对图1A至图1C所示的射频开关器件进行改进，可以获得本发明的相应实施例的射频开关器件，具体如下：
请参考图2A，本发明提出一种射频开关器件，包括依次堆叠配置或串联连接的多个串联晶体管Q1，相邻两个串联晶体管Q1的连接点为串联节点N，至少一个串联节点N和地GND之间增设有寄生电容Cv，每个串联晶体管Q1及连接其的寄生电容Cv和一些电阻等无源器件构成一级开关201，为了显示清晰，图2A中仅对第一级开关中的各元器件进行了标注。每一串联晶体管Q1(除最后的一个串联晶体管以外)的漏极连接到后一串联晶体管的源极，第一个串联晶体管的源极接收输入RF信号RF_in，最后一个串联晶体管的漏极输出RF信号RF_out。可用对称结构来实施每一串联晶体管Q1，且每一串联晶体管Q1的源极与漏极可互换。本实施例中，每个串联节点与地之间增设有一个的寄生电容，各级开关中的串联晶体管Q1的栅极连接一栅极偏压电阻RGV，源极与漏极之间连接一源漏偏压电阻RSD，体节点连接一体偏压电阻RBG，而栅极偏压电阻RGV另一端连接到电压控制节点Vg，所述体偏压电阻RBG的另一端接地。即每个栅极偏压电阻RGV一端连接到相应的串联晶体管Q1的栅极，另一端均连接到电压控制节点Vg；每个体偏压电阻RBG一端连接到相应的串联晶体管Q1的体节点，另一端均连接到地。其中，源漏偏压电阻RSD、体偏压电阻RBG以及栅极偏压电阻RGV可具有相同的电阻值，所述电阻值可相对较大，例如50千欧姆(kΩ)以上。将相应的电压控制信号施加到电压控制节点Vg可以使所有的串联晶体管Q1接通或断开，每一串联晶体管Q1应在其接通时传递RF_in信号，且应在其断开时阻挡RF_in信号，请参考图2B，当射频开关器件的所有串联晶体管Q1均断开时，即射频开关器件的各级开关均断开，其等效电路如图2B所示，射频开关器件的各级开关201相当于一个电容C1，阻断RF_in信号传输，RS为信号源内阻，Vrf为信号源的幅度。请参考图4，对应的现有的射频开关器件的各级开关处的等效电容基本不变，而本实施例的射频开关器件的各级开关处的等效电容随着级数的增加而骤降，这说明通过在串联晶体管的串联节点和地之间引入寄生电容，可以大大提高射频开关器件的隔离度，且射频开关器件的开关级数越多，其隔离度的提高越明显。
请参考图3A至3C，本实施例的寄生电容的增设过程可以与射频开关器件的制造过程兼容，即每个寄生电容可以以该处串联晶体管有源区作为一个电极板，而另一个电极板可以是第一金属层(如图3A)、第二金属层(如图3B)或者额外的有源区(如图3C)，具体如下：
请参考图3A，本实施例提供一种射频开关器件(或者射频开关器件的版图结构)包括绝缘体上半导体衬底以及位于所述绝缘体上半导体衬底上方的第一金属层M1。所述绝缘体上半导体衬底可以为绝缘体上硅衬底、绝缘体上锗衬底、或者绝缘体上硅锗衬底，具体包括依次堆叠的半导体基底、位于所述半导体基底上的绝缘埋层以及位于所述绝缘埋层上的顶层半导体层，为了清晰显示本发明的主旨，对所述绝缘体上半导体衬底及其具体组成层未标注。所述绝缘体上半导体衬底上形成有信号输入端子RF_in，信号输出端子RF_out，设置于信号输入端子RF_in和信号输出端子RF_out之间的多个用于形成相应的串联晶体管Q1的串联晶体管有源区ACT1，以及用于将所有的串联晶体管有源区ACT1的对应部分实现串联的第一金属层M1。所有的串联晶体管有源区ACT1均设置在所述顶层半导体层中且均匀排列，且每个串联晶体管有源区ACT1呈条状，具有用于形成该串联晶体管的源极区、漏极区以及源极区和漏极区之间的沟道区(为了阅读方便，图3A中未对源极区、漏极区和沟道区进行标注)，所述沟道区的上方形成有栅极层(图3A中未图示)。所有串联晶体管有源区ACT1的外围设置有栅极偏压电阻RGV、源漏偏压电阻RSD以及体偏压电阻RBG。
所述第一金属层M1包括互连线部分M11和电极板部分M12，所述互连线部分M11用于将前一串联晶体管有源区ACT1的漏极区连接到后一串联晶体管有源区ACT1的源极区，将第一个串联晶体管有源区ACT1的源极区连接到信号输入端子RF_in，将最后一个串联晶体管有源区ACT1的漏极区连接到信号输出端子RF_out以及将栅极偏压电阻R1、源漏偏压电阻R2以及体偏压电阻R3连接到相应的串联晶体管有源区ACT1的源极区、漏极区或者连接相应的栅极层。本实施例中，每个串联晶体管有源区ACT1外围(即一端外侧)均设有一段电极板部分M12，该段电极板部分M12与相应的串联晶体管有源区ACT1隔离且接地，该段电极板部分M12与所述相应的串联晶体管有源区ACT1(该ACT1不仅仅限于用做该串联晶体管的源极区、漏极区、沟道区的部分，还包括例如用作体接触区等功能的部分)耦合形成对应串联节点的寄生电容Cv，即所述相应的串联晶体管有源区ACT1为寄生电容Cv的另一个电极板，由此使得本实施例的射频开关器件的每个所述串联节点均增设有寄生电容Cv，此时所述第一金属层M1所有的用作寄生电容的电极板部分M12在所有串联晶体管有源区ACT1一侧连接为一个整体且呈梳状结构，所述梳状结构的梳齿M121自由端靠近相应的串联晶体管有源区ACT1，呈倒T型，且与所述相应的串联晶体管有源区ACT1隔离，所述梳状结构的梳背M122接地，此时连为一体并呈梳状结构的M12与包括用于形成各个串联晶体管的源极区、漏极区和沟道区在内的整个ACT(有源区)之间都会有耦合，形成寄生电容。其中，梳齿M121的长度的变化可以调节引入的寄生电容的大小。本实施例中，所有串联晶体管有源区ACT1的两侧各有一个所述第一金属层M1的梳状结构。
请参考图3B，本实施例还提供一种射频开关器件(或者射频开关器件的版图结构)包括绝缘体上半导体衬底、位于所述绝缘体上半导体衬底上方的第一金属层M1以及位于所述第一金属层上方的第二金属层M2。所述绝缘体上半导体衬底可以为绝缘体上硅衬底、绝缘体上锗衬底、或者绝缘体上硅锗衬底，具体包括依次堆叠的半导体基底、位于所述半导体基底上的绝缘埋层以及位于所述绝缘埋层上的顶层半导体层，为了清晰显示本发明的主旨，对所述绝缘体上半导体衬底及其具体组成层未标注。所述绝缘体上半导体衬底上形成有信号输入端子RF_in，信号输出端子RF_out，设置于信号输入端子RF_in和信号输出端子RF_out之间的多个用于形成相应的串联晶体管Q1的串联晶体管有源区ACT1，以及用于将所有的串联晶体管有源区ACT1的对应部分实现串联的第一金属层M1。所有的串联晶体管有源区ACT1均设置在所述顶层半导体层中且均匀排列，且每个串联晶体管有源区ACT1呈条状，具有用于形成该串联晶体管的源极区、漏极区以及源极区和漏极区之间的沟道区(为了阅读方便，图3B中未对源极区、漏极区和沟道区进行标注)，所述沟道区的上方形成有栅极层(图3B中未图示)。所有串联晶体管有源区ACT1的外围设置有栅极偏压电阻RGV、源漏偏压电阻RSD以及体偏压电阻RBG。所述第一金属层M1用于将前一串联晶体管有源区ACT1的漏极区连接到后一串联晶体管有源区ACT1的源极区，将第一个串联晶体管有源区ACT1的源极区连接到信号输入端子RF_in，将最后一个串联晶体管有源区ACT1的漏极区连接到信号输出端子RF_out以及将栅极偏压电阻R1、源漏偏压电阻R2以及体偏压电阻R3连接到相应的串联晶体管有源区ACT1的源极区、漏极区或者连接相应的栅极层。本实施例中，每个串联晶体管有源区ACT1外围(即一端外侧)均设有一段第二金属层M2，该段第二金属层M2与相应的串联晶体管有源区ACT1隔离且接地，该段第二金属层M2与所述相应的串联晶体管有源区ACT1形成对应串联节点的寄生电容Cv，即所述相应的串联晶体管有源区ACT1为寄生电容Cv的另一个电极板，由此使得本实施例的射频开关器件的每个所述串联节点均增设有寄生电容Cv，此时所述第二金属层M2在所有串联晶体管有源区ACT1一侧连接为一个整体且呈梳状结构，所述梳状结构的梳齿M21自由端靠近相应的串联晶体管有源区ACT1，且与所述相应的串联晶体管有源区ACT1隔离，相邻级的串联晶体管有源区ACT1之间共用一个梳齿M21，梳齿M21和对应的串联晶体管有源区ACT1分别作为对应的寄生电容的两个电极板，所述梳状结构的梳背M22接地。此时连为一体并呈梳状结构的M2与包括用于形成各个串联晶体管的源极区、漏极区和沟道区在内的整个ACT(有源区)之间都会有耦合，形成寄生电容。其中，梳齿M21的长度变化可以调节引入的寄生电容的大小。本实施例中，所有串联晶体管有源区ACT1的两侧仅有一侧有所述第二金属层M2的梳状结构，在本发明的其他实施例中，也可以在所有串联晶体管有源区ACT1的两侧都有一个所述第二金属层M2的梳状结构。
请参考图3C，本实施例还提供一种射频开关器件(或者射频开关器件的版图结构)包括绝缘体上半导体衬底、位于所述绝缘体上半导体衬底上方的第一金属层M1以及位于所述第一金属层上方的第二金属层M2。所述绝缘体上半导体衬底可以为绝缘体上硅衬底、绝缘体上锗衬底、或者绝缘体上硅锗衬底，具体包括依次堆叠的半导体基底、位于所述半导体基底上的绝缘埋层以及位于所述绝缘埋层上的顶层半导体层，为了清晰显示本发明的主旨，对所述绝缘体上半导体衬底及其具体组成层未标注。所述绝缘体上半导体衬底上形成有信号输入端子RF_in，信号输出端子RF_out，设置于信号输入端子RF_in和信号输出端子RF_out之间的多个用于形成相应的串联晶体管Q1的串联晶体管有源区ACT1，以及用于将所有的串联晶体管有源区ACT1的对应部分实现串联的第一金属层M1。所有的串联晶体管有源区ACT1均设置在所述顶层半导体层中且均匀排列，且每个串联晶体管有源区ACT1呈条状，具有用于形成该串联晶体管的源极区、漏极区以及源极区和漏极区之间的沟道区(为了阅读方便，图3A中未对源极区、漏极区和沟道区进行标注)，所述沟道区的上方形成有栅极层(图3A中未图示)。所有串联晶体管有源区ACT1的外围设置有栅极偏压电阻RGV、源漏偏压电阻RSD以及体偏压电阻RBG。所述顶层半导体层中，在相应的串联晶体管有源区ACT1的外围还形成有一段用作相应的寄生电容的电极板的额外有源区ACT2，所述额外有源区ACT2与所述相应的串联晶体管有源区ACT1隔离，图3C中每个额外有源区ACT2包围在相应的串联晶体管有源区ACT1的三面，且不与相应的串联晶体管有源区ACT1接触，作为相应的寄生电容的一个电极板，而其包围的串联晶体管有源区ACT1作为所述寄生电容的另一个电极板。
所述第一金属层M1包括实现所有串联晶体管串联的互连线部分M11以及用于将所有额外有源区ACT2接地的接地部分M12，所述互连线部分M11用于将前一串联晶体管有源区ACT1的漏极区连接到后一串联晶体管有源区ACT1的源极区，将第一个串联晶体管有源区ACT1的源极区连接到信号输入端子RF_in，将最后一个串联晶体管有源区ACT1的漏极区连接到信号输出端子RF_out以及将栅极偏压电阻R1、源漏偏压电阻R2以及体偏压电阻R3连接到相应的串联晶体管有源区ACT1的源极区、漏极区或者连接相应的栅极层。本实施例中，所有串联晶体管有源区ACT1一侧的额外有源区ACT2连接为一个整体且呈梳状结构，所述梳状结构的梳齿ACT21自由端靠近相应的串联晶体管有源区ACT1且与所述相应的串联晶体管有源区ACT1隔离，相邻级的串联晶体管有源区ACT1之间共用一个梳齿ACT21，所述梳状结构的梳背ACT22通过第一金属层M1的接地部分M12接地。此时连为一体并呈梳状结构的ACT2与包括用于形成各个串联晶体管的源极区、漏极区和沟道区在内的整个ACT1(有源区)之间都会有耦合，形成寄生电容。其中，梳齿ACT21的长度可以调节引入的寄生电容的大小。本实施例中，所有串联晶体管有源区ACT1的两侧各设一个由额外有源区ACT2形成的梳状结构，而在本发明的其他实施例中，可以仅在所有串联晶体管有源区ACT1的一侧设一个由额外有源区ACT2形成的梳状结构。
图2A以及图3A至图3C所示的实施例中的射频开关器件，其每个串联节点处均引入了一个寄生电容，而在本发明的其他实施例中，可以选取某个串联节点或者某几个不连续的串联节点或者某几个连续的串联节点来设置寄生电容，此时对应的图3A至图3C中的梳齿可能会不均匀分布。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种射频开关器件，其特征在于，包括依次堆叠配置或串联连接的多个串联晶体管，相邻两个串联晶体管的连接点为串联节点，至少一个串联节点和地之间设有寄生电容。
2.如权利要求1所述的射频开关器件，其特征在于，所述射频开关器件还包括绝缘体上半导体衬底以及位于所述绝缘体上半导体衬底上方的第一金属层，所述绝缘体上半导体衬底包括依次堆叠的半导体基底、位于所述半导体基底上的绝缘埋层以及位于所述绝缘埋层上的顶层半导体层，所述顶层半导体层设有多个相互隔离的晶体管有源区，每个晶体管有源区形成有一个所述串联晶体管，所有串联晶体管通过所述第一金属层串联。
3.如权利要求2所述的射频开关器件，其特征在于，所述第一金属层包括实现所有串联晶体管串联的互连线部分以及用作所述寄生电容的电极板部分，所述电极板部分位于相应的串联晶体管有源区的外侧，并与所述相应的串联晶体管有源区隔离且接地，所述相应的串联晶体管有源区作为所述寄生电容的另一个电极板。
4.如权利要求3所述的射频开关器件，其特征在于，所述的射频开关器件中，当有多个串联节点和地之间设有寄生电容时，所述第一金属层所有的用作寄生电容的电极板部分在所有串联晶体管有源区一侧连接为一个整体且呈梳状结构，所述梳状结构的梳齿自由端靠近相应的串联晶体管有源区且与所述相应的串联晶体管有源区隔离，所述梳状结构的梳背接地。
5.如权利要求4所述的射频开关器件，其特征在于，所述梳状结构的梳齿自由端为倒T型。
6.如权利要求2所述的射频开关器件，其特征在于，所述射频开关器件还包括位于所述第一金属层上方并用作所述寄生电容的电极板的第二金属层，所述第二金属层位于相应的串联晶体管有源区的外侧，并与所述相应的串联晶体管有源区隔离且接地，所述相应的串联晶体管有源区作为所述寄生电容的另一个电极板。
7.如权利要求6所述的射频开关器件，其特征在于，所述的射频开关器件中，当有多个串联节点和地之间设有寄生电容时，所述第二金属层在所有串联晶体管有源区一侧连接为一个整体且呈梳状结构，所述梳状结构的梳齿自由端靠近相应的串联晶体管有源区且与所述相应的串联晶体管有源区隔离，所述梳状结构的梳背接地。
8.如权利要求2所述的射频开关器件，其特征在于，所述顶层半导体层中，在相应的串联晶体管有源区的外侧还形成有用作所述寄生电容的电极板的额外有源区，所述额外有源区与所述相应的串联晶体管有源区隔离；所述第一金属层包括实现所有串联晶体管串联的互连线部分以及用于将所述额外有源区接地的接地部分，所述相应的串联晶体管有源区作为所述寄生电容的另一个电极板。
9.如权利要求8所述的射频开关器件，其特征在于，所述的射频开关器件中，当有多个串联节点和地之间设有寄生电容时，所有串联晶体管有源区一侧的额外有源区连接为一个整体且呈梳状结构，所述梳状结构的梳齿自由端靠近相应的串联晶体管有源区且与所述相应的串联晶体管有源区隔离，所述梳状结构的梳背接地。
10.如权利要求4或7或9所述的射频开关器件，其特征在于，所述梳状结构的梳齿的长度和宽度均相同。
11.如权利要求1所述的射频开关器件，其特征在于，每个串联节点和地之间均设有一个寄生电容。
12.如权利要求1所述的射频开关器件，其特征在于，所有的串联晶体管为NMOS晶体管。
13.如权利要求1所述的射频开关器件，其特征在于，所述射频器件还包括至少一个栅极偏压电阻，所述栅极偏压电阻一端连接到所述的射频开关器件的电压控制节点上，另一端连接到相应的串联晶体管的栅极。
14.如权利要求1所述的射频开关器件，其特征在于，所述射频器件还包括至少一个体偏压电阻，所述体偏压电阻的一端接地，另一端连接到相应的串联晶体管的体节点。
15.如权利要求1所述的射频开关器件，其特征在于，所述射频器件还包括至少一个源漏偏压电阻，所述源漏偏压电阻连接在相应的串联晶体的源极与漏极之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710241941.8A CN107026162B (zh) | 2017-04-14 | 2017-04-14 | 射频开关器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710241941.8A CN107026162B (zh) | 2017-04-14 | 2017-04-14 | 射频开关器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107026162A true CN107026162A (zh) | 2017-08-08 |
| CN107026162B CN107026162B (zh) | 2019-11-26 |
Family
ID=59527842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710241941.8A Active CN107026162B (zh) | 2017-04-14 | 2017-04-14 | 射频开关器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107026162B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104660232A (zh) * | 2013-11-19 | 2015-05-27 | 天工方案公司 | 管理堆叠的射频设备的寄生电容和电压处理 |
| CN106230419A (zh) * | 2016-07-27 | 2016-12-14 | 上海华虹宏力半导体制造有限公司 | Soi射频开关结构及集成电路 |
-
2017
- 2017-04-14 CN CN201710241941.8A patent/CN107026162B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104660232A (zh) * | 2013-11-19 | 2015-05-27 | 天工方案公司 | 管理堆叠的射频设备的寄生电容和电压处理 |
| CN106230419A (zh) * | 2016-07-27 | 2016-12-14 | 上海华虹宏力半导体制造有限公司 | Soi射频开关结构及集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107026162B (zh) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190273076A1 (en) | Radio-frequency switch having stack of non-uniform elements | |
| US20190172842A1 (en) | Transistor finger spacing and dimension variation in electronic devices | |
| US9548351B2 (en) | Radio frequency isolation for SOI transistors | |
| CN103380497B (zh) | 高速高功率半导体器件 | |
| US6429502B1 (en) | Multi-chambered trench isolated guard ring region for providing RF isolation | |
| TWI774595B (zh) | 用於射頻應用之主輔場效電晶體組態 | |
| TWI733831B (zh) | 用於射頻應用之結構 | |
| US10673430B2 (en) | Semiconductor device for radio frequency switch, radio frequency switch, and radio frequency module | |
| CN110246898A (zh) | 场效应晶体管 | |
| TWI313965B (en) | Circuit and fabrication structures for cmos switches | |
| KR101692625B1 (ko) | 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 | |
| CN102201283B (zh) | 电容器、集成装置、高频转换装置及电子设备 | |
| TW201830660A (zh) | 用於射頻應用之結構 | |
| JP2021052216A (ja) | 半導体装置、および半導体装置の製造方法 | |
| EP4170720A1 (en) | Semiconductor device | |
| KR101710268B1 (ko) | 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈 | |
| CN107026162B (zh) | 射频开关器件 | |
| TW201917868A (zh) | 具有背閘極偏壓之開關的電路 | |
| US10672877B2 (en) | Method of boosting RON*COFF performance | |
| JPH06163561A (ja) | 半導体装置 | |
| EP0800218A2 (en) | Variable capacitance and method for making the same | |
| JP2022514572A (ja) | デジタル用途及び無線周波数用途のための半導体構造、並びにそのような構造を製造するためのプロセス | |
| CN103219977A (zh) | 高频半导体开关 | |
| KR20230076666A (ko) | 밀리미터파 대역의 신호 전달이 가능한 결정성 변동 소자 | |
| CN111326496A (zh) | 隔离电容及隔离电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |