CN107017910A - 无线通信装置 - Google Patents

无线通信装置 Download PDF

Info

Publication number
CN107017910A
CN107017910A CN201611068701.4A CN201611068701A CN107017910A CN 107017910 A CN107017910 A CN 107017910A CN 201611068701 A CN201611068701 A CN 201611068701A CN 107017910 A CN107017910 A CN 107017910A
Authority
CN
China
Prior art keywords
memory
radio communication
communication device
integrated process
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201611068701.4A
Other languages
English (en)
Inventor
杜立群
杨家豪
陈宗煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/000,023 external-priority patent/US9713093B2/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107017910A publication Critical patent/CN107017910A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping
    • H04B1/715—Interference-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/08—Testing, supervising or monitoring using real traffic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

本发明提供一种无线通信装置，包括：集成处理电路、第一存储器以及测试电路；其中，集成处理电路包括处理单元以及射频单元；处理单元用于处理无线通信信号；射频单元用于执行射频信号与基频信号之间的转换，其中，该无线通信信号为射频信号与基频信号的至少其中之一；以及第一存储器耦接于集成处理电路，第一存储器用于存储处理单元使用的数据；测试电路耦接于该第一存储器，该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器；射频单元放置在第一封装件中，第一存储器放置在第二封装件中，且该第一封装件和该第二封装件封装在单一装置中。本发明提供的无线通信装置可减小无线通信装置的尺寸及引脚数目。

Description

无线通信装置
技术领域
本发明有关于无线通信装置，更具体地，有关于具有将集成处理电路和存储器嵌入同一封装件(package)的无线通信装置、，有关于具有将射频单元和存储器嵌入同一半导体装置的无线通信装置，以及有关于具有将射频单元和存储器嵌入同一半导体模块的无线通信装置。
背景技术
在无线通信模块中，存储器封装件总是安装在基频处理封装件的外部，其中，该基频处理封装件用于处理无线通信模块的基频操作。然而，此设置中需要大量封装引脚来用于存储器封装件与基频处理封装件之间的信号传输。此外，应当还需要若干PCB导电路径(conducting path)用于存储器封装件的封装引脚与基频处理封装件之间的信号传输。存储器封装件与基频处理封装件之间安装的接口可能占用无线通信模块上的大量面积，因此会导致现代无线通信系统设计的困难。此外，PCB导电路径还可能引起信号质量较低和操作速度受限。因此，如何降低无线通信模块的引脚数量从而减少使用PCB导电路径因此降低成本是无线通信系统领域的重要问题。
发明内容
有鉴于此，本发明提供一种无线通信装置。
本发明提供一种无线通信装置，包括集成处理电路和第一存储器；其中，集成处理电路包括处理单元以及射频单元；处理单元用于处理无线通信信号；射频单元用于执行射频信号与基频信号之间的转换，其中，该无线通信信号为射频信号与基频信号的至少其中之一；以及第一存储器耦接于集成处理电路，第一存储器用于存储处理单元使用的数据；以及测试电路，耦接于该第一存储器，该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器；其中，该射频单元与该第一存储器放置在单一模块中。
本发明另提供一种无线通信装置，包括集成处理电路、射频单元以及第一存储器；其中，集成处理电路包括处理单元；处理单元用于处理无线通信信号；射频单元用于执行射频信号与基频信号之间的转换；以及第一存储器，耦接于集成处理电路，第一存储器用于存储处理单元使用的数据；以及测试电路，耦接于该第一存储器，该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器；其中，该无线通信信号为该射频信号与该基频信号的至少其中之一，且该射频单元以及该第一存储器位于单个模块内。
本发明又提供一种无线通信装置，包括：集成处理电路，包括处理单元以及射频单元；其中，该处理单元用于处理无线通信信号；以及该射频单元用于执行射频信号与基频信号之间的转换，其中，该无线通信信号为该射频信号与该基频信号的至少其中之一；第一存储器，耦接于该集成处理电路，该第一存储器用于存储该处理单元使用的数据；以及测试电路，耦接于该第一存储器，该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器；其中，该射频单元放置在第一封装件内，该第一存储器放置在第二封装件内，且该第一封装件和该第二封装件封装在单一装置内。
本发明还提供一种无线通信装置，包括：集成处理电路，包括处理单元；该处理单元用于处理无线通信信号；射频单元，用于执行射频信号与基频信号之间的转换；以及第一存储器，耦接于该集成处理电路，该第一存储器用于存储该处理单元使用的数据；以及测试电路，耦接于该第一存储器，该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器；其中，该无线通信信号为该射频信号与该基频信号的至少其中之一，该射频单元放置在第一封装件内，该第一存储器放置在第二封装件内，且该第一封装件和该第二封装件封装在单一装置内。
本发明提供的无线通信装置可减小无线通信装置的尺寸及引脚数目。
附图说明
图1为根据本发明第一实施例的无线通信装置的方块示意图。
图2为根据本发明第二实施例的无线通信装置的方块示意图。
图3为根据本发明一个实施例的半导体装置的示意图。
图4为根据本发明一个实施例图1中所示集成处理电路和第一存储器的第一变形集成设计的示意图。
图5为根据本发明一个实施例图1中所示集成处理电路和第一存储器的第二变形集成设计的示意图。
图6为根据本发明一个实施例的半导体模块的示意图。
图7为根据本发明一个实施例图1中所示集成处理电路和第一存储器的第三变形集成设计的示意图。
图8为根据本发明一个实施例图1中所示集成处理电路和第一存储器的第四变形集成设计的示意图。
图9为说明如何确定安装在封装件内的存储器是否为有效存储器的流程图。
图10为根据本发明一个实施例的无线通信装置的方块示意图。
图11为根据本发明另一个实施例无线通信装置的方块示意图。
图12为根据本发明另一个实施例频率控制电路执行跳频控制方法的流程图。
图13为根据本发明一个实施例RF信号的振荡频率和第一存储器的多个工作频率的频谱示意图。
图14为根据本发明另一个实施例的无线通信装置的方块示意图。
图15为根据本发明一个实施例第一存储器的工作频率的时序示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
请参考图1，图1为根据本发明第一实施例的无线通信装置100的方块示意图。无线通信装置100包括集成处理电路102、第一存储器104和第二存储器106。集成处理电路102和第一存储器104封装于单个半导体封装件108内，而第二存储器106封装于另一个半导体封装件110内。第二存储器106可通过至少一个PCB导电路径112或适用于半导体封装件108与半导体封装件110之间信号传输的任何其他导电路径外部耦接于半导体封装件108。集成处理电路102包括处理单元以用于处理无线通信信号。第一存储器104耦接于集成处理电路102，且第一存储器104用于存储处理单元在处理无线通信信号或任何其他信号时使用的数据。第二存储器106可为非挥发性存储器(non-volatile memory)，例如串行闪存、并行闪存等。此外，第二存储器106可用于存储处理单元使用的数据。例如，当无线通信装置100电源开启时，首先将第二存储器106中存储的数据转换至第一存储器104，然后处理单元读取数据以执行无线通信装置100的初始化过程。此外，第二存储器106的数据可以压缩数据的形式进行存储。应注意的是，处理单元除了处理无线通信信号之外，也用于执行无线通信装置100的其他功能。例如，可运用处理单元执行无线通信装置200的应用软件、电话簿或待办清单(to-do list)的过程数据等。
在此优选实施例中，第一存储器104可为挥发性存储器(volatile memory)或非挥发性存储器，其中，挥发性存储器可例如动态随机存取存储器(DRAM)、伪静态随机存取存储器(pseudo SRAM)等，非挥发性存储器可例如串行闪存、并行闪存等。传统的第一存储器104设置于集成处理电路102外部，而本实施例中第一存储器104包含在半导体封装件108中。换句话说，将集成处理电路102和第一存储器104设置为系统级封装件(system-in-package，SIP)。相应地，集成处理电路102与第一存储器104之间的接口不需要封装引脚。更具体地，集成处理电路102和第一存储器104为同一个半导体封装件108中的两个晶片(die)，因此，通过焊线(bonding wire)而无需PCB导电路径即可实现集成处理电路102与第一存储器104之间的接口。
由于集成处理电路102与第一存储器104之间的信号转换在半导体封装件108内部，因此不需要建立集成处理电路102与第一存储器104之间的封装引脚。此外，也可减少连接半导体封装件108与半导体封装件110进而连接集成处理电路102与第二存储器106的PCB导电路径112的总数目。例如，如果第二存储器106为串行闪存，可使用串行外设接口(Serial Peripheral Interface，SPI)式总线接口连接半导体封装件110与半导体封装件108。其中，SPI总线接口仅需要4至6个引脚。因而也相应地减少了半导体封装件108与半导体封装件110的引脚总数目。因此，包含集成处理电路102和第一存储器104的半导体封装件108的尺寸小于具有独立集成处理电路和第一存储器的传统封装件的总尺寸，且半导体封装件108、PCB导电路径112以及半导体封装件110的总尺寸也小于具有独立的集成处理电路、第一存储器以及第二存储器的传统无线通信模块的总尺寸。
由于集成处理电路102和第一存储器104封装在同一个半导体封装件108中，相较于以PCB导电路径进行连接的传统封装件，集成处理电路102和第一存储器104之间信号传输的信号质量(例如，信号眼图)可得到改进。此外，在此优选实施例中，由于集成处理电路102和第一存储器104之间不存在PCB导电路径，可将第一存储器104升级为具有更高的操作速度来用于增加集成处理电路102和第一存储器104之间的数据传输速度。应注意的是，将集成处理电路102和第一存储器104安装于同一个半导体封装件108的另一个优势在于，由于两个晶片的负载低于两封装件之间的负载，可将集成处理电路102和第一存储器104的驱动功率设定为低于传统封装件，从而减少了功耗。
在此优选实施例中，无线通信装置100可更包括射频(radio frequency，RF)单元和电源管理单元(power management unit，PMU)。RF单元用于执行RF信号与基频信号之间的转换，其中，集成处理电路102处理的无线通信信号可为RF信号与基频信号的其中之一或多个。PMU用于管理集成处理电路102与第一存储器104中至少一个的功耗。应注意的是，集成处理电路102中可包括RF单元和/或PMU，RF单元和/或PMU可设置于半导体封装件108的内部或者也可设置于半导体封装件108外部。例如，在一个实施例中，RF单元和/或PMU安装于集成处理电路102内部。在另一个实施例中，RF单元和/或PMU安装于半导体封装件108的外部。
请参考图2，图2为根据本发明第二实施例的无线通信装置200的方块示意图。无线通信装置200包括集成处理电路202、第一存储器204和第二存储器206。相较于前述的第一实施例，集成处理电路202、第一存储器204和第二存储器206皆封装在单个半导体封装件208中。集成处理电路202包括处理单元以用于处理无线通信信号。第一存储器204耦接于集成处理电路202，且第一存储器204用于存储处理单元在处理无线通信信号或任何其他信号时使用的数据。第二存储器206耦接于集成处理电路202。此外，第二存储器206可用于存储处理单元使用的数据。例如，当无线通信装置200电源开启时，首先将第二存储器206中存储的数据转换至第一存储器204，然后处理单元读取数据以执行无线通信装置200的初始化过程。此外，第二存储器206的数据可以压缩数据的形式进行存储。应注意的是，除了处理无线通信信号之外，处理单元也用于执行无线通信装置200的其他功能。例如，可运用处理单元执行无线通信装置200的应用软件、电话簿或待办清单的过程数据等。
在此优选实施例中，第一存储器204和第二存储器206可为挥发性存储器或非挥发性存储器，其中，挥发性存储器可例如DRAM、伪SRAM等，非挥发性存储器可例如串行闪存、并行闪存等。传统的第一存储器204和第二存储器206设于集成处理电路202外部，而本实施例中第一存储器204和第二存储器206包含在半导体封装件208中。第一存储器204也可为非挥发性存储器(例如串行闪存、并行闪存等)。换句话说，将集成处理电路202、第一存储器204和第二存储器206设置为系统级封装件。相应地，集成处理电路202与第一存储器204之间的接口，以及集成处理电路202与第二存储器206之间的接口不需要封装引脚。更具体地，集成处理电路202、第一存储器204以及第二存储器206为同一个半导体封装件208中的三个晶片，因此，通过焊线而无需PCB导电路径即可实现集成处理电路202与第一存储器204之间的接口以及集成处理电路202与第二存储器206之间的接口。
由于集成处理电路202与第一和第二存储器204、206之间的信号转换在半导体封装件208内部，不需要建立集成处理电路202与第一和第二存储器204、206之间的封装引脚。因此可减少半导体封装件208的引脚总数目。因而，包含集成处理电路202与第一和第二存储器204、206的半导体封装件208的尺寸小于具有独立的集成处理电路与第一和第二存储器的传统封装件的总尺寸。
类似于前述实施例，相较于以PCB导电路径进行连接的传统封装件，集成处理电路202与第一和第二存储器204、206之间信号传输的信号质量(例如，信号眼图)可变得更好。由于集成处理电路202与第一和第二存储器204、206之间不存在PCB导电路径，可将第一存储器204和第二存储器206升级为具有更高的操作速度来用于增加集成处理电路202与第一和第二存储器204、206之间的数据传输速度。此外，可将集成处理电路202与第一和第二存储器204、206的驱动功率设定为低于传统封装件，从而减少功耗。
无线通信装置200可更包括RF单元和PMU。RF单元和PMU的设置类似于无线通信装置100的设置，为简洁，在此省略详细描述。
对于图1中所示的实施例，集成处理电路102和第一存储器104可为同一个半导体封装件108内的两个晶片。然而，此仅用于说明目的，并非意在限制本发明。图3为根据本发明一个实施例的半导体装置的示意图。半导体装置30可包括多个半导体封装件301和302，其中，RF单元303可放置在一个半导体封装件301内，而存储器304可放置在另一个半导体封装件302内。举例而言(而非做为限制)，多个半导体封装件(例如，301和302)可通过使用二维(two-dimensional，2D)封装或者三维(three-dimensional，3D)封装方式封装在单一装置(例如，半导体装置30)内。例如，可将诸如封装件叠层(Package-on-Package，PoP)或封装件内置封装件(Package-in-Package，PiP)的封装叠层(stacking)技术用于将半导体封装件301和302封装于半导体装置30内。应注意，本发明对于将多个半导体封装件集成在单一装置中的封装方法并无限制。即，具有包括RF单元在内的一个半导体封装件和具有包括存储器在内的另一个半导体封装件的单一装置都落在本发明范围内。
根据图3中所示的提出的半导体装置，本发明更提出图1中所示半导体封装件108的变形。图4为根据本发明一个实施例图1中所示集成处理电路102和第一存储器104的第一变形集成设计的示意图。图5为根据本发明一个实施例图1中所示集成处理电路102和第一存储器104的第二变形集成设计的示意图。可将无线通信装置(例如，100)修改为由半导体装置40或半导体装置50替换半导体封装件(例如，108)，上述取决于实际设计考量。半导体装置40和50之间的主要区别在于RF单元1032的位置。RF单元1032可配置为执行RF信号和基频信号之间的转换。处理单元1031可配置为处理无线通信信号，其中，该无线通信信号可为RF信号和基频信号中的一或多个。对于图4中所示的实施例，RF单元1032和处理单元1031可都包括在集成处理电路102中，集成处理电路102可放置在半导体封装件401中，而第一存储器104可放置在另一半导体封装件402中。对于图5中所示的实施例，RF单元1032可在集成处理电路102的外部，集成处理电路102和RF单元1032可放置在半导体封装件501中，而第一存储器104可放置在另一半导体封装件502中。
在图4和图5所示的实施例中，RF单元1032和处理单元1031可放置在同一半导体封装件401/501中。然而，此仅用于说明目的，并非意在限制本发明。此外，处理单元1031可配置为放置在RF单元1032所在的半导体封装件401的外部。简而言之，采用图3所示提出的半导体装置设计的集成处理电路102和第一存储器104的任何集成设计都落在本发明的范围内。
此外，在一些实施例中，提出的集成处理电路(或RF单元)及第一存储器可放置在单一模块(即单一半导体模块)中。图6为根据本发明一个实施例的半导体模块的示意图。RF单元603和存储器605可放置在单一模块(即，半导体模块60)，其中，该单一模块可以多种半导体模块实现。举例而言(但并非作为限制)，半导体模块60可以具有保护层或覆模(over-mold)封装的半导体模块来实现，例如系统级封装(System-in-Package，SiP)模块。又例如，半导体模块60可以没有管套(casing)安装在其上的模块内系统(system-in-module)实现。又例如，半导体模块60可以多封装模块(multi package module，MPM)实现。应注意，本发明并不限制RF单元和存储器位于其内的单一半导体模块的类型。换言之，内含RF单元和存储器的单一模块落在本发明范围内。
根据如图6所示的半导体模块设计，本发明更提出图1中所示半导体封装件108的的变形。图7为根据本发明一个实施例图1中所示集成处理电路102和第一存储器104的第三变形集成设计的示意图。图8为根据本发明一个实施例图1中所示集成处理电路102和第一存储器104的第四变形集成设计的示意图。可将无线通信装置(例如100)修改为由半导体模块70或半导体模块80替换半导体封装件(例如，108)，上述取决于实际设计考量。半导体模块70和80之间的主要区别在于RF单元1032的位置。RF单元1032可配置为执行RF信号和基频信号之间的转换。处理单元1031可配置为处理无线通信信号，其中，该无线通信信号可为RF信号和基频信号中的一或多个。对于图7中所示的实施例，RF单元1032和处理单元1031可都包括在集成处理电路102中，其中，RF单元1032和第一存储器104放置在单一模块中(即半导体模块70)。对于图8中所示的实施例，RF单元1032可在集成处理电路102的外部，其中，RF单元1032和第一存储器104可放置在单一模块中(即半导体模块80)。
在图7和图8所示的实施例中，RF单元1032和处理单元1031可放置在同一半导体模块70/80中。然而，此仅用于说明目的，并非意在限制本发明。此外，处理单元1031/集成处理电路102可配置为放置在RF单元1032所在的半导体模块的外部。简而言之，采用图6所示提出的半导体模块设计的集成处理电路102和第一存储器104的任何集成设计都落在本发明的范围内。在上述实施例中，将存储器(例如第一存储器104和/或第二存储器206)安装于包括集成处理电路/RF电路的半导体封装件/半导体装置/半导体模块内可能会产生两个问题。第一个问题是如何确定安装在半导体封装件/半导体装置/半导体模块内的存储器是否为有效存储器。第二个问题是当存储器安装在半导体封装件/半导体装置/半导体模块内时如何减少存储器产生的干扰。
对于第一个问题，请参考图9，图9为说明如何确定安装在半导体封装件/半导体装置/半导体模块内的存储器是否为有效存储器的流程图。对于无线通信装置100的实例，在可将第一存储器104安装在半导体封装件108(或半导体装置40/50或半导体模块70/80)内之前，可由例如第一存储器104或无线通信装置100的制造商对第一存储器104执行测试程序(例如芯片探针(chip probe,CP))以确定第一存储器104是否为有效记忆体。当第一存储器104进行测试程序失败时，可丢弃第一存储器104。而当第一存储器104通过测试程序时，可以识别标记(identification)对第一存储器104进行签名或标记，其中，该识别标记用于指示第一存储器104为有效存储器。换言之，如图9所示，可将识别标记看作第一存储器104的有效ID(good ID)。
当第一存储器104识别标记为有效存储器时，经过一程序可将第一存储器104与集成处理电路102/RF单元1032一起包括在半导体封装件108(或半导体装置40/50或半导体模块70/80)内从而形成无线通信装置100的至少一部分。当完成程序时，可对半导体封装件108(或半导体装置40/50或半导体模块70/80)执行另一个测试。在此阶段，可使用测试装置(图未示)读取第一存储器104的识别标记，即有效ID1042，其中，该测试装置可外部耦接于半导体封装件108(或半导体装置40/50或半导体模块70/80)。当该测试装置确定第一存储器104中存在有效ID1042时，可确认至少第一存储器104不是丢弃存储器(discardedmemory)。换言之，使用测试装置测试有效ID1042的存在可帮助确认放在半导体封装件108(或半导体装置40/50或半导体模块70/80)中的第一存储器104是有效存储器。
确定放在半导体封装件108(或半导体装置40/50或半导体模块70/80)内的第一存储器104是否为有效存储器的另一种方法是通过测试电路1022测试第一存储器104的功能从而确认第一存储器104是否运作良好。应注意的是，在一些实施例中，可如图9所示在集成处理电路102内嵌入测试电路1022。更具体地，测试电路1022可为内嵌于集成处理电路102的内建自测(built-in self-test，BIST)电路。在一些实施例中，测试电路1022可外部耦接于集成处理电路102，其中，测试电路1022和集成处理电路102可安装在同一封装件/装置/模块中。相应地，上述第一个问题可得到解决。
应注意的是，签名或标记有效ID1042的目的是为了从半导体封装件108(或半导体装置40/50或半导体模块70/80)排除故障存储器，而将测试电路1022安装在半导体封装件108(或半导体装置40/50或半导体模块70/80)内是为了检查第一存储器104是否为有效存储器。此外，可将有效ID1042和测试电路1022两者，或者仅有效ID1042和测试电路1022其中之一运用于半导体封装件108(或半导体装置40/50或半导体模块70/80)。在运用有效ID1042和测试电路1022两者的实施例中，当有效ID1042停止工作或有效ID1042有误时，可使用测试电路1022来测试第一存储器104的有效性。
对于第二个问题，即当第一存储器104安装在半导体封装件108(或半导体装置40/50或半导体模块70/80)内时如何减少第一存储器104产生的干扰，至少提出三种解决此问题的方法。第一种方法是调整(例如降低)第一存储器104与集成处理电路102之间所传输的驱动信号的驱动功率。在一个实施例中，可将驱动功率调整至传输第一存储器104与集成处理电路102之间的驱动信号可接受的最小驱动功率以在最小驱动功率下执行存储器读/写操作。图10为根据本发明一个实施例的无线通信装置400的方块示意图，无线通信装置400使用所述第一种方法减少第一存储器104产生的干扰。在此实施例中，集成处理电路102可更包括驱动控制电路1024和边界电路(boundary circuit)1026，且第一存储器104可更包括边界电路1044，其中，至少一条焊线114可用于连接边界电路1026和边界电路1044。驱动控制电路1024可调整边界电路1026和/或边界电路1044产生的驱动信号Sd的驱动功率。在一个实施例中，驱动控制电路1024可将驱动功率调整为传输第一存储器104与集成处理电路102之间的驱动信号Sd可接受的最小驱动功率。当第一存储器104与集成处理电路102之间传输的驱动信号Sd下降时，第一存储器104产生的干扰会减少。相应地，此设置可减少对无线通信装置400的感测电路(sensitive circuit)(例如RF单元1032)产生的干扰。更具体地，在无线通信装置400中，感测电路比数字电路更敏感，可用于处理模拟信号。例如，使用RF单元1032执行无线通信装置400的RF信号与基频信号之间的转换。在此实施例中，RF单元1032外部耦接(即不同晶片、或不同封装件，或相同封装件)于集成处理电路102，但RF单元1032和集成处理电路102安装于相同的封装件(或相同装置/模块)内。请注意，在变形设计中，可将RF单元1032和集成处理电路102安装在不同半导体封装件/装置/模块中以使RF单元1032外部耦接于集成处理电路102。
无线通信装置400更包括PMU1034。PMU1034可管理集成处理电路102和/或第一存储器104的功耗。在此实施例中，PMU1034内部耦接于集成处理电路102。换言之，PMU1034和集成处理电路102安装于同一个晶片内，然而，本发明并不限于此。
应注意的是，在图10中，尽管运用了测试电路1022，也可通过使用前述方法在第一存储器104中运用有效ID。因此，可将有效ID和测试电路1022两者，或者仅有效ID和测试电路1022其中之一运用于半导体封装件108(或半导体装置50或半导体模块80)。
如图11所示，减少第一存储器104产生的干扰的第二种方法是使用跳频(hopping)机制从而避开感测电路(例如RF单元1032)的工作频率。图11为根据本发明的另一个实施例无线通信装置500的方块示意图。无线通信装置500使用第二种方法减少第一存储器104产生的干扰。在此实施例中，集成处理电路102可更包括驱动控制电路1024和边界电路1026，且第一存储器104可更包括边界电路1044，其中，至少一条焊线114可用于连接边界电路1026和边界电路1044。驱动控制电路1024可调整边界电路1026和/或边界电路1044产生的驱动信号Sd的驱动功率。除此之外，集成处理电路102可更包括频率控制电路1028。频率控制电路1028可用于控制无线通信装置500除感测电路以外多个元件的工作频率不同于感测电路的工作频率(即振荡频率)。除感测电路以外多个元件的一个实例为第一存储器104，感测电路的一个实例为RF单元1032。在此实施例中，频率控制电路1028可为跳频控制电路。请参照图12，图12为根据本发明另一个实施例频率控制电路1028执行跳频控制方法600的流程图。图12中所示流程图的步骤无需严格按照图6所示的顺序也不要求步骤连续，即可将其他步骤置于其中。除此之外，可省略步骤S602。跳频控制方法600可包括如下步骤：
步骤S602：识别感测电路(例如：RF单元1032)的工作频率F1；以及
步骤S604：控制除感测电路之外的电路(例如第一存储器104)的工作频率远离工作频率F1。
在步骤S602中，频率控制电路1028可识别感测电路的工作频率F1。更具体地，在无线通信装置500接收具有振荡频率F1的RF信号之时或之前，频率控制电路1028可确定该RF信号的振荡频率，即F1。在步骤S604中，当RF单元1032处理该RF信号时，频率控制电路1028可控制第一存储器104的工作频率F2不同于RF信号的振荡频率。如图13所示当振荡频率F1变化时，可通过频率控制电路1028控制第一存储器104的工作频率在多个频率间跳变从而避开振荡频率F1。图13为根据本发明一个实施例RF信号的振荡频率F1和第一存储器104的多个工作频率(即F2、F3及F4)的频谱示意图。当RF信号的振荡频率F1变化时，第一存储器104的工作频率也可进行变化来远离振荡频率F1。由于现在感测电路的工作频率F1不同于第一存储器104的工作频率F2，因而将减少对集成处理电路102的功率和信号造成的干扰。更具体地，在无线通信装置500中，感测电路比数字电路更敏感，可用于处理模拟信号。例如，可使用RF单元1032执行无线通信装置500的RF信号与基频信号之间的转换。在无线通信装置500中，RF单元1032内部耦接(即相同晶片、或相同封装件/模块，或不同封装件/模块)于集成处理电路102。
应注意的是，在图11中，尽管在半导体封装件108(或半导体装置40或半导体模块70)内仅运用了有效ID1042，也可使用前述方法在半导体封装件108(或半导体装置40或半导体模块70)内安装测试电路。因此，可将有效ID1042和测试电路两者，或者有效ID1042和测试电路其中之一运用于半导体封装件108(或半导体装置40或半导体模块70)。
如图14所示，解决第一存储器104产生的干扰的第三种方法是使用扩频(spreadspectrum)机制，从而减少除感测电路(例如RF单元1032)之外至少一个电路的辐射功率。图14为根据本发明另一个实施例的无线通信装置800的方块示意图。无线通信装置800使用第三种方法来减少第一存储器104产生的干扰。在此实施例中，集成处理电路102可更包括驱动控制电路1024和边界电路1026，且第一存储器104可更包括边界电路1044，其中，至少一条焊线114可用于连接边界电路1026和边界电路1044。驱动控制电路1024可调整边界电路1026和/或边界电路1044产生的驱动信号Sd的驱动功率。除此之外，集成处理电路102可更包括频率控制电路1030。如图15所示，频率控制电路1030可将无线通信装置800除感测电路之外的多个元件的工作频率扩展为特定频带Fss。除感测电路之外的多个元件的一个实例是第一存储器104，而感测电路的一个实例为RF单元1032。图15根据本发明一个实施例第一存储器104的工作频率的时序示意图。应注意的是，为简洁，在此较佳实施例中，第一存储器104的工作频率也标记为F2。此外，在此实施例中，频率控制电路1030可为扩频控制电路。例如，当RF单元1032处理所接收的RF信号时，频率控制电路1030可缓慢地调整第一存储器104的工作频率F2，如图15所示，将第一存储器104的工作频率F2从特定频带Fss的较低频带Fssl变为较高频带Fss。通过此方法，第一存储器104的工作频率F2的能量可均匀地分配在特定频带Fss中，因此，可减少第一存储器104的工作频率F2造成的对集成处理电路102的功率和信号造成的干扰。
此外，将第一存储器104放置在远离感测电路(例如RF单元1032)的位置也可以帮助减少第一存储器104对感测电路产生的干扰。更具体地，在无线通信装置800中，感测电路比数字电路更敏感，可用于处理模拟信号。例如，使用RF单元1032执行无线通信装置800的RF信号与基频信号之间的转换。在无线通信装置800中，RF单元1032内部耦接(即相同晶片、或相同封装件/模块，或不同封装件/模块)于集成处理电路102。
而且，在图14中，尽管在半导体封装件108(或半导体装置40或半导体模块70)内仅运用了有效ID1042，也可使用上述方法在半导体封装件108(或半导体装置40或半导体模块70)内安装测试电路。因此，可将有效ID1042和测试电路两者，或者有效ID1042和测试电路其中之一运用于半导体封装件108(或半导体装置40或半导体模块70)。
应注意的是，尽管上述的用于解决如何确定安装在封装件(或半导体装置或半导体模块)内的存储器是否为有效存储器以及如何减少由存储器产生的干扰的多种方法是结合无线通信装置100、400、500以及800进行描述的，所属领域的技术人员应理解上述多种方法也可运用于无线通信装置200或者RF单元和存储器位于同一个封装件(或半导体装置/模块)的任何其他无线通信装置来解决类似问题。无线通信装置的示例可包括但不限于，移动电话、平板电脑、穿戴式装置以及物联网(internet of things，IoT)装置。在无线通信装置100、200、400、500、800或集成处理电路和存储器位于同一个封装件(或RF单元和存储器位于同一装置/模块)的任何其他无线通信装置中运用一种或多种上述方法都属于本发明的范围。而且，上述有效ID、测试电路、驱动控制电路、频率控制电路、RF单元、第一存储器、第二存储器以及PMU的设置并不限于图1-图11及图14所示的设置。所属领域的技术人员应理解根据无线通信装置的实际设计需求也可对设置进行重新设置或修改。此外，在图11和图14中，尽管频率控制电路1028和1030、驱动控制电路1024以及RF单元1032安装于集成处理电路102之内，频率控制电路1028和1030、驱动控制电路1024以及RF单元1032也可设置为外部耦接于集成处理电路102但位于同一个半导体封装件108(或半导体装置40/50或半导体模块70/80)内部，或选择性省略上述装置。频率控制电路1028和1030、驱动控制电路1024以及RF单元1032也可设置为外部耦接于半导体封装件108(或半导体装置40/50或半导体模块70/80)。
简而言之，本发明在半导体封装件(或半导体装置/模块)中包括至少一个存储器，且该半导体封装件(或半导体装置/模块)还包括处理无线通信信号的集成处理电路及/或执行射频和基频信号之间转换的RF单元，由此可减少无线通信装置的成本并改进信号质量和工作速度。此外，本发明还揭示了多种方法来解决如何确定安装在半导体封装件(或半导体装置/模块)内的存储器是否为有效存储器以及存储器安装于半导体封装件(或半导体装置/模块)之内时如何减少存储器产生的干扰。
任何所属技术领域的技术人员根据本发明的精神而轻易完成的改变或均等性安排均属于本发明所主张的范围，本发明的权利范围应以权利要求为准。

Claims (22)

1.一种无线通信装置，包括：
集成处理电路，包括处理单元以及射频单元；其中，该处理单元用于处理无线通信信号；以及该射频单元用于执行射频信号与基频信号之间的转换，其中，该无线通信信号为该射频信号与该基频信号的至少其中之一；第一存储器，耦接于该集成处理电路，该第一存储器用于存储该处理单元使用的数据；以及
测试电路，耦接于该第一存储器，该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器；
其中，该射频单元与该第一存储器放置在单一模块中。
2.如权利要求1所述的无线通信装置，其特征在于，该第一存储器包括：
识别标记，用于指示该第一存储器为有效存储器。
3.如权利要求1所述的无线通信装置，其特征在于，该集成处理电路更包括：
驱动控制电路，用于调整该第一存储器与该集成处理电路之间所传输的驱动信号的驱动功率。
4.如权利要求3所述的无线通信装置，其特征在于，将该驱动功率调整至传输该第一存储器与该集成处理电路之间的该驱动信号可接受的最小驱动功率。
5.如权利要求1所述的无线通信装置，其特征在于，该集成处理电路更包括：
频率控制电路，用于控制该第一存储器的工作频率不同于该射频信号的振荡频率。
6.如权利要求5所述的无线通信装置，其特征在于，该频率控制电路为跳频控制电路。
7.如权利要求1所述的无线通信装置，其特征在于，该集成处理电路更包括：
频率控制电路，用于将该第一存储器的工作频率扩展至特定频带内。
8.如权利要求7所述的无线通信装置，其特征在于，该频率控制电路为扩频控制电路。
9.如权利要求1所述的无线通信装置，其特征在于，该集成处理电路更包括：
电源管理单元，用于管理该集成处理电路与该第一存储器中至少一个的功耗。
10.如权利要求1所述的无线通信装置，其特征在于，该无线通信装置更包括：
电源管理单元，用于管理该集成处理电路与该第一存储器中至少一个的功耗；
其中，该电源管理单元、该集成处理电路与该第一存储器封装件于该单一模块内。
11.如权利要求1所述的无线通信装置，其特征在于，该无线通信装置更包括：
第二存储器，耦接于该集成处理电路。
12.如权利要求11所述的无线通信装置，其特征在于，该第一存储器为挥发性存储器，以及该第二存储器为非挥发性存储器。
13.如权利要求1所述的无线通信装置，其特征在于，该单一模块为系统级封装模块、多封装模块或模块内系统。
14.一种无线通信装置，包括：
集成处理电路，包括处理单元；该处理单元用于处理无线通信信号；
射频单元，用于执行射频信号与基频信号之间的转换；以及
第一存储器，耦接于该集成处理电路，该第一存储器用于存储该处理单元使用的数据；以及
测试电路，耦接于该第一存储器，该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器；
其中，该无线通信信号为该射频信号与该基频信号的至少其中之一，且该射频单元以及该第一存储器位于单个模块内。
15.如权利要求14所述的无线通信装置，其特征在于，该第一存储器包括：
识别标记，用于指示该第一存储器为有效存储器。
16.如权利要求14所述的无线通信装置，其特征在于，该集成处理电路更包括：
频率控制电路，用于控制该第一存储器的工作频率与该射频信号的振荡频率不同。
17.如权利要求14所述的无线通信装置，其特征在于，该集成处理电路更包括：
频率控制电路，用于将该第一存储器的工作频率扩展至特定频段内。
18.如权利要求14所述的无线通信装置，其特征在于，该集成处理电路更包括：
驱动控制电路，用于调整该第一存储器与该集成处理电路之间所传输的驱动信号的驱动功率。
19.如权利要求18所述的无线通信装置，其特征在于，将该驱动功率调整至传输该第一存储器与该集成处理电路之间的该驱动信号可接受的最小驱动功率。
20.如权利要求14所述的无线通信装置，其特征在于，该单一模块为系统级封装模块、多封装模块或模块内系统。
21.一种无线通信装置，包括：
集成处理电路，包括处理单元以及射频单元；其中，该处理单元用于处理无线通信信号；以及该射频单元用于执行射频信号与基频信号之间的转换，其中，该无线通信信号为该射频信号与该基频信号的至少其中之一；
第一存储器，耦接于该集成处理电路，该第一存储器用于存储该处理单元使用的数据；以及
测试电路，耦接于该第一存储器，该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器；
其中，该射频单元放置在第一封装件内，该第一存储器放置在第二封装件内，且该第一封装件和该第二封装件封装在单一装置内。
22.一种无线通信装置，包括：
集成处理电路，包括处理单元；该处理单元用于处理无线通信信号；
射频单元，用于执行射频信号与基频信号之间的转换；以及
第一存储器，耦接于该集成处理电路，该第一存储器用于存储该处理单元使用的数据；以及
测试电路，耦接于该第一存储器，该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器；
其中，该无线通信信号为该射频信号与该基频信号的至少其中之一，该射频单元放置在第一封装件内，该第一存储器放置在第二封装件内，且该第一封装件和该第二封装件封装在单一装置内。
CN201611068701.4A 2016-01-18 2016-11-29 无线通信装置 Withdrawn CN107017910A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/000,023 2016-01-18
US15/000,023 US9713093B2 (en) 2011-02-10 2016-01-18 Wireless communication device
US15/344,599 US9801136B2 (en) 2011-02-10 2016-11-07 Wireless communication device
US15/344,599 2016-11-07

Publications (1)

Publication Number Publication Date
CN107017910A true CN107017910A (zh) 2017-08-04

Family

ID=59439118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611068701.4A Withdrawn CN107017910A (zh) 2016-01-18 2016-11-29 无线通信装置

Country Status (1)

Country Link
CN (1) CN107017910A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753164A (zh) * 2008-12-04 2010-06-23 雷凌科技股份有限公司 使用外部处理器及存储器的无线通讯装置
CN102117800A (zh) * 2010-01-05 2011-07-06 联华电子股份有限公司 半导体芯片堆迭及其制作方法
CN102638279A (zh) * 2011-02-10 2012-08-15 联发科技股份有限公司 无线通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753164A (zh) * 2008-12-04 2010-06-23 雷凌科技股份有限公司 使用外部处理器及存储器的无线通讯装置
CN102117800A (zh) * 2010-01-05 2011-07-06 联华电子股份有限公司 半导体芯片堆迭及其制作方法
CN102638279A (zh) * 2011-02-10 2012-08-15 联发科技股份有限公司 无线通信装置

Similar Documents

Publication Publication Date Title
CN105679748B (zh) 用于在多芯片封装体中测试辅助部件的方法和装置
CN100592509C (zh) 半导体装置及胶囊型半导体封装
CN101097905B (zh) 半导体器件及其制造方法
CN105024720B (zh) 无线通信装置
US9165860B2 (en) Multi-chip semiconductor apparatus
TW201633478A (zh) 具有記憶體封裝下之控制器之記憶體裝置及相關之系統及方法
CN104205234A (zh) 用于存储器电路测试引擎的通用地址加扰器
WO2013025338A1 (en) Multi-chip package and interposer with signal line compression
US11387683B2 (en) Composite integrated circuits and methods for wireless interactions therewith
KR20120019882A (ko) 반도체 집적회로
US20090295420A1 (en) Semiconductor device and testing method
CN105705957B (zh) 用于测试集成电路的方法体系
US20200303291A1 (en) Integrated circuit (ic) package with substrate having validation connectors
CN108122592B (zh) 半导体装置和半导体集成系统
CN107209735A (zh) 用于以最小封装复杂度支持不同外部存储器类型的共用管芯
CN107017910A (zh) 无线通信装置
US9258030B2 (en) Wireless communication device
CN109643706A (zh) 嵌入式管芯的互连
KR20160146404A (ko) 입출력라인 테스트 장치 및 방법
US20130258577A1 (en) Embedded memory module and main board insertedly provided therefor
KR20160068532A (ko) 반도체 칩 및 이를 이용한 적층형 반도체 장치
US9801136B2 (en) Wireless communication device
US20110156731A1 (en) Semiconductor integrated circuit
CN105827268A (zh) 无线通信装置
US9369172B2 (en) Wireless communication device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170804