CN107017337A - 磁存储器件及其制造方法 - Google Patents

磁存储器件及其制造方法 Download PDF

Info

Publication number
CN107017337A
CN107017337A CN201611122010.8A CN201611122010A CN107017337A CN 107017337 A CN107017337 A CN 107017337A CN 201611122010 A CN201611122010 A CN 201611122010A CN 107017337 A CN107017337 A CN 107017337A
Authority
CN
China
Prior art keywords
layer
metal
metal oxide
oxide
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611122010.8A
Other languages
English (en)
Other versions
CN107017337B (zh
Inventor
金基雄
金柱显
朴容星
吴世忠
李俊明
林佑昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107017337A publication Critical patent/CN107017337A/zh
Application granted granted Critical
Publication of CN107017337B publication Critical patent/CN107017337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种磁存储器件以及一种制造该磁存储器件的方法。该方法包括在基板上形成第一磁性层、在第一磁性层上形成隧道势垒层以及在隧道势垒层上形成第二磁性层。形成隧道势垒层包括在第一磁性层上形成第一金属氧化物层、在第一金属氧化物层上形成第一金属层、在第一金属层上形成第二金属氧化物层以及进行第一热处理工艺以氧化第一金属层的至少一部分。

Description

磁存储器件及其制造方法
技术领域
按照示例实施方式的装置和方法涉及一种半导体器件及其制造方法,具体地,涉及包括磁隧道结的磁存储器件以及制造该磁存储器件的方法。
背景技术
由于对具有快速和/或低功耗的增加的需求,半导体器件需要快的操作速度和/或低的操作电压。例如,能够提供诸如低延迟和非易失性的技术优点的磁存储器件已经被提出以满足这样的要求。因而,磁存储器件目前被认为是新出现的下一代存储器件。
磁存储器件可以包括磁隧道结(MTJ)。MTJ可以包括两个磁性层和插设在两者之间的隧道势垒层。MTJ的电阻可以取决于磁性层的磁化方向而改变。例如,MTJ的电阻可以在磁性层的磁化方向反平行时比当它们平行时更高。电阻的这样的差异可以用于在磁存储器件中存储数据。然而,需要更多的研究以批量生产磁存储器件。
发明内容
一个或多个示例实施方式提供一种制造具有改善的磁阻比率的磁存储器件的方法。
此外,一个或多个示例实施方式提供一种具有改善的磁阻比率的磁存储器件。
根据示例实施方式的一方面,提供一种制造磁存储器件的方法,该方法包括:在基板上形成第一磁性层;在第一磁性层上形成隧道势垒层;以及在隧道势垒层上形成第二磁性层,隧道势垒层的形成包括:在第一磁性层上形成第一金属氧化物层;在第一金属氧化物层上形成第一金属层;在第一金属层上形成第二金属氧化物层;以及进行第一热处理工艺以氧化第一金属层的至少一部分。
附图说明
以上和/或其它的方面将从以下结合附图的描述而变得明显并被更清楚地理解。附图描绘了如这里所述的非限制的示例实施方式。
图1是根据一个或多个示例实施方式的磁存储器件的框图。
图2是根据一个或多个示例实施方式的磁存储器件的存储单元阵列的电路图。
图3是示出根据一个或多个示例实施方式的制造存储器件的方法的流程图。
图4是示出根据一个或多个示例实施方式的存储器件的截面图。
图5A是示出根据一个或多个示例实施方式的存储器件的截面图。
图5B是对应于图5A的部分‘A’的放大图。
图6A是示出根据一个或多个示例实施方式的存储器件的截面图。
图6B是对应于图6A的部分‘A’的放大图。
图7A是示出根据一个或多个示例实施方式的存储器件的截面图。
图7B是对应于图7A的部分‘A’的放大图。
图7C是对应于图7A的部分‘A’的放大图。
图8是示出根据一个或多个示例实施方式的形成隧道势垒层的方法的流程图。
图9是对应于图7A的部分‘A’的放大图。
图10是示出根据一个或多个示例实施方式的存储器件的截面图。
图11A是示出根据一个或多个示例实施方式的存储器件的截面图。
图11B是对应于图11A的部分‘A’的放大图。
图11C和11D是对应于图11A的部分‘A’的放大图。
图12A和12B是示出根据一个或多个示例实施方式的磁隧道结的概念图。
图13是示出根据实验示例和比较例的由电阻面积(RA)的变化引起的磁阻比率(TMR)的变化的图形。
图14和15是示出分别根据由图13的实验示例形成的镁层的厚度t1与隧道势垒层的厚度t2的比率的,电阻面积RA和磁阻比率TMR的图形。
图16是示出根据一个或多个示例实施方式的磁存储器件的平面图。
图17是沿图16的线I-I'和II-II'截取的截面图。
图18A是对应于图17的部分‘B’的放大图。
图18B、18C和18D是对应于图18A的部分‘C’的放大图。
图19至22是截面图,其对应于图16的线I-I'和II-II'并示出了根据一个或多个示例实施方式的制造磁存储器件的方法。
应当注意,这些图旨在示出在示例实施方式中使用的方法、结构和/或材料的一般特性并补充以下提供的书面描述。然而,这些附图没有按比例绘制并可以不精确地反映任何给定示例实施方式的精确的结构或性能特性,并且不应被解释为限定或限制由示例实施方式涵盖的数值范围或性能。
具体实施方式
现在将在下面参照附图更全面地描述示例实施方式,在附图中示出本发明构思的示例实施方式。相同的附图标记或相同的参考指示符在整个说明书中表示相同的元件。
图1是根据一个或多个示例实施方式的磁存储器件的框图。
参照图1,磁存储器件可以包括存储单元阵列1、行解码器2、列选择电路3、读/写电路4和控制逻辑5。
存储单元阵列1可以包括多条字线、多条位线和多个存储单元,该多个存储单元提供在字线和位线的相应的交叉处。将参照图2更详细地描述存储单元阵列1的构造。
行解码器2可以通过字线连接到存储单元阵列1。行解码器2可以配置为根据接收到的地址信息来选择字线中的至少一条。
列选择电路3可以通过位线连接到存储单元阵列1以根据从外部输入的地址信息而选择位线中的至少一条。由列选择电路3选择的所述至少一条位线可以连接到读/写电路4。
读/写电路4可以提供位线偏压,其将用来根据控制逻辑5的控制来存取被选择的存储单元。例如,读/写电路4可以提供位线电压到被选择的位线,位线电压可以用于响应控制逻辑5的控制而进行从被选择的存储单元读取数据或写入数据到被选择的存储单元的操作。
控制逻辑5可以根据从外部提供的指令信号而输出用于控制半导体存储器件的控制信号。读/写电路4可以被从控制逻辑5输出的控制信号控制。
图2是根据一个或多个示例实施方式的磁存储器件的存储单元阵列的电路图。
参照图2,存储单元阵列1可以包括多条第一导线、多条第二导线以及多个存储单元MC。在一个或多个示例实施方式中,第一导线可以用作字线WL,第二导线可以用作位线BL。存储单元MC可以被二维或三维地提供。字线WL和位线BL可以提供为彼此交叉,每个存储单元MC可以提供在字线WL和位线BL的对应交叉处。每条字线WL可以连接到多个存储单元MC。每条位线BL可以连接到与每条字线WL连接的存储单元MC中的对应一个。这里,存储单元MC可以通过位线BL连接到参照图1描述的读写电路40。
每个存储单元MC可以包括存储元件ME和选择元件SE。存储元件ME可以提供在位线BL和选择元件SE之间并连接到位线BL和选择元件SE,选择元件SE可以提供在存储元件ME和字线WL之间并连接到存储元件ME和字线WL。存储元件ME可以是其电阻取决于施加到其的电脉冲而能够切换到至少两个值中的一个的可变电阻器件。
在一个或多个示例实施方式中,存储元件ME可以形成为具有分层结构,其电阻能够利用从其经过的电流通过自旋转移过程来改变。例如,存储元件ME可以具有配置为表现出磁致电阻性质的分层结构,并可以包括至少一种铁磁材料和/或至少一种反铁磁材料。在一个或多个示例实施方式中,存储元件ME可以是具有磁隧道结MJT的磁存储元件。
选择元件SE可以配置为选择性地控制流过存储元件ME的电流。例如,选择元件SE可以是二极管、PNP双极晶体管、NPN双极晶体管、NMOS场效应晶体管和PMOS场效应晶体管中的一个。在选择元件SE是三端器件(例如,双极晶体管或MOS场效应晶体管)的情况下,额外的互连线可以连接到选择元件SE。
在下文,将描述根据一个或多个示例实施方式的制造存储元件ME的方法。图3是示出根据一个或多个示例实施方式的制造存储器件的方法的流程图。图4、5A、6A、7A、10和11A是示出根据一个或多个示例实施方式的制造存储器件的方法的截面图。图5B、6B、7B和11B是分别对应于图5A、6A、7A和11A的部分‘A’的放大图。图7C是对应于图7A的部分‘A’的放大图,图11C和11D是对应于图11A的部分‘A’的放大图。图12A和12B是示出根据一个或多个示例实施方式的磁隧道结的概念图。
参照图3和4,可以提供基板10。基板10可以是硅晶片、锗晶片和/或硅锗晶片。基板10可以包括导电区域。
下层间绝缘层20可以形成在基板10上。下层间绝缘层20可以由氧化物(例如硅氧化物)、氮化物(例如硅氮化物)和/或氮氧化物(例如硅氮氧化物)形成。接触插塞22可以形成在下层间绝缘层20中并可以连接到导电区域。接触插塞22可以包括掺杂的半导体材料(例如掺杂的硅)、金属(例如钨、铝、钛和/或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物和/或钨氮化物)或金属-半导体化合物(例如金属硅化物),或由之形成。
底电极层30可以形成在下层间绝缘层20上。底电极层30可以交叠接触插塞22并可以连接到接触插塞22。底电极层30可以包括导电的金属氮化物(例如钛氮化物和钽氮化物)、过渡金属(例如钛和钽)和稀土金属(例如,钌和铂)中的至少一种,或者由之形成。
第一磁性层40可以形成在底电极层30上(在S100中)。第一磁性层40可以是具有固定的磁化方向的固定层或具有可切换的磁化方向的自由层。
在一个或多个示例实施方式中,第一磁性层40可以具有基本上垂直于第一磁性层40和将形成在第一磁性层40上的非磁性层之间的界面的磁化方向。在这种情况下,第一磁性层40可以包括垂直磁性材料(例如CoFeTb、CoFeGd和CoFeDy)、L10垂直磁性材料、基于六方密堆积(HCP)CoPt的材料和垂直磁结构中的至少一个。L10垂直磁性材料可以包括L10FePt、L10 FePd、L10 CoPd和L10 CoPt中的至少一种。垂直磁结构可以包括交替地且重复地层叠的磁性层和非磁性层。例如,垂直磁结构可以包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n和(CoCr/Pd)n中的至少一个,其中n是层叠的成对的层的数目。
在示例实施方式中,第一磁性层40可以配置为具有基本上平行于第一磁性层40和将形成在第一磁性层40上的非磁性层之间的界面的磁化方向。在这种情况下,第一磁性层40可以由铁磁材料形成,或包括铁磁材料。在第一磁性层40是固定层的情况下,第一磁性层40还可以包括固定铁磁材料的磁化方向的反铁磁材料。第一磁性层40可以通过物理气相沉积工艺或化学气相沉积工艺形成。
此后,可以进行形成隧道势垒层的工艺S200以在第一磁性层40上形成隧道势垒层50a(例如图7A的隧道势垒层50a)。根据一个或多个示例实施方式,形成隧道势垒层的工艺S200可以包括形成第一金属氧化物层的步骤S210、形成金属层的步骤S220、形成第二金属氧化物层的步骤S230以及进行第一热处理工艺的步骤S240。因此,隧道势垒层50a可以形成为包括至少两个金属氧化物层以及在其间的金属层(或插入层)。在下文,将参照附图描述步骤S210、S220、S230和S240。
参照图3、5A和5B,第一金属氧化物层52可以形成在第一磁性层40上(在S210中)。第一金属氧化物层52可以利用溅射工艺形成。例如,溅射工艺可以是使用至少一个靶的射频溅射(在下文,RF溅射)。在一个或多个示例实施方式中,RF溅射工艺可以使用多个靶进行。例如,如图5A所示,第一靶TG1和第二靶TG2可以用于RF溅射工艺。在RF溅射工艺期间,第一靶TG1和第二靶TG2可以提供在基板10上方并可以在水平方向上彼此间隔开。第一靶TG1和第二靶TG2的每个可以提供为具有与基板10的顶表面平行的或成一角度的底表面。第一靶TG1和第二靶TG2可以由相同的金属氧化物材料形成,或包括相同的金属氧化物材料。第一靶TG1和第二靶TG2的每个可以包括镁氧化物、钛氧化物、铝氧化物、镁锌氧化物和镁硼氧化物中的至少一种。然而,示例实施方式不限于此。
在RF溅射工艺期间,离子源可以从第一靶TG1和第二靶TG2产生。离子源可以包括分别从第一靶TG1和第二靶TG2产生的第一离子源Im和第二离子源Io。第一离子源Im可以包括金属元素(例如Mg),第二离子源Io可以包括氧离子和/或氧自由基。第一离子源Im和第二离子源Io可以沉积在第一磁性层40上以形成第一金属氧化物层52。
第一金属氧化物层52可以包含与第一靶TG1和第二靶TG2基本上相同的材料。例如,第一金属氧化物层52可以包括镁氧化物、钛氧化物、铝氧化物、镁锌氧化物和镁硼氧化物中的至少一种。在整个阶段,第一金属氧化物层52的至少一部分可以为非晶态。
在RF溅射工艺之后,剩余的离子源Ioa1可以保留在第一磁性层40和第一金属氧化物层52之间。剩余的离子源Ioa1可以是第二离子源Io的没有参与用于形成第一金属氧化物层52的反应过程的部分。例如,如图5B所示,剩余的离子源Ioa1可以位于第一磁性层40和第一金属氧化物层52之间的界面附近。由于第二离子源Io具有比第一离子源Im长的平均自由程(mean free path),所以第二离子源Io可以容易地到达第一磁性层40的表面。这里,第二离子源Io的未反应的部分可以邻近于第一磁性层40的表面积累。然而,示例实施方式不限于此。剩余的离子源Ioa1可以随机地分布在第一金属氧化物层52中。在剩余的离子源Ioa1过多地积累在第一磁性层40的表面上的情况下,剩余的离子源Ioa1会干扰磁隧道结的自旋相关的隧穿,因此,磁隧道结会具有增大的电阻面积RA和减小的磁阻比率TMR。
根据一个或多个示例实施方式,可以防止由剩余的离子源Ioa1的过多的量引起的问题。例如,在第一金属氧化物层52通过使用多个靶(例如TG1和TG2)的溅射工艺形成的情形下,第一金属氧化物层52可以以相对高的沉积速率沉积。因而,当与沉积速率缓慢的情形相比时,在第一金属氧化物层52的形成期间,剩余的离子源Ioa1的产生量可以相对地减少。
参照图3、6A和6B,金属层54可以形成在第一金属氧化物层52上(在S220中)。在一个或多个示例实施方式中,金属层54可以由具有高氧亲合力的金属材料形成。例如,金属层54可以包含Mg、Fe、Ti、Ta、Al、W、Hf或V。金属层54可以通过RF溅射工艺形成。在用于形成金属层54的RF溅射工艺中,具有高氧亲合力的金属材料可以用作靶材料。形成金属层54的工艺可以在与形成第一金属氧化物层52的相同系统内原位地进行。
在一个或多个示例实施方式中,金属层54可以包含与第一金属氧化物层52中包含的金属元素相同的金属元素。例如,第一金属氧化物层52和金属层54的每个可以包含镁(Mg)。在示例实施方式中,金属层54可以包含与第一金属氧化物层52中包含的金属元素不同的金属元素。例如,第一金属氧化物层52可以包含镁(Mg),金属层54可以包含铁(Fe)。
金属层54可以形成为具有第一厚度t1。这里,第一厚度t1可以定义为从第一金属氧化物层52和金属层54之间的界面到金属层54的顶表面(即,金属层54和第二金属氧化物层56之间的界面)的垂直距离的平均值。金属层54可以以使得第一厚度t1与第二厚度t2的比值是均一的这样的方式形成,其中第二厚度t2是初始隧道势垒层50或隧道势垒层50a的厚度。这将在下面再次描述。
第二金属氧化物层56可以形成在金属层54上(在S230中)。第二金属氧化物层56可以包括与第一金属氧化物层52相同的材料,并可以通过与用于形成第一金属氧化物层52相同的方法形成。例如,第二金属氧化物层52可以由镁氧化物、钛氧化物、铝氧化物、镁锌氧化物和镁硼氧化物的至少之一形成,或包括镁氧化物、钛氧化物、铝氧化物、镁锌氧化物和镁硼氧化物中的至少一个。此外,第二金属氧化物层56可以通过使用多个靶(例如第一靶TG1和第二靶TG2)的RF溅射工艺形成。换句话说,在用于形成第二金属氧化物层56的RF溅射工艺期间,从第一靶TG1和第二靶TG2产生的第一离子源Im和第二离子源Io可以沉积在金属层54上,因而,第二金属氧化物层56可以形成在金属层54上。形成第二金属氧化物层56的工艺可以在与用于形成第一金属氧化物层52和金属层54的系统相同的系统内原位地进行。在这个阶段,第二金属氧化物层56的至少一部分可以处于非晶态。在下文,第一金属氧化物层52、金属层54和第二金属氧化物层56将被称为‘初始隧道势垒层50’。
如图6B所示,在形成第二金属氧化物层56之后,剩余的离子源Ioa2可以保留在金属层54和第二金属氧化物层56之间(即,金属层54和第二金属氧化物层56之间的界面附近)。剩余的离子源Ioa2可以是第二离子源Io(即,氧离子和/或氧自由基)的没有参与用于形成第二金属氧化物层56的反应过程的部分。例如,当形成第二金属氧化物层56时,金属层54可以防止第二离子源Io到达第一磁性层40的表面。因而,与初始隧道势垒层50由单一金属氧化物层(例如由MgO)形成的情形相比,由于初始隧道势垒层50形成为具有金属氧化物/金属/金属氧化物(例如MgO/Mg/MgO)的结构,所以可以防止剩余的离子源积累在第一磁性层40的表面上(或在与第一磁性层40和初始隧道势垒层50之间的界面相邻的区域上)。
初始隧道势垒层50可以形成为具有小于自旋扩散距离的厚度。例如,初始隧道势垒层50的第二厚度t2可以在从约至约的范围内。这里,第二厚度t2可以定义为从第一磁性层40和第一金属氧化物层52之间的界面到第二金属氧化物层56的顶表面的平均垂直距离。根据一个或多个示例实施方式,金属层54的第一厚度t1可以在第二厚度t2的0.1至0.2倍的范围内。换句话说,t1/t2的厚度比可以在从0.1至0.2的范围内。第一厚度t1可以在从约至约的范围内。
第一金属氧化物层52和第二金属氧化物层56可以具有基本上相同的厚度,但是示例实施方式不限于此。第一金属氧化物层52可以形成为具有大于或小于第二金属氧化物层56的厚度的厚度。
参照图3、7A和7B,可以在基板10上进行第一热处理工艺(在S240中)。第一热处理工艺可以在约100-500℃的温度进行约10-300秒。由于第一热处理工艺,第一金属氧化物层52和第二金属氧化物层56的非晶部分的至少一部分可以结晶。此外,剩余的离子源Ioa1和Ioa2可以与金属层54反应以形成子氧化物层。例如,子氧化物层可以包括邻近于第一金属氧化物层52的第一子氧化物层55a和邻近于第二金属氧化物层56的第二子氧化物层55b。剩余的离子源Ioa1的一部分可以朝向金属层54热扩散,第一子氧化物层55a可以通过剩余的离子源Ioa1的热扩散部分和金属层54之间的反应形成。第二子氧化物层55b可以通过剩余的离子源Ioa2和与其相邻的金属层54之间的反应形成。由于金属层54由具有高氧亲合力的金属材料形成,所以金属层54可以在第一热处理工艺中容易地与剩余的离子源Ioa1和Ioa2反应,从而形成金属氧化物材料。换句话说,金属层54可以用作剩余的离子源Ioa1和Ioa2的吸收层。相反,金属层54的没有参与第一热处理工艺的未反应部分可以被称为剩余的金属层55c。剩余的金属层55c可以插设在第一子氧化物55a和第二子氧化物55b之间。在下文,第一子氧化物层55a和第二子氧化物层55b以及提供在两者之间的剩余的金属层55c可以被定义为插入层55。第一金属氧化物层52和第二金属氧化物层56以及在两者之间的插入层55可以被定义为隧道势垒层50a。剩余的金属层55c可以具有小于插入层55的第一厚度t1的厚度。
在第一金属氧化物层54和第二金属氧化物层56以及金属层54包含相同的金属元素(例如Mg)的情况下,第一金属氧化物层54和第二金属氧化物层56以及第一子氧化物层55a和第二子氧化物层55b可以是基本上相同的金属氧化物(例如MgO),或包含基本上相同的金属氧化物(例如MgO)。在第一金属氧化物层54和第二金属氧化物层56与金属层54包含不同的金属元素(例如第一金属氧化物层54和第二金属氧化物层56包含镁(Mg)并且金属层54包含Fe、Ti、Ta、Al、W、Hf和V中的一种)的情况下,第一金属氧化物层54和第二金属氧化物层56和第一子氧化物层55a和第二子氧化物层55b可以是彼此不同的金属氧化物材料。在任何情况下,第一子氧化物层55a和第二子氧化物层55b可以具有比第一金属氧化物层54和第二金属氧化物层56小的氧原子浓度(即,atm%)。
在示例实施方式中,金属层54的整个部分可以在第一热处理工艺期间被氧化。例如,在金属层54的第一厚度t1小的情况下,金属层54可以通过第一热处理工艺被全部氧化。在这种情况下,插入层55可以是单一子氧化物层,如图7C所示。也就是说,图7B的第一子氧化物层55a和第二子氧化物层55b可以连接到彼此以形成用作图7C的插入层55的单一层。即使在这种情况下,插入层55也可以具有比第一金属氧化物层54和第二金属氧化物层56的氧原子浓度小的氧原子浓度。
根据一个或多个示例实施方式,形成隧道势垒层50a的工艺S200可以包括进行数次形成金属层的工艺。例如,隧道势垒层50a可以形成为具有至少两个插入层。其示例将参照图8和9描述。图8是示出根据一个或多个示例实施方式的形成隧道势垒层的方法的流程图。图9是对应于图7A的部分‘A’的放大图。
参照图8,形成隧道势垒层50a的工艺可以包括以下步骤:形成第一金属氧化物层(在S210中)、形成第一金属层(在S220中)、形成第二金属氧化物层(在S230中)、形成第二金属层(在S232中)、形成第三金属氧化物层(在S234中)以及进行第一热处理工艺(在S240中)。图8的步骤S210、S220和S230可以以与图3的步骤S210、S220和S230基本上相同或类似的方式进行。形成第二金属层的步骤S232可以以与形成第一金属层的步骤S220基本上相同或类似的方式进行。类似地,形成第三金属氧化物层的步骤S234可以以与形成第一金属氧化物层或第二金属氧化物层的步骤S210或S230基本上相同或类似的方式进行。因此,如图9所示,隧道势垒层50a可以包括第一至第三金属氧化物层52、56和58以及分别插设在金属氧化物层52、56和58中的相邻对之间的第一插入层55_1和第二插入层55_2。第一插入层55_1可以包括一对子氧化物层55a1和55b1以及提供在两者之间的剩余的金属层55c1。第二插入层55_2可以包括一对子氧化物层55a2和55b2以及提供在两者之间的剩余的金属层55c2。然而,示例实施方式不限于此。第一插入层55_1和第二插入层55_2的每个可以构成单一子氧化物层,如图7C所示。在任何情况下,第一插入层55_1的厚度t1a和第二插入层55_2的厚度t1b之和可以在隧道势垒层50a的第二厚度t2的0.1至0.2倍的范围内。此外,第一插入层55_1和第二插入层55_2的每个可以具有比第一至第三金属氧化物层52、56和58的氧原子浓度小的氧原子浓度。尽管在本示例实施方式中,形成金属层的工艺被进行两次,但是示例实施方式不限于此。在示例实施方式中,形成隧道势垒层的工艺可以包括进行至少三次形成金属层的工艺。
参照图3和10,第二磁性层60可以形成在隧道势垒层50a上(在S300中)。第二磁性层60可以是具有固定的磁化方向的固定层或具有可切换的磁化方向的自由层。第一磁性层40和第二磁性层60中的一个可以用作具有固定的磁化方向的固定层,另一个可以用作其磁化方向能够改变为平行于或反平行固定层的磁化方向的自由层。
在一个或多个示例实施方式中,第二磁性层60可以形成为具有基本上垂直于隧道势垒层50a和第二磁性层60之间的界面的磁化方向。在这种情况下,第二磁性层60可以包括垂直磁性材料(例如CoFeTb、CoFeGd和CoFeDy)、L10垂直磁性材料、基于六方密堆积(HCP)CoPt的材料和垂直磁结构中的至少一种。L10垂直磁性材料可以包括L10 FePt、L10 FePd、L10 CoPd和L10 CoPt中的至少一种。垂直磁结构可以包括交替地且重复地层叠的磁性层和非磁性层。例如,垂直磁结构可以包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n和(CoCr/Pd)n中的至少之一,其中n是层叠的成对的层的数目。
在示例实施方式中,第二磁性层60可以形成为具有基本上平行于隧道势垒层50a和第二磁性层60之间的界面的磁化方向。在这种情况下,第二磁性层60可以由铁磁材料形成,或包括铁磁材料。在第二磁性层60是固定层的情况下,第二磁性层60还可以包括用于固定铁磁材料的磁化方向的反铁磁材料。
第二磁性层60可以通过物理气相沉积工艺或化学气相沉积工艺形成。在下文,为了简洁起见,随后的描述将参照其中第一磁性层40是固定层并且第二磁性层60是自由层的示例。
接下来,可以进行第二热处理工艺(在S400中)。第二热处理工艺可以在350℃至400℃的温度进行。第二热处理工艺可以比第一热处理工艺进行更长的时间。例如,第二热处理工艺可以进行30-120分钟。由于第二热处理工艺,第一磁性层40和第二磁性层60可以结晶。根据一个或多个示例实施方式,由于隧道势垒层50a的金属氧化物层52和56通过第一热处理工艺预先结晶,所以可以在第二热处理工艺期间在隧道势垒层50a与磁性层40和60之间的界面处实现有效的晶格匹配。这可以使得有可能增大磁隧道结的磁阻比率TMR,而不增大磁隧道结的电阻面积RA。
此后,覆盖氧化物层70可以形成在第二磁性层60上。覆盖氧化物层70可以形成为允许第二磁性层60具有垂直于基板10的磁化方向。因此,第二磁性层60可以具有界面垂直磁各向异性(IPMA)。覆盖氧化物层70可以包括钽氧化物、镁氧化物、钛氧化物、锆氧化物、铪氧化物和锌氧化物中的至少之一,或由之形成。覆盖氧化物层70可以在第二热处理工艺之前形成。在示例实施方式中,可以省略覆盖氧化物层70。
顶电极层80可以形成在覆盖氧化物层70上。顶电极层80可以包括钨、钛、钽、铝和金属氮化物(例如钛氮化物和钽氮化物)中的至少之一,或由之形成。顶电极层80可以通过溅射工艺、化学气相沉积工艺或原子层沉积工艺形成。
参照图3、11A和11B,第二磁性层60、隧道势垒层50a和第一磁性层40可以被顺序地图案化以形成磁隧道结MTJ(在S500中)。例如,顶电极层80可以被图案化以形成顶电极TE。顶电极TE可以形成为限定用于磁隧道结MTJ的区域。覆盖氧化物层70、第二磁性层60、隧道势垒层50a、第一磁性层40和底电极层30可以使用顶电极TE作为蚀刻掩模被顺序地蚀刻,因而,可以形成覆盖氧化物图案70P、第二磁性图案60P、隧道势垒图案50P、第一磁性图案40P和底电极BE。磁隧道结MTJ可以包括顺序地层叠在底电极BE上的第一磁性图案40P、隧道势垒图案50P和第二磁性图案60P。
在一个或多个示例实施方式中,如图12A所示,第一磁性图案40P和第二磁性图案60P可以具有与隧道势垒图案50P和第二磁性图案60P彼此接触的表面基本上平行的平面内磁化方向。尽管在图12A中,第一磁性图案40P和第二磁性图案60P被分别示为固定层和自由层,但是示例实施方式不限于此。根据示例实施方式,第一磁性图案40P可以用作自由层,第二磁性图案60P可以用作固定层。
具有平面内磁化方向的第一磁性图案40P和第二磁性图案60P的每个可以包括铁磁材料。第一磁性图案40P还可以包括用于固定第一磁性图案40P中的铁磁材料的磁化方向的反铁磁材料。
在示例实施方式中,如图12B所示,第一磁性图案40P和第二磁性图案60P可以具有与隧道势垒图案50P和第二磁性图案60P彼此接触的表面基本上垂直的磁化方向。
具有垂直磁化方向的第一磁性图案40P和第二磁性图案60P的每个可以包括垂直磁性材料(例如CoFeTb、CoFeGd和CoFeDy)、L10垂直磁性材料、基于六方密堆积(HCP)CoPt的材料和垂直磁结构中的至少之一。L10垂直磁性材料可以包括L10 FePt、L10 FePd、L10 CoPd和L10 CoPt中的至少一种。垂直磁结构可以包括交替地且重复地层叠的磁性层和非磁性层。例如,垂直磁结构可以包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n和(CoCr/Pd)n中的至少之一,其中n是层叠的成对的层的数目。
根据一个或多个示例实施方式,隧道势垒图案50P可以包括顺序地层叠在第一磁性图案40P上的第一金属氧化物图案52P、插入图案55P和第二金属氧化物图案56P。插入图案55P可以包括一对子氧化物图案55ap和55bp以及提供在两者之间的插入图案55cp,如图11B所示。插入图案55P的第一厚度t1可以在隧道势垒图案50P的第二厚度t2的0.1至0.2倍的范围内。换句话说,t1/t2的厚度比可以在从0.1至0.2的范围内。例如,隧道势垒图案50P的第二厚度t2可以在从约至约的范围内,插入图案55P的第一厚度t1可以在从约至约的范围内。这里,第一厚度t1可以被定义为从第一金属氧化物图案52P和插入图案55P之间的界面到插入图案55P和第二金属氧化物图案56P之间的界面的平均垂直距离。第二厚度t2可以被定义为从第一磁性图案40P和第一金属氧化物图案52P之间的界面到第二金属氧化物图案56P和第二磁性图案60P之间的界面的平均垂直距离。
在一个或多个示例实施方式中,第一金属氧化物图案52P和第二金属氧化物图案56P以及第一子氧化物图案55ap和第二子氧化物图案55bp可以包含基本上相同的金属氧化物材料(例如MgO)。在示例实施方式中,第一金属氧化物图案52P和第二金属氧化物图案56P与第一子氧化物图案55ap和第二子氧化物图案55bp可以包含彼此不同的金属氧化物材料。例如,第一金属氧化物图案52P和第二金属氧化物图案56P可以包含MgO,第一子氧化物图案55ap和第二子氧化物图案55bp可以包含Fe、Ti、Ta、Al、W、Hf和V的氧化物中的至少一种。在任何情况下,第一子氧化物图案55ap和第二子氧化物图案55bp可以具有比第一金属氧化物图案52P和第二金属氧化物图案56P的氧原子浓度(即,atm%)小的氧原子浓度。插入图案55P可以形成为具有单一子氧化物图案,如图11C所示。这种结构可以在隧道势垒层50a通过参照图7C描述的方法形成时获得。插入图案55P的第一厚度t1和氧原子浓度可以与参照图11B描述的那些基本上相同。换句话说,插入图案55P的第一厚度t1可以在隧道势垒图案50P的第二厚度t2的0.1至0.2倍的范围内,插入图案55P的氧原子浓度可以小于第一金属氧化物图案52P和第二金属氧化物图案56P的氧原子浓度。
在示例实施方式中,隧道势垒图案50P可以包括多个插入图案。作为一示例,隧道势垒图案50P可以包括金属氧化物图案52P、56P和58P以及分别插设在其相邻对之间的插入图案55P_1和55P_2,如图11D所示。换句话说,隧道势垒图案50P可以包括顺序地层叠在第一磁性图案40P上的第一金属氧化物图案52P、第一插入图案55P_1、第二金属氧化物图案56P、第二插入图案55P_2以及第三金属氧化物图案58P。这种结构可以在通过参照图8和9描述的方法形成隧道势垒层50a时获得。第一插入图案55P_1可以包括一对子氧化物图案55ap1和55bp1以及在两者之间的剩余的金属图案55cp1。第二插入图案55P_2可以包括一对子氧化物图案55ap2和55bp2以及在两者之间的剩余的金属图案55cp2。这里,第一插入图案55P_1的厚度t1a和第二插入图案55P_2的厚度t1b之和可以在隧道势垒图案50P的第二厚度t2的0.1至0.2倍的范围内。此外,子氧化物图案55ap1、55bp1、55ap2和55bp2可以具有比第一至第三金属氧化物图案52P、56P和58P的氧原子浓度小的氧原子浓度。第一和第二插入图案55P_1和55P_2的每个可以是单一子氧化物图案。
根据一个或多个示例实施方式,可以进行形成隧道势垒层的工艺以形成包括至少两个金属氧化物图案和插设在两者之间的插入图案的隧道势垒图案。在形成隧道势垒图案期间,金属氧化物图案之间的插入图案可以防止剩余的离子源(例如氧离子和/或氧自由基)过多地积累在与第一磁性图案和隧道势垒图案之间的界面相邻的区域。此外,插入图案可以有助于降低隧道势垒图案的带隙能量。例如,在隧道势垒图案形成为具有MgO/Mg/MgO的结构的情况下,它可以具有约1.0eV的带隙能量,其低于单一镁氧化物(MgO)层的带隙能量(例如约1.3ev)。隧道势垒图案的低带隙能量可以使得有可能增大磁隧道结的磁阻比率(TMR)。也就是说,根据一个或多个示例实施方式,可以实现具有增大的磁阻比率(TMR)的磁隧道结,而不用增大电阻面积(RA),因此,可以实现具有改善的特性的磁存储器件。
图13、14和15是示出根据一个或多个示例实施方式的磁隧道结的电特性的图形。具体地,图13是示出根据一示例实施方式的实验示例和比较示例的由电阻面积(RA)的变化导致的磁阻比率(TMR)的变化的图形。在实验示例中,隧道势垒层通过使用参照图3、5A、5B、6A、6B、7A和7B描述的方法顺序地沉积镁氧化物/镁/镁氧化物层以及然后通过对其进行原位热处理工艺而形成,并且在比较例中,隧道势垒层通过沉积单一镁氧化物层然后对其进行热处理工艺而形成。图14和15是分别示出根据由图13的实验示例形成的镁层的厚度t1与隧道势垒层的厚度t2(即,镁氧化物/镁/镁氧化物层的总厚度)的比率的,电阻面积RA和磁阻比率TMR的图形。
参照图13,在约13.7Ω·μm2的电阻面积RA处,磁阻比率TMR在比较例中为约220-225%并且在实验示例中为约235-245%。换句话说,在相同的电阻面积RA,实验示例中的磁阻比率TMR比比较例中的高约15至20%。这表明,根据实验示例,可以改善磁隧道结的磁阻比率(TMR)性质。
参照图14和15,当t1/t2的厚度比小于0.1时,电阻面积RA减小,但是磁阻比率TMR也减小。当t1/t2的厚度比大于0.2时,电阻面积RA急剧增大并且磁阻比率TMR减小。相反,当金属层(即,镁层)的厚度t1与隧道势垒层的厚度t2的厚度比在从0.1至0.2的范围内时,磁阻比率TMR增大,而没有电阻面积RA的任何增大。
图16是示出根据一个或多个示例实施方式的磁存储器件的平面图,图17是沿图16的线I-I'和II-II'截取的截面图。图18A是对应于图17的部分‘B’的放大图。图18B、18C和18D是对应于图18A的部分‘C’的放大图。
参照图17,可以提供基板100。基板100可以是硅基板、锗基板和/或硅锗基板。基板100可以制备为具有第一导电类型。器件隔离图案101可以形成在基板100上。如图16和17所示,器件隔离图案101可以限定有源线图案ALP。如图16所示,当在平面图中看时,每个有源线图案ALP可以是平行于第一方向D1延伸的线形图案。器件隔离图案101和有源线图案ALP可以交替地布置在垂直于第一方向D1的第二方向D2上。在示例实施方式中,有源线图案ALP可以被掺杂以具有第一导电类型。
基板100可以包括提供为交叉有源线图案ALP和器件隔离图案101的隔离凹陷区104。当在平面图中看时,每个隔离凹陷区104可以像凹槽一样地成形,并可以平行于第二方向D2延伸。隔离凹陷区104可以以使得每个有源线图案ALP被分为多个有源图案CA这样的方式提供。每个有源图案CA可以是每个有源线图案ALP在相邻一对隔离凹陷区104之间的部分。换句话说,每个有源图案CA可以由相邻一对器件隔离图案101和相邻一对隔离凹陷区104限定。当在平面图中看时,有源图案CA可以在第一方向和第二方向两者上彼此间隔开地设置,以形成矩阵形状的布置。
栅凹陷区103可以形成为交叉沿第二方向D2布置的有源图案CA。每个栅凹陷区103可以像凹槽一样地成形并可以平行于隔离凹陷区104延伸。在示例实施方式中,一对栅凹陷区103可以交叉每个有源图案CA。在这种情况下,一对单元晶体管可以形成在每个有源图案CA上。
栅凹陷区103可以具有与隔离凹陷区104基本上相同的深度。每个栅凹陷区103的宽度可以基本上等于或不同于隔离凹陷区104的宽度。栅凹陷区103和隔离凹陷区104的深度可以小于器件隔离图案101的深度。
字线WL可以分别提供在栅凹陷区103中。单元栅电介质层105可以提供在字线WL和栅凹陷区103的内表面之间。由于栅凹陷区103的形状,字线WL可以为平行于第二方向D2延伸的线形结构。每个单元晶体管可以包括字线WL和沟道区,沟道区具有凹陷的轮廓并面对字线WL。
隔离线IL可以分别提供在隔离凹陷区104中。隔离栅电介质层106可以提供在隔离线IL和隔离凹陷区104的内表面之间。隔离线IL可以是平行于第二方向D2延伸的线形结构。
栅掩模图案108可以提供在字线WL和隔离线IL的每个上。字线WL和隔离线IL可以具有比栅凹陷区103和隔离凹陷区104的顶入口低的顶表面。栅掩模图案108可以提供在栅凹陷区103和隔离凹陷区104的每个的上部分中。栅掩模图案108可以具有与基板100的顶表面基本上共平面的顶表面。
在磁存储器件的操作中,隔离电压可以被施加到隔离线IL。隔离电压可以被选择以防止沟道或反型层形成在隔离凹陷区104下面。换句话说,当隔离线IL被施加有隔离电压时,位于隔离线IL下面的隔离沟道区可以被断开。因此,每个有源线图案ALP的有源图案CA可以彼此电分离。例如,在有源线图案ALP用p型掺杂剂掺杂的情况下,隔离电压可以是接地电压或负电压。
例如,字线WL可以包括掺杂的半导体材料(例如掺杂的硅)、金属(例如钨、铝、钛或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)和金属-半导体化合物(例如金属硅化物)中的至少一种,或由之形成。在示例实施方式中,隔离线IL可以由与字线WL相同的材料形成。单元栅电介质层105和隔离栅电介质层106可以包括例如硅氧化物、硅氮化物、硅氮氧化物和/或包括绝缘金属氧化物(例如铪氧化物或铝氧化物)的高k电介质材料形成,或由之形成。栅掩模图案108可以包括例如硅氧化物、硅氮化物和/或硅氮氧化物。
第一掺杂区111可以提供在每个有源图案CA中并且在每个相邻对的字线WL之间。第二掺杂区112可以提供在有源图案CA中并且在字线WL和隔离线IL之间。在示例实施方式中,第一掺杂区111可以提供在每个有源图案CA的中央区域中,一对第二掺杂区112可以分别提供在每个有源图案CA的边缘区域中。因此,形成在每个有源图案CA上的该对单元晶体管可以共用第一掺杂区111。第一掺杂区111和第二掺杂区112可以用作单元晶体管的源极区和漏极区。第一掺杂区111和第二掺杂区112可以被掺杂以具有不同于第一导电类型的第二导电类型。第一和第二导电类型中的一个可以是n型,另一个可以是p型。
此外,第一层间绝缘层120可以提供在基板100上。第一层间绝缘层120可以由例如硅氧化物形成,或包括例如硅氧化物。第一层间绝缘层120可以形成为具有源极凹槽,源极线SL可以提供为分别填充源极凹槽。源极线SL可以平行于第二方向D2延伸。每条源极线SL可以包括掺杂的半导体材料(例如掺杂的硅)、金属(例如钨、铝、钛或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)或金属-半导体化合物(例如金属硅化物),或由之形成。每条源极线SL可以将在第二方向D2上布置的第一掺杂区111连接至彼此。此外,第一层间绝缘层120可以形成为具有第一接触孔,第一接触插塞122可以分别提供在第一接触孔中并可以分别连接到第二掺杂区112。第一接触插塞122可以由与源极线SL相同的导电材料形成。源极线SL和第一接触插塞122可以具有与第一层间绝缘层120的顶表面基本上共平面的顶表面。
蚀刻停止层124可以提供在第一层间绝缘层120上。蚀刻停止层124可以形成为覆盖源极线SL的顶表面。蚀刻停止层124可以由相对于第一层间绝缘层120具有蚀刻选择性的绝缘材料形成。例如,第一层间绝缘层120可以由硅氧化物形成,蚀刻停止层124可以由硅氮化物和/或硅氮氧化物形成。
第二层间绝缘层130可以提供在蚀刻停止层124上。第二层间绝缘层130可以由硅氧化物形成。
第二接触插塞132可以提供为穿过第二层间绝缘层130和蚀刻停止层124两者。第二接触插塞132可以经由第一接触插塞122分别电连接到第二掺杂区112。在示例实施方式中,欧姆图案可以提供在第一接触插塞122和第二接触插塞132之间、在第一接触插塞122和第二掺杂区112之间以及在源极线SL和第一掺杂区111之间。欧姆图案可以包括包含金属硅化物(例如钴硅化物或钛硅化物)的金属-半导体化合物的至少一种,或由之形成。
多个存储元件ME可以提供在第二层间绝缘层130上。每个存储元件ME可以包括下电极BE、磁隧道结MTJ和上电极TE。具体地,磁隧道结MTJ可以具有与图18A的结构相同的结构。图18A是图17的部分‘B’的放大图并对应于图11A。换句话说,磁隧道结MTJ可以包括顺序地层叠在底电极BE上的第一磁性图案40P、隧道势垒图案50P和第二磁性图案60P。隧道势垒图案50P可以包括至少两个金属氧化物图案和插设在两者之间的插入图案。例如,隧道势垒图案50P可以具有与图18B、18C或18D的结构相同的结构。由于图18B、18C和18D对应于图11B、11C和11D的结构,并且隧道势垒图案50P的结构已参照图11B、11C和11D描述,所以将省略其具体描述。
作为一示例,每个存储元件ME可以被图案化以具有岛形结构。当在平面图中看时,存储元件ME可以分别交叠第二接触插塞132。
在一个或多个示例实施方式中,覆盖氧化物图案70P可以插设在第二磁性图案60P和顶电极TE之间。覆盖氧化物图案70P可以以使得第二磁性图案60P具有垂直于基板100的磁化方向这样的方式配置。因此,第二磁性图案60P可以具有界面垂直磁各向异性(IPMA)。覆盖氧化物图案70P可以包括钽氧化物、镁氧化物、钛氧化物、锆氧化物、铪氧化物和锌氧化物中的至少一种。在示例实施方式中,可以省略覆盖氧化物图案70P。
第三层间绝缘层140可以形成在第二层间绝缘层130上以接触存储元件ME的侧壁。第三层间绝缘层140可以形成为暴露存储元件ME的顶表面。
位线BL可以提供在第三层间绝缘层140上。位线BL可以在第一方向D1上延伸。每条位线BL可以共同地接触布置在第一方向D1上的多个存储元件ME。例如,位线BL可以连接到存储元件ME,而没有任何接触插塞插设在两者之间。这使得可以简化制造工艺并降低位线BL和存储元件ME之间的接触电阻。此外,可以改善位线BL和存储元件ME之间的接触电阻的均匀性。
图19至22是对应于图16的线I-I'和II-II'并示出根据一个或多个示例实施方式的制造磁存储器件的方法的截面图。
参照图16和19,可以提供基板100。基板100可以是硅基板、锗基板和/或硅锗基板。基板100可以具有第一导电类型。
器件隔离图案101可以形成在基板100上以限定有源线图案ALP。有源线图案ALP可以形成为平行于图16的第一方向D1。器件隔离图案101可以使用浅沟槽隔离(STI)工艺形成。
有源线图案ALP和器件隔离图案101可以被图案化以形成平行于图16的第二方向D2延伸的栅凹陷区103和隔离凹陷区104。隔离凹陷区104可以形成为将每个有源线图案ALP分成多个有源图案CA。栅凹陷区103可以交叉单元有源图案CA。栅凹陷区103和隔离凹陷区104可以形成为具有比器件隔离图案101的深度小的深度。
单元栅电介质层105可以形成为共形地覆盖每个栅凹陷区103的内表面。隔离栅电介质层106也可以形成为共形地覆盖每个隔离凹陷区104的内表面。在示例实施方式中,单元栅电介质层105和隔离栅电介质层106可以使用相同的工艺同时形成。单元栅电介质层105和隔离栅电介质层106可以是通过对基板100进行热氧化工艺形成的硅氧化物层。可选地,单元栅电介质层105和隔离栅电介质层106可以包括例如硅氧化物、硅氮化物、硅氮氧化物和包括绝缘的金属氧化物(例如铪氧化物或铝氧化物)的高k电介质材料中的至少一种,或由之形成。
接下来,第一导电层可以形成为填充栅凹陷区103和隔离凹陷区104。第一导电层可以包括掺杂半导体材料(例如掺杂硅)、金属(例如钨、铝、钛或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)和金属-半导体化合物(例如金属硅化物)中的至少一种,或由之形成。第一导电层可以被蚀刻以在每个栅凹陷区103中形成字线WL以及在每个隔离凹陷区104中形成隔离线IL。字线WL和隔离线IL可以凹进以具有比基板100的顶表面低的顶表面。
栅掩模图案108可以形成在字线WL和隔离线IL上以填充提供有字线WL和隔离线IL的栅凹陷区103和隔离凹陷区104。栅掩模图案108可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种,或由之形成。
掺杂剂可以被注入到字线WL之间的单元有源图案CA中以形成具有第二导电类型的第一掺杂区111和第二掺杂区112。第一掺杂区111和第二掺杂区112的底表面可以形成在比字线WL和隔离线IL的底部水平高的水平处。
参照图16和20,第一层间绝缘层120可以形成在基板100上。第一层间绝缘层120可以由硅氧化物形成。第一层间绝缘层120可以被图案化以形成单元孔和源极凹槽。
第二导电层可以形成为填充单元孔和源极凹槽。第二导电层可以包括掺杂的半导体材料(例如掺杂的硅)、金属(例如钨、铝、钛或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)和金属-半导体化合物(例如金属硅化物)中的至少一种,或由之形成。可以对第二导电层进行平坦化工艺,直到暴露第一层间绝缘层120。因此,第一接触插塞122可以分别形成在单元孔中,源极线SL可以分别形成在源极凹槽中。第一接触插塞122可以分别连接到第二掺杂区112,源极线SL可以分别连接到第一掺杂区111。在示例实施方式中,欧姆图案可以形成在源极线SL和第一掺杂区111之间以及在第一接触插塞122和第二掺杂区112之间。欧姆图案可以包括包含金属硅化物(例如钴硅化物或钛硅化物)的金属-半导体化合物的至少一种,或由之形成。
此后,蚀刻停止层124可以形成在第一层间绝缘层120、第一接触插塞122和源极线SL上。蚀刻停止层124可以由硅氮化物和/或硅氮氧化物形成,或包括硅氮化物和/或硅氮氧化物。
参照图16和21,第二层间绝缘层130可以形成在蚀刻停止层124上。第二层间绝缘层130可以由硅氧化物形成。第二接触插塞132可以形成为穿过第二层间绝缘层130和蚀刻停止层124两者。第二接触插塞132可以通过与第一接触插塞122相同的方法和相同的材料形成。第二接触插塞132可以通过第一接触插塞122分别电连接到第二掺杂区112。在示例实施方式中,欧姆图案可以形成在第二接触插塞132和第一接触插塞122之间。欧姆图案可以包括包含金属硅化物(例如钴硅化物或钛硅化物)的金属-半导体化合物的至少一种,或由之形成。
参照图16和22,多个存储元件ME可以形成在第二层间绝缘层130上。每个存储元件ME可以包括下电极BE、磁隧道结MTJ和上电极TE。例如,每个存储元件ME可以使用制造存储元件ME的上述方法形成。作为一示例,每个存储元件ME可以被图案化以具有岛形结构。当在平面图中看时,存储元件ME可以分别交叠第二接触插塞132。
返回参照图16和17,第三层间绝缘层140可以形成在第二层间绝缘层130上以接触存储元件ME的侧壁。第三层间绝缘层140可以形成为暴露存储元件ME的顶表面。
位线BL可以提供在第三层间绝缘层140上。位线BL可以在第一方向D1上延伸。每条位线BL可以共同地连接到沿第一方向D1布置的多个存储元件ME。
根据一个或多个示例实施方式,包括至少两个金属氧化物图案和插设在两者之间的插入图案的隧道势垒图案可以通过形成隧道势垒层的工艺形成。在形成隧道势垒图案期间,金属氧化物图案之间的插入图案可以防止剩余的离子源(例如氧离子和/或氧自由基)过多地积累在与第一磁性图案和隧道势垒图案之间的界面相邻的区域。此外,插入图案可以有助于降低隧道势垒图案的带隙能量。隧道势垒图案的低带隙能量可以使得有可能增大磁隧道结的磁阻比率(TMR)。因而,根据一个或多个示例实施方式,可以实现具有增大的磁阻比率(TMR)的磁隧道结,而不用增大电阻面积(RA),因此,可以实现具有改善的特性的磁存储器件。
虽然已经具体示出和描述了示例实施方式,但是本领域普通技术人员将理解,可以在其中进行形式和细节上的变化,而没有背离权利要求书的精神和范围。
本申请要求于2015年12月10日在韩国知识产权局提交的韩国专利申请第10-2015-0176050的优先权,其全部内容通过引用结合于此。

Claims (20)

1.一种制造磁存储器件的方法,该方法包括:
在基板上形成第一磁性层;
在所述第一磁性层上形成隧道势垒层;以及
在所述隧道势垒层上形成第二磁性层,
其中所述隧道势垒层的形成包括:
在所述第一磁性层上形成第一金属氧化物层;
在所述第一金属氧化物层上形成第一金属层;
在所述第一金属层上形成第二金属氧化物层;以及
进行第一热处理工艺以氧化所述第一金属层的至少一部分。
2.如权利要求1所述的方法,其中所述第一金属层包括Mg、Fe、Ti、Ta、Al、W、Hf和V当中的至少一种。
3.如权利要求1所述的方法,其中所述第一金属层的厚度在所述隧道势垒层的厚度的0.1至0.2倍的范围内。
4.如权利要求1所述的方法,其中所述第一金属氧化物层和所述第二金属氧化物层包括相同的材料,并且
其中所述相同的材料包括镁氧化物、钛氧化物、铝氧化物、镁锌氧化物和镁硼氧化物中的至少一种。
5.如权利要求1所述的方法,其中所述第一金属氧化物层、所述第一金属层和所述第二金属氧化物层在与用于所述第一热处理工艺的相同系统内原位地形成。
6.如权利要求1所述的方法,其中所述第一金属氧化物层和所述第二金属氧化物层的每个的形成包括使用多个靶进行射频溅射工艺。
7.如权利要求1所述的方法,其中所述第一热处理工艺在100至500℃的温度进行10至300秒。
8.如权利要求7所述的方法,还包括在形成所述第二磁性层之后进行第二热处理工艺。
9.如权利要求8所述的方法,其中所述第二热处理工艺在350至400℃的温度进行30至120分钟。
10.如权利要求1所述的方法,其中所述第一金属层通过所述第一热处理工艺部分地氧化以形成第一子氧化物层和第二子氧化物层,
所述第一子氧化物层形成为接触所述第一金属氧化物层,并且
所述第二子氧化物层形成为接触所述第二金属氧化物层。
11.如权利要求10所述的方法,其中所述第一子氧化物层和所述第二子氧化物层形成为具有比所述第一金属氧化物层和所述第二金属氧化物层的氧原子浓度低的氧原子浓度。
12.如权利要求10所述的方法,其中进行所述第一热处理工艺以防止所述第一金属层的在所述第一子氧化物层和所述第二子氧化物层之间的部分被氧化。
13.如权利要求1所述的方法,其中进行所述第一热处理工艺包括氧化所述第一金属层以形成子氧化物层,该子氧化物层的氧原子浓度低于所述第一金属氧化物层和所述第二金属氧化物层的氧原子浓度。
14.如权利要求1所述的方法,其中所述第一金属氧化物层、所述第二金属氧化物层和所述第一金属层包含相同的金属元素。
15.如权利要求14所述的方法,其中所述相同的金属元素是镁。
16.如权利要求1所述的方法,其中所述第一金属氧化物层和所述第二金属氧化物层的每个包含第一金属元素,并且
所述第一金属层包含不同于所述第一金属元素的第二金属元素。
17.如权利要求16所述的方法,其中所述第一金属元素是镁,并且
所述第二金属元素是Fe、Ti、Ta、Al、W、Hf和V当中的一种。
18.如权利要求1所述的方法、还包括在所述第二磁性层上形成覆盖氧化物层。
19.如权利要求1所述的方法,其中形成所述隧道势垒层还包括,在所述第一热处理工艺之前,在所述第二金属氧化物上形成第二金属层以及在所述第二金属层上形成第三金属氧化物层。
20.如权利要求19所述的方法,其中所述第一金属层和所述第二金属层的厚度之和在所述隧道势垒层的厚度的0.1至0.2倍之间。
CN201611122010.8A 2015-12-10 2016-12-08 磁存储器件及其制造方法 Active CN107017337B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0176050 2015-12-10
KR1020150176050A KR102437781B1 (ko) 2015-12-10 2015-12-10 자기 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN107017337A true CN107017337A (zh) 2017-08-04
CN107017337B CN107017337B (zh) 2021-10-15

Family

ID=59020134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611122010.8A Active CN107017337B (zh) 2015-12-10 2016-12-08 磁存储器件及其制造方法

Country Status (3)

Country Link
US (1) US9842637B2 (zh)
KR (1) KR102437781B1 (zh)
CN (1) CN107017337B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713122A (zh) * 2017-10-25 2019-05-03 三星电子株式会社 磁阻随机存取存储器件及其制造方法
CN109841727A (zh) * 2017-11-24 2019-06-04 三星电子株式会社 制造磁阻随机存取存储器器件的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102511828B1 (ko) * 2016-06-29 2023-03-21 삼성전자주식회사 자기 메모리 소자의 제조 방법
US9972571B1 (en) * 2016-12-15 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Logic cell structure and method
US10756114B2 (en) 2017-12-28 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor circuit with metal structure and manufacturing method
JP7035851B2 (ja) * 2018-06-28 2022-03-15 Tdk株式会社 磁気抵抗効果素子
TWI678820B (zh) * 2018-08-02 2019-12-01 世界先進積體電路股份有限公司 磁阻裝置及其形成方法
EP3923288A4 (en) * 2019-02-28 2022-08-10 Huawei Technologies Co., Ltd. STORAGE AND ACCESS METHODS
US11125840B2 (en) * 2020-02-18 2021-09-21 Western Digital Technologies, Inc. Ultra-low RA and high TMR magnetic sensor with radiation reflective lead
US11489110B2 (en) * 2020-04-10 2022-11-01 Applied Materials, Inc. Methods for treating magnesium oxide film

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020114112A1 (en) * 2001-02-06 2002-08-22 Eiji Nakashio Magnetic tunnel element and its manufacturing method, thin-film magnetic head, magnetic memory and magnetic sensor
CN1726601A (zh) * 2002-12-16 2006-01-25 日本电气株式会社 磁隧道元件及使用其的磁存储器
US20120128870A1 (en) * 2010-11-22 2012-05-24 Headway Technologies, Inc. Tmr device with improved mgo barrier
CN103296199A (zh) * 2012-02-21 2013-09-11 西部数据(弗里蒙特)公司 利用加热和冷却制造磁阻结构的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347049B1 (en) 2001-07-25 2002-02-12 International Business Machines Corporation Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
US6974708B2 (en) 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US7780820B2 (en) * 2005-11-16 2010-08-24 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
JP4862564B2 (ja) 2006-08-30 2012-01-25 Tdk株式会社 トンネル型磁気検出素子およびその製造方法
US7888756B2 (en) 2007-03-22 2011-02-15 Everspin Technologies, Inc. MRAM tunnel barrier structure and methods
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
CN102687297B (zh) * 2009-12-28 2014-12-24 佳能安内华股份有限公司 磁阻元件的制造方法
US8878318B2 (en) 2011-09-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a MRAM device with an oxygen absorbing cap layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020114112A1 (en) * 2001-02-06 2002-08-22 Eiji Nakashio Magnetic tunnel element and its manufacturing method, thin-film magnetic head, magnetic memory and magnetic sensor
CN1726601A (zh) * 2002-12-16 2006-01-25 日本电气株式会社 磁隧道元件及使用其的磁存储器
US20120128870A1 (en) * 2010-11-22 2012-05-24 Headway Technologies, Inc. Tmr device with improved mgo barrier
CN103296199A (zh) * 2012-02-21 2013-09-11 西部数据(弗里蒙特)公司 利用加热和冷却制造磁阻结构的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713122A (zh) * 2017-10-25 2019-05-03 三星电子株式会社 磁阻随机存取存储器件及其制造方法
CN109713122B (zh) * 2017-10-25 2024-04-02 三星电子株式会社 磁阻随机存取存储器件及其制造方法
CN109841727A (zh) * 2017-11-24 2019-06-04 三星电子株式会社 制造磁阻随机存取存储器器件的方法
CN109841727B (zh) * 2017-11-24 2024-01-02 三星电子株式会社 制造磁阻随机存取存储器器件的方法

Also Published As

Publication number Publication date
US9842637B2 (en) 2017-12-12
KR102437781B1 (ko) 2022-08-30
KR20170069345A (ko) 2017-06-21
CN107017337B (zh) 2021-10-15
US20170170387A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
CN107017337A (zh) 磁存储器件及其制造方法
CN105322089B (zh) 磁存储器器件及其制造方法
US9318698B2 (en) Spin transfer torque cell for magnetic random access memory
CN107068855B (zh) 用于磁阻存储器的间隔层
US8803266B2 (en) Storage nodes, magnetic memory devices, and methods of manufacturing the same
US10355045B1 (en) Three dimensional perpendicular magnetic junction with thin-film transistor
US11031549B2 (en) Magnetoresistive random access memory (MRAM) device
CN109935682B (zh) 磁性存储器装置和用于制造其的方法
US20210391384A1 (en) Magnetic memory devices
KR20160056376A (ko) 금속 산화막을 형성하는 방법 및 이를 포함하는 자기 메모리 장치
CN107681046A (zh) 磁存储器件
US10629649B2 (en) Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor
CN111129068B (zh) 集成电路及其制造方法
CN107026233B (zh) 半导体存储器件
CN107689418A (zh) 磁存储器件以及用于制造其的方法
US10910552B2 (en) Magnetic memory device, method for manufacturing the same, and substrate treating apparatus
KR102577238B1 (ko) 반도체 소자 제조 방법
CN112242485A (zh) 磁存储器件
KR102574163B1 (ko) 자기 메모리 장치
US20230074076A1 (en) Magnetic memory device
CN111833931B (zh) 磁随机存取存储器及其制备方法
CN117062510A (zh) 磁致电阻存储器件及包括其的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant