CN106971998B - 利用布设的基板 - Google Patents
利用布设的基板 Download PDFInfo
- Publication number
- CN106971998B CN106971998B CN201610912505.4A CN201610912505A CN106971998B CN 106971998 B CN106971998 B CN 106971998B CN 201610912505 A CN201610912505 A CN 201610912505A CN 106971998 B CN106971998 B CN 106971998B
- Authority
- CN
- China
- Prior art keywords
- substrate
- trace
- active
- conductive via
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
Abstract
一种基板具有:边缘;第一和第二有源迹线,其中所述第一有源迹线对应于差分对的第一信号且所述第二有源迹线对应于所述差分对的第二信号;以及第一和第二导电通孔,其位于距所述边缘不同距离处。所述第一有源迹线布设到所述第一导电通孔,且所述第二有源迹线在所述第一导电通孔周围布设到所述第二导电通孔使得所述第二有源迹线在所述第一导电通孔与所述边缘之间。所述基板包括与所述第一有源迹线电接触的第一镀敷迹线,和与所述第二有源迹线电接触的第二镀敷迹线,其中所述第一和第二镀敷迹线布设到所述基板的不同金属层上的所述边缘。
Description
技术领域
本发明大体上涉及在支撑半导体中使用的基板,且更具体地说涉及此些基板中导线的布设。
背景技术
一些类型的封装半导体装置包括安装在封装基板上的半导体装置。导线的布设是基板的重要功能。举例来说,扇出功能是基板的通用目的。电连接足够分散使得可实现到印刷电路板或其它表面的有效且可靠的安装。此基板的功能包括使半导体装置更有用的所有方面。此常常涉及安装的便利性,但还可涉及半导体装置的功能性和性能。
因此,需要解决上文提到的关于用于使半导体装置安装在其上的基板的问题中的一或多者的进一步改进。
图5是示出现有技术的能力的现有技术图,其为具有边缘502的基板500的俯视图,其中多个通孔、迹线和线延伸到边缘502。具体地说,迹线504在边缘502附近延伸,且线506从迹线504延伸到边缘502。迹线504延伸到通孔508与边缘502之间的区。迹线504进一步朝内延伸到通孔512。通孔508为外通孔,其在边缘502附近且由延伸到基板500的内部区的迹线510接触。边缘502附近的通孔还具有延伸到边缘502的线。此情况的实例为通孔514,其具有连接到其处且延伸到边缘502的迹线516。因为迹线504在通孔508与边缘502之间,所以到边缘502的连接以接触通孔508且在底部表面上的迹线形成。此迹线在图5中未示出,且图5中未示出连接到边缘的迹线的其它外通孔还具有沿着底部表面到边缘的迹线。
发明内容
在一个实施例中,本发明提供了一种具有边缘的基板。该基板包括:第一有源迹线和第二有源迹线,其中该第一有源迹线对应于差分对的第一信号且该第二有源迹线对应于所述差分对的第二信号,以及第一导电通孔和第二导电通孔,其中该第一和第二导电通孔位于距该基板的该边缘不同距离处,其中该第一有源迹线布设到该第一导电通孔,且该第二有源迹线在该第一导电通孔周围布设到该第二导电通孔使得该第二有源迹线在该第一导电通孔与该基板的该边缘之间。该基板还包括第一镀敷迹线,其与该第一有源迹线电接触,以及第二镀敷迹线,其与该第二有源迹线电接触,其中该第一和第二镀敷迹线布设到该基板的不同金属层上的该基板的该边缘。
附图说明
本发明是借助于实例示出的并且不受附图的限制,在附图中类似标记指示类似元件。为简单和清晰起见示出各图中的元件,并且这些元件未必按比例绘制。
图1为基板的一部分的俯视图;
图2为基板的一部分的横截面图;
图3为基板的另一部分的横截面图;
图4为基板的另一部分的俯视图;以及
图5为示出表明现有技术的能力的基板的俯视图的现有技术图。
具体实施方式
在一个方面中,基板具有沿着基板的周界延伸到外通孔的导线,和邻近于所述外通孔的内通孔。用于载运作为差分对的信号的一对通孔彼此邻近。该对通孔中的一者为内通孔,且另一者为外通孔。延伸到基板的顶部表面上的邻近对的内通孔的布设线布设在邻近对的外通孔与基板的外边缘之间。所述布设线因此具有在基板的边缘附近的部分。用于镀敷布设线和内通孔的镀敷迹线从布设线延伸到基板的边缘,从布设线的在基板的边缘附近的部分开始。用于镀敷外通孔的镀敷迹线沿着基板的底部表面从外通孔延伸到边缘。此提供用于差分对的相对较短镀敷迹线。
图1中示出的为具有电介质12的基板10,其中具有:有源迹线14、16、18、20、22和24;镀敷迹线38、40、42、44、46和48;导电衬垫50、52、54、56、58和60;以及通孔26、28、30、32、34和36。基板10具有边缘11。导电衬垫通常包括用于便于形成与另一基板的电接触的焊料,且可标示为焊料衬垫。镀敷迹线用于在所有迹线的镀敷期间接收必需的电压。图1中示出的为俯视图,其在此情况下为上面将安装集成电路或电路的表面。然而,顶部或底部的命名是任意的。有源迹线14、16、22和24分别用于信号S0、S1、S3和S4,其可为并非差分对的一部分的信号。有源迹线18和20分别用于信号S2和S2*的差分对。差分对描述其中两个信号之间的电压差为重要量的情况。在这些情况下,重要的是,两个信号所经历的条件与合理的情况下可能的条件很大程度上相同。应追求可消除的任何差异。举例来说,差分对的线应具有每单位距离相同的电阻,具有相同电容且穿越相同距离。在两个线为相同的程度上,其将借此经历大体上相同的噪声、衰减和延迟使得差分保持大体上不受影响。因此线相同的程度越大,则噪声、衰减和延迟的不利影响将越小。
有源迹线14、16、18、20、22和24分别连接到顶部表面上的通孔26、28、30、32、34和36。本文的物理连接产生电接触。通孔26、28、30、32、34和36从顶部表面延伸到底部表面。导电衬垫50、52、54、56、58和60在底部表面上且分别接触通孔26、28、30、32、34和36。镀敷迹线38、40、42、44、46和48延伸到边缘11且分别连接到导电衬垫50、52、54、56、58和60。镀敷迹线44和48在底部表面上,且镀敷迹线38、40、42和46在顶部表面上。有源迹线18在其延伸到通孔32时在有源迹线20与通孔30之间。有源迹线20在通孔32与边缘11之间延伸通过通孔32,且接着返回到通孔30。在所示出的部分中,有源迹线20长于迹线18,但对于迹线18也可存在选择,例如其在何处开始或形成若干急转弯以添加长度(图1中未图示)使得有源迹线18和20将具有大体上相同的总长度。归因于使有源迹线20在边缘11附近延伸的镀敷迹线42的短距离通过减少差分插入损耗和差分回程损耗而改进了差分对S2和S2*的性能。此益处超过有源迹线20的长度的此延伸的任何损害。
图2中示出的为图1的横截面2-2,其示出电介质12、通孔30、通孔32、有源迹线20、导电垫54、导电垫56和镀敷迹线44。通孔30包括顶部表面上的导电垫74,以及底部表面上的导电衬垫70和从导电垫74延伸到导电垫54的内绝缘体72。通孔32包括顶部表面上的导电垫80,以及导电衬垫76和从导电垫80延伸到导电垫56的内绝缘体78。可存在其中并不需要衬垫且导电衬垫76和绝缘体78两者被单一导电插塞替换的情况。迹线44将不会与图2中的导电垫56明显不同,只是点线示出迹线44在何处从导电垫56延伸到边缘11。
图3中示出的为图1的横截面3-3,其示出基板10的底部上的电介质12、通孔32、有源迹线20、导电垫56,以及从导电垫80延伸的有源线18的一部分。此示出通过围绕通孔32(其在此情况下几乎环绕通孔32),有源线20示出在此横截面中在通孔32的两侧上。需要具有至少50%的环绕,但更少的环绕可能是有益的。
图4中示出的为基板100的简化俯视图,其针对与基板10的方法类似但替代的方法,且包括邻近于基板100的边缘110的通孔104和108以及分别邻近于通孔104和108的通孔102和106,其中通孔104和108在边缘110与通孔102和106之间。基板100进一步包括分别连接到通孔104、102、106和108的有源线112、114、116和118。有源线112和118分别携载信号S7和S8,且有源线114和116分别携载信号S6和S6*。信号S7和S8不是差分对(如所示),但在线112和118在基板110的底部上的情况下可为差分对。其还可更靠近在一起。信号S6和S6*为差分对。因为S7和S8彼此邻近且距外行通孔上的边缘110相同距离,所以最接近于边缘110的行其与差分对具有很大程度上相同的特性,只是其间存在线114和116。通孔102和106并列且因此可被视为并列的一对。差分对S6和S6*彼此邻近,距内行通孔上的边缘110相同距离,且因此也并列。差分对S6和S6*朝内与通孔104和108隔开,示出为邻近于通孔104和108但可在更进一步朝内的行上。有源线114和116以与图1-3的线20相同的方式延伸。有源线114邻近于线112延伸直至线112连接到通孔104,随后在通孔104与边缘110之间延伸,且接着在通孔104的另一侧上延伸直至其接触通孔102。类似地,有源线116邻近于线118延伸直至线118连接到通孔108,随后在通孔108与边缘110之间延伸,且接着在通孔108的另一侧上延伸直至其接触通孔106。此为往往会使布局过程更高效的对称布局。此外,如果基板110的底部上存在其中线112和118可以与如所示相同的方式延伸乃至更靠近在一起的可用空间,那么通孔104和108对将适于接收信号的差分对。
镀敷迹线124以与镀敷迹线44从边缘11延伸到通孔32(如图1和2中所示出)相同的方式从边缘110延伸到基板100的底面上的通孔104。镀敷迹线128以与镀敷迹线42从边缘11延伸到图1中的有源线20相同的方式从边缘110延伸到有源线114。镀敷迹线126和122类似地分别从边缘110延伸到通孔108和有源线116。图1-3的相同方法因此可在并列差分对中使用。
因此可见,可在差分对情形中有利地实现镀敷迹线的缩短,不论是并列还是距边缘不同距离,其中差分的晶体管中的一或两者的有源迹线向下延伸穿过邻近于边缘的通孔且返回到所述通孔,其将在镀敷迹线接触边缘附近的有源迹线时连接到所述通孔。
至此显而易见,已公开具有边缘的基板。所述基板包括第一有源迹线和第二有源迹线,其中所述第一有源迹线对应于差分对的第一信号且所述第二有源迹线对应于差分对的第二信号。基板进一步包括第一导电通孔和第二导电通孔,其中所述第一和所述第二导电通孔位于距基板的边缘不同距离处,其中第一有源迹线布设到第一导电通孔,且第二有源迹线在第一导电通孔周围布设到第二导电通孔使得第二有源迹线在第一导电通孔与基板的边缘之间。基板进一步包括与第一有源迹线电接触的第一镀敷迹线。基板进一步包括与第二有源迹线电接触的第二镀敷迹线,其中第一和第二镀敷迹线布设到基板的不同金属层上的基板的边缘。基板可具有另一表征,借此第一和第二有源迹线位于基板的第一金属层中,且基板可进一步包括位于基板的第二金属层中且附接到第一导电通孔的第一焊料,其中所述第一镀敷迹线处于基板的第二金属层中且附接到第一焊料衬垫。基板可进一步包括位于第二金属层中且附接到第二导电通孔的第二焊料,其中第二镀敷迹线处于基板的第一金属层中且附接到第二有源迹线。基板可具有另一表征,借此第一导电通孔位于第二导电通孔与基板的边缘之间。基板可具有另一表征,借此第二镀敷迹线具有短于第二导电通孔与基板的边缘之间的距离的长度。基板可具有另一表征,借此第一镀敷迹线从第一导电通孔布设到基板的边缘。基板可具有另一表征,借此第一镀敷迹线位于基板的顶部表面或底部表面中的一者处且第二镀敷迹线位于基板的顶部表面或底部表面中的另一者处。基板可具有另一表征,借此第一镀敷迹线位于基板的顶部表面或底部表面中的一者处且第二镀敷迹线位于基板的顶部表面或底部表面中的另一者处。基板可具有另一表征,借此第二有源迹线包围第一导电通孔的圆周的至少50%。
还公开具有边缘的基板。所述基板进一步包括第一有源迹线和第二有源迹线,其中所述第一有源迹线对应于差分对的第一信号且第二有源迹线对应于差分对的第二信号。基板进一步包括第一导电通孔,其中所述第一有源迹线在第二导电通孔周围布设到第一导电通孔使得第一有源迹线在第二导电通孔与基板的边缘之间。基板进一步包括布设到第二导电通孔的第三有源迹线。基板进一步包括第三导电通孔,其中所述第二有源迹线在第四导电通孔周围布设到第三导电通孔使得第二有源迹线在第四导电通孔与基板的边缘之间。基板进一步包括布设到第四导电通孔的第四有源迹线。基板进一步包括与第一有源迹线电接触的第一镀敷迹线。基板进一步包括与第三有源迹线电接触的第二镀敷迹线,其中第一和第二镀敷迹线布设到基板的不同金属层上的基板的边缘。基板可进一步包括与第二有源迹线电接触的第三镀敷迹线,和与第四有源迹线电接触的第四镀敷迹线,其中第三和第四镀敷迹线布设到基板的不同金属层上的基板的边缘。基板可具有另一表征,借此第一镀敷迹线和第三镀敷迹线位于基板的顶部表面或底部表面中的一者处,且第二镀敷迹线和第四镀敷迹线位于基板的顶部表面或底部表面中的另一者处。基板可进一步包括在基板的底部表面处的结合衬垫,其与第一、第二、第三和第四导电通孔中的每一者接触。基板可具有另一表征,借此第一镀敷迹线位于基板的顶部表面或底部表面中的一者处,且第二镀敷迹线位于基板的顶部表面或底部表面中的另一者处。基板可具有另一表征,借此第二导电通孔比第一导电通孔更靠近基板的边缘,且第四导电通孔比第三导电通孔更靠近基板的边缘。基板可具有另一表征,借此第三有源迹线对应于第二差分对的第一信号,且第四有源迹线对应于第二差分对的第二信号。基板可具有另一表征,借此第一有源迹线包围第二导电通孔的圆周的至少50%,且第二有源迹线包围第四导电通孔的圆周的至少50%。
还公开一种用于形成具有边缘的基板的方法。所述方法进一步包括形成第一有源迹线和第二有源迹线,其中所述第一有源迹线对应于差分对的第一信号且所述第二有源迹线对应于差分对的第二信号。所述方法进一步包括形成位于距基板的边缘第一距离处的第一导电通孔。所述方法进一步包括将第一有源迹线布设到第一导电通孔,其中所述第一有源迹线对应于差分对的第一信号。所述方法进一步包括形成位于距边缘第二距离处的第二导电通孔,所述第二距离不同于所述第一距离。所述方法进一步包括将第二有源迹线布设到第二导电通孔,其中所述第二有源迹线对应于差分对的第二信号,且其中所述第二有源迹线在第一导电通孔周围布设到第二导电通孔使得第二有源迹线在第一导电通孔与基板的边缘之间。所述方法进一步包括形成与第一有源迹线电接触的第一镀敷迹线。所述方法进一步包括形成与第二有源迹线电接触的第二镀敷迹线,其中第一和第二镀敷迹线布设到基板的不同金属层上的基板的边缘。所述方法可具有另一表征,借此形成第一镀敷迹线包括在基板的顶部表面或底部表面中的一者上形成第一镀敷迹线,且形成第二镀敷迹线包括在基板的顶部表面或底部表面中的另一者上形成第二镀敷迹线。所述方法可具有另一表征,借此形成第二有源迹线包括形成第二有源迹线使得第二有源迹线包围第一导电通孔的圆周的至少50%。
虽然本文中参考特定实施例描述了本发明,但是在不脱离如所附权利要求书所阐述的本发明的范围的情况下可以进行各种修改和改变。因此,说明书和图式应在说明性而不是限制性意义上看待,并且预期所有这些修改都包括在本发明的范围内。举例来说,所描述的方法可扩展到任何数目的差分对。并不希望将本文中相对于具体实施例描述的任何优势、优点或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或元件。
如本文中所使用,术语“耦合”并不希望限于直接耦合或机械耦合。
此外,如本文中所使用,术语“一”被定义为一个或一个以上。而且,权利要求书中例如“至少一个”和“一个或多个”等介绍性短语的使用不应被解释为暗示由不定冠词“一”导入的另一权利要求要素将包含此导入的权利要求要素的任何特定权利要求限于仅包含一个此要素的发明,即使在在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和例如“一”等不定冠词时也如此。对于定冠词的使用也是如此。
除非以其它方式陈述,否则例如“第一”和“第二”等术语用以任意地区别此些术语所描述的元件。因此,这些术语不一定希望指示此些元件的时间上的优先级或其它优先级。
Claims (9)
1.一种具有边缘的基板,其特征在于,所述基板包括:
第一有源迹线和第二有源迹线,其中所述第一有源迹线对应于差分对的第一信号且所述第二有源迹线对应于所述差分对的第二信号;
第一导电通孔和第二导电通孔,其中所述第一和所述第二导电通孔位于距所述基板的所述边缘不同距离处,其中所述第一有源迹线布设到所述第一导电通孔,且所述第二有源迹线在所述第一导电通孔周围布设到所述第二导电通孔使得所述第二有源迹线在所述第一导电通孔与所述基板的所述边缘之间;所述第一导电通孔在所述第二导电通孔与所述基板的所述边缘之间;以及
第一镀敷迹线,其与所述第一有源迹线电接触;以及
第二镀敷迹线,其与所述第二有源迹线电接触,其中所述第一和第二镀敷迹线布设到所述基板的不同金属层上的所述基板的所述边缘。
2.根据权利要求1所述的基板,其特征在于,所述第一和第二有源迹线位于所述基板的第一金属层中,所述基板进一步包括:
第一焊料衬垫,其位于所述基板的第二金属层中且附接到所述第一导电通孔,其中所述第一镀敷迹线处于所述基板的所述第二金属层中且附接到所述第一焊料衬垫。
3.根据权利要求2所述的基板,其特征在于,所述基板进一步包括:
第二焊料衬垫,其位于所述第二金属层中且附接到所述第二导电通孔,其中所述第二镀敷迹线处于所述基板的所述第一金属层中且附接到所述第二有源迹线。
4.根据权利要求1所述的基板,其特征在于,所述第二镀敷迹线具有短于所述第二导电通孔与基板的所述边缘之间的距离的长度。
5.根据权利要求4所述的基板,其特征在于,所述第一镀敷迹线从所述第一导电通孔布设到基板的所述边缘。
6.根据权利要求5所述的基板,其特征在于,所述第一镀敷迹线位于所述基板的顶部表面或底部表面中的一者处,且所述第二镀敷迹线位于所述基板的所述顶部表面或底部表面中的另一者处。
7.根据权利要求1所述的基板,其特征在于,所述第一镀敷迹线位于所述基板的顶部表面或底部表面中的一者处,且所述第二镀敷迹线位于所述基板的所述顶部表面或底部表面中的另一者处。
8.根据权利要求1所述的基板,其特征在于,所述第二有源迹线包围所述第一导电通孔的圆周的至少50%。
9.一种具有边缘的基板,其特征在于,所述基板包括:
第一有源迹线和第二有源迹线,其中所述第一有源迹线对应于差分对的第一信号且所述第二有源迹线对应于所述差分对的第二信号;
第一导电通孔,其中所述第一有源迹线在第二导电通孔周围布设到所述第一导电通孔使得所述第一有源迹线在所述第二导电通孔与所述基板的所述边缘之间;
第三有源迹线,其布设到所述第二导电通孔;
第三导电通孔,其中所述第二有源迹线在第四导电通孔周围布设到所述第三导电通孔使得所述第二有源迹线在所述第四导电通孔与所述基板的所述边缘之间;其中第二导电通孔比第一导电通孔更靠近基板的边缘,且第四导电通孔比第三导电通孔更靠近基板的边缘;
第四有源迹线,其布设到所述第四导电通孔;
第一镀敷迹线,其与所述第一有源迹线电接触;以及
第二镀敷迹线,其与所述第三有源迹线电接触,其中所述第一和第二镀敷迹线布设到所述基板的不同金属层上的所述基板的所述边缘。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/926,749 | 2015-10-29 | ||
US14/926,749 US9748168B2 (en) | 2015-10-29 | 2015-10-29 | Substrate with routing |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106971998A CN106971998A (zh) | 2017-07-21 |
CN106971998B true CN106971998B (zh) | 2021-10-26 |
Family
ID=58635903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610912505.4A Active CN106971998B (zh) | 2015-10-29 | 2016-10-19 | 利用布设的基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9748168B2 (zh) |
CN (1) | CN106971998B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109069005B (zh) * | 2016-03-09 | 2021-11-30 | 皮尔桥健康公司 | 用于基于无线传感器数据监测对象的状况的系统和方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6235997B1 (en) * | 1997-08-25 | 2001-05-22 | Fujitsu Limited | LSI package with equal length transmission Lines |
CN1574307A (zh) * | 2003-06-11 | 2005-02-02 | 松下电器产业株式会社 | 半导体器件 |
CN101889341A (zh) * | 2008-10-08 | 2010-11-17 | 松下电器产业株式会社 | 中介层基板以及半导体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069646B2 (en) * | 2000-06-19 | 2006-07-04 | Nortel Networks Limited | Techniques for reducing the number of layers in a multilayer signal routing device |
US7230506B2 (en) * | 2003-10-09 | 2007-06-12 | Synopsys, Inc. | Crosstalk reduction for a system of differential line pairs |
JP4006447B2 (ja) * | 2004-04-16 | 2007-11-14 | キヤノン株式会社 | 半導体装置およびプリント回路板 |
US7531751B2 (en) * | 2005-04-26 | 2009-05-12 | Kabushiki Kaisha Toshiba | Method and system for an improved package substrate for use with a semiconductor package |
US8110500B2 (en) | 2008-10-21 | 2012-02-07 | International Business Machines Corporation | Mitigation of plating stub resonance by controlling surface roughness |
US8402406B2 (en) | 2010-12-28 | 2013-03-19 | International Business Machines Corporation | Controlling plating stub reflections in a chip package |
CN102291931B (zh) * | 2011-03-23 | 2013-12-18 | 威盛电子股份有限公司 | 差动对信号传输结构、线路板及电子模块 |
US20140326489A1 (en) | 2013-05-03 | 2014-11-06 | Dell Products L.P. | Systems and methods for decreasing stub resonance of plating for circuit boards |
-
2015
- 2015-10-29 US US14/926,749 patent/US9748168B2/en active Active
-
2016
- 2016-10-19 CN CN201610912505.4A patent/CN106971998B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6235997B1 (en) * | 1997-08-25 | 2001-05-22 | Fujitsu Limited | LSI package with equal length transmission Lines |
CN1574307A (zh) * | 2003-06-11 | 2005-02-02 | 松下电器产业株式会社 | 半导体器件 |
CN101889341A (zh) * | 2008-10-08 | 2010-11-17 | 松下电器产业株式会社 | 中介层基板以及半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
US9748168B2 (en) | 2017-08-29 |
US20170125336A1 (en) | 2017-05-04 |
CN106971998A (zh) | 2017-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7509615B2 (en) | Circuit layout structure and method | |
US20150097298A1 (en) | Semiconductor substrate assembly | |
JP6235164B2 (ja) | ケーブル終端部 | |
JP2007121180A (ja) | 半導体装置の試験装置及び半導体装置の試験方法 | |
KR19980064367A (ko) | 집적 회로 칩 패키지용 차동 쌍 구성 | |
US10257943B2 (en) | Electronic device with integrated circuit chip provided with an external electrical connection network | |
EP3167483A1 (en) | Integrated device comprising coaxial interconnect | |
US20190067208A1 (en) | Circuit board and chip package | |
US7279913B2 (en) | Testing assembly for electrical test of electronic package and testing socket thereof | |
CN106971998B (zh) | 利用布设的基板 | |
US20130328645A1 (en) | Plating Stub Resonance Shift with Filter Stub Design Methodology | |
US10999923B2 (en) | Structure for circuit interconnects | |
US11296006B2 (en) | Circuit board and packaged chip | |
US9226386B2 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
KR102295103B1 (ko) | 회로기판 및 회로기판 조립체 | |
US10037900B1 (en) | Underfill stop using via bars in semiconductor packages | |
US9245828B2 (en) | High speed signal conditioning package | |
US8872338B2 (en) | Trace routing within a semiconductor package substrate | |
JP5133776B2 (ja) | 電子部品の接続構造 | |
TWI538117B (zh) | 半導體封裝 | |
KR20100035100A (ko) | 커패시턴스를 사용한 칩 패키지의 도금 스터브 반사 최소화 기법 | |
KR20180043203A (ko) | 고속 플러그 | |
JP6787406B2 (ja) | パッケージ回路システム構造体 | |
CN106550531A (zh) | 电路板 | |
KR20070022730A (ko) | 관통 기판 및 인터포저 및 관통 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20171102 Address after: American Texas Applicant after: NXP America Co Ltd Address before: texas Applicant before: Fisical Semiconductor Inc. |
|
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |