CN106970555A - 基于ica的滤除信号中噪声干扰的采样系统 - Google Patents

Abstract

本发明提供了一种基于ICA的滤除信号中噪声干扰的采样系统，包括：信号采样处理模块以及用户控制模块，信号采样处理模块其中包括FPGA控制模块，其包括以可配置IP核为核心的ICA处理器；用户控制模块与信号采样处理模块相连接，用于发送命令控制所述信号采样处理模块内各个模块的工作以及实现与所述信号采样处理模块的数据交互。本发明将可自定义中心频率的硬件滤波和基于FPGA的ICA算法相结合，提供了一种结构紧凑、便携、灵活性高、尤其针对信号中强噪声干扰的应用环境的滤波采样系统。

Description

基于ICA的滤除信号中噪声干扰的采样系统

技术领域

本发明涉及单频率信号中噪声处理技术领域，特别是涉及一种适用于环境噪声干扰较强的基于ICA的滤除信号中噪声干扰的采样系统。

背景技术

电力和医疗等领域的信号采集与处理是研究工作中必不可少的一个环节，而环境中的噪声会不同程度地影响采集到的信号的纯净度，尤其是环境噪声较强时甚至会导致信号失真，对后期信号分析工作造成很大干扰。目前滤除单频率信号中噪声干扰的方法有硬件滤波和软件滤波，其中硬件滤波滤除效果较差，即滤波后的信号含有噪声成分较高，且系统抗干扰能力较差；软件方法滤波效果较好，大部分是在上位机中进行滤波工作，对于某些需要现场作业的工况来说其便利性较差。

发明内容

(一)要解决的技术问题

鉴于上述技术问题，本发明提供了一种基于ICA的滤除信号中噪声干扰的采样系统。本发明将可自定义中心频率的硬件滤波和基于FPGA的ICA算法相结合，提供了一种结构紧凑、便携、灵活性高、尤其针对信号中强噪声干扰的应用环境的滤波采样系统。

(二)技术方案

根据本发明的一个方面，提供了一种基于ICA的滤除信号中噪声干扰的采样系统，包括：信号采样处理模块以及用户控制模块，信号采样处理模块其中包括FPGA控制模块，其包括以可配置IP核为核心的ICA处理器；用户控制模块与信号采样处理模块相连接，用于发送命令控制所述信号采样处理模块内各个模块的工作以及实现与所述信号采样处理模块的数据交互。

(三)有益效果

从上述技术方案可以看出，本发明基于ICA的滤除信号中噪声干扰的采样系统至少具有以下有益效果其中之一：

(1)本发明中用户可通过用户控制模块自定义减少ICA处理器输入信号路数来获得更高处理速度，以满足应用环境对系统实时性的要求；或增加ICA处理器输入信号路数来提高处理结果精度，可应用于强噪声干扰的环境中；

(2)本发明中用户可通过用户控制模块自定义配置信号频率和噪声频率，灵活性高；

(3)本发明实现了信号采样处理模块与用户控制模块协同工作，集FPGA和MCU控制、滤波、采样、传输、存储于一体，结构紧凑，且FPGA拥有大量通用IO，方便配置系统及功能扩展；

(4)本发明基于ICA的滤除信号中噪声干扰的采样系统，采样系统集成于一块电路板上，具有较强的便携性。

附图说明

图1为本发明实施例基于ICA的滤除信号中噪声干扰的采样系统结构示意图。

图2为本发明实施例FPGA控制模块结构原理示意图。

【主要元件】

1-信号采样处理模块； 2-用户控制模块；

11-滤波模块； 21-MCU处理器；

12-采样模块； 22-用户操作硬件单元。

13-FPGA控制模块；

14-SDRAM存储模块；

15-USB传输模块；

16-UART传输模块；

17-电源转换模块；

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

独立成分分析(ICA)技术是早期在神经网络建模领域中引入的一项新的技术，经过近些年的不断发展，它已经应用于生产生活的诸多领域，其可用于分离混合信号中的不同成分等工作。

在本发明的示例性实施例中，提供了一种基于ICA的滤除信号中噪声干扰的采样系统。图1为本发明实施例基于ICA的滤除信号中噪声干扰的采样系统结构示意图。如图1所示，本发明基于ICA的滤除信号中噪声干扰的采样系统包括：信号采样处理模块1以及用户控制模块2，信号采样处理模块1与用户控制模块2相连接，信号采样处理模块1采样前端输入信号，用户控制模块2发送命令控制信号采样处理模块1的采样、滤波、存储、信号传输以及信号处理。

在本实施例中，信号采样处理模块1其中包括FPGA控制模块13，FPGA控制模块其中包括以可配置IP核为核心的ICA处理器。用户可通过用户控制模块自定义减少ICA处理器输入信号路数来获得更高处理速度，以满足应用环境对系统实时性的要求；或增加ICA处理器输入信号路数来提高处理结果精度，可应用于强噪声干扰的环境中。

信号采样处理模块1还包括：滤波模块11、采样模块12、SDRAM存储模块14、USB传输模块15、UART传输模块16、以及电源转换模块17。滤波模块11接收前端输入信号并对其进行滤波，其中，滤波模块11的参数可调；采样模块12与滤波模块11单向连接，用于高精度采样滤波后的信号；FPGA控制模块13作为信号采样处理模块1的中心控制器，与滤波模块11单向连接、分别与采样模块12、SDRAM存储模块14、USB传输模块15、UART传输模块16双向连接，用于控制信号采样处理模块1内部其他模块的工作。SDRAM存储模块14用于存储处理后的数据，USB传输模块15用于传输数据至外部设备，UART传输模块16作为冗余模块，当USB传输模块15出现故障时可通过用户控制模块2配置使用；电源转换模块17将市电交流220V转换为直流±12V、±5V、3.3V及1.2V，输出至信号采样处理模块1内其他模块和用户控制模块2，电源转换模块17同时接受用户控制模块2的控制。输入信号经滤波模块11滤波后被高精度信号采样模块12采样，在FPGA控制模块13内部缓存后通过外部端口与用户控制模块2进行数据交互，处理后的数据存储至SDRAM存储模块14用于后期数据处理。

用户控制模块2包括：MCU处理器21和用户操作硬件单元22，用于用户与信号采样处理模块1之间的信息交互。其中，MCU处理器21与信号采样处理模块1的FPGA控制模块13双向连接，MCU处理器21与用户操作硬件单元22双向连接。用户操作硬件单元22包括按键模块、显示模块以及信号指示模块，用户可根据需要选择所输入的系统滤波功能和滤波频率等参数。滤波模块11的滤波器类型和中心频率等参数、采样模块12的采样间隔和采样时间等参数均可由用户控制模块2自定义设置。

滤波模块11内的滤波参数可由用户通过用户控制模块2的按键模块发送控制命令至FPGA控制模块13，配置滤波器类型、滤波中心频率及表征带宽的Q值等参数，其中滤波器类型和带宽参数由FPGA控制模块13发送固定电平设置，滤波中心频率由FPGA控制模块13分频晶振频率后的时钟信号决定。

若信号频率未知、噪声频率已知，可通过按键模块选择带阻模式，设置阻带中心频率，采样模块12采样滤波后的数据经FPGA控制模块13缓存后传输至MCU处理器21中，本实施例选用意法半导体的STM32系列单片机，采样数据在内部经过低通滤波和高通滤波后传至FPGA控制模块13内的ICA处理器进行分离，并计算分离数据的频率结果。基于FPGA的ICA算法处理速度较快，具有适用于本实施例的应用需求，并且有较高的实时性。

由FPGA控制模块13分离的数据存储至SDRAM存储模块14，分离结果的信号频率信息和噪声频率信息分别在显示模块中显示；若信号频率已知、噪声频率未知，可通过按键模块选择带通模式，设置通带中心频率，经过采样、滤波及计算等过程后，显示模块可显示信号频率信息和噪声频率信息。

通过用户操作硬件单元中的按键模块设置中心频率时，虽然已经知道信号频率和噪声频率，但实际应用环境中存在诸多干扰，目标频率可能存在漂移现象，所以通过按键输入的频率参数只是近似值，实际频率以显示模块显示为准，因此，不宜将阻带或通带宽度设置过窄，避免目标信号漂移出通带或阻带宽度之外。信号指示模块用以显示系统工作状态。

图2为本发明实施例FPGA控制模块结构原理示意图，如图2所示，本实施例FPGA控制模块13作为中心控制器，还包括：寄存器组控制器、采样控制器、USB传输控制器、UART传输控制器、以及SDRAM存储控制器。寄存器组控制器以不同寄存器组控制字地址存储用户控制模块2的MCU处理器21发送的寄存器组控制字数据，用以发送控制命令至滤波模块11、采样模块12和FPGA控制模块13内部其它控制器以及配置相关参数，如滤波模块11的滤波器类型及Q值。采样控制器配置采样模块12采样间隔及控制时序信息，并将采样数据以16bit形式存储至采样控制器的内部缓存器中，内部缓存后所述采样数据被传输至用户控制模块2的MCU处理器21中进行预处理，预处理后数据被传回至信号采样处理模块1的ICA处理器进行分离，将分离频率结果返回至MCU处理器，并将分离数据经SDRAM存储控制器缓存后存储至SDRAM存储模块14中。

所述采样控制器控制信号采样模块12采样前端输入信号后，将采样后的数据经用户控制模块2及ICA处理器处理后传输至SDRAM存储控制器，SDRAM存储控制器与SDRAM存储模块14组成的SDRAM存储单元用于存储采样数据以便用户随时获取；所述USB传输控制器与USB传输模块15组成的USB传输单元用于基于ICA的滤除信号中强噪声干扰的采样系统与外界的数据交互。

本实施例ICA处理器包含FPGA芯片内的特定IP核及其他处理单元，基于FPGA的ICA算法处理速度较快，可用于实时分离采样数据中的信号成分和噪声成分。ICA处理器以可配置的IP核为核心，对MCU处理器预处理后的采样数据进行分离，得到的信号成分和噪声成分经SDRAM存储控制器缓存后存储至SDRAM存储模块14中，为了用户读取数据方便，SDRAM存储模块14包括两个分立模块SDRAM_A、SDRAM_B，其中SDRAM_A用于存储信号数据，SDRAM_B用于存储噪声数据，数据存储结束后，用户可根据需要通过USB传输模块获取存储数据。本实施例具体采用Xilinx公司的Spartan-3A XC3SD3400A型FPGA，为了便于系统后续版本的功能扩展及移植方便，采用自定义的SDRAM存储控制器作为与SDRAM存储模块14的交互单元，而非Xilinx公司自带的IP核。

综上，信号采样处理模块1与用户控制模块2之间存在数据交互，信号采样处理模块1接收用户控制模块2的控制命令后执行采样滤波等工作，并将采样到的数据传输至用户控制模块2，用户控制模块2对数据预处理后再传回至信号采样处理模块1，经内部IP核分离后可得到各分量的结果和数据。FPGA(Field－Programmable Gate Array，现场可编程门阵列)具有可配置的IP核，用户可根据需要选择所需IP核并自定义参数，本实施例中选择嵌入ICA算法的IP核，对经过预处理的采样数据进行分离，得到信号分量和噪声分量，将分离频率结果返回至用户控制模块2，并将分离数据存储至信号采样处理模块1内的SDRAM存储模块，以便外界获取。

本发明中用户控制模块向信号采样处理模块发送控制命令完成对输入信号的采样和滤波等功能，采样后的数据经用户控制模块预处理及信号采样处理模块内基于FPGA的ICA处理器后，完成对原始信号中噪声干扰的滤除，采样系统集成于一块电路板上。本发明的基于ICA的滤除信号中噪声干扰的采样系统结构紧凑、便携、灵活性高。

至此，已经结合附图对本实施例进行了详细描述。依据以上描述，本领域技术人员应当对本发明基于ICA的滤除信号中噪声干扰的采样系统有了清楚的认识。

需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：

由于本实施例中对于存储容量要求较大，因此，如实际工程中不需要较大存储容量时可替换信号采样处理模块中的SDRAM存储模块为容量较小的SRAM存储模块，相应的，SDRAM存储控制器也替换为与SRAM时序匹配的SRAM存储控制器。

本领域技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本发明有任何限制，而只是本发明实施例的示例。在可能导致对本发明的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本发明实施例的内容。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于ICA的滤除信号中噪声干扰的采样系统，其特征在于，包括：

信号采样处理模块，包括：

FPGA控制模块，其包括以可配置IP核为核心的ICA处理器；

以及

用户控制模块，与信号采样处理模块相连接，用于发送命令控制所述信号采样处理模块内各个模块的工作以及实现与所述信号采样处理模块的数据交互。

2.根据权利要求1所述的采样系统，其特征在于，所述信号采样处理模块还包括：

滤波模块，用于接收前端输入信号并对其进行滤波；

采样模块，与滤波模块单向连接，用于采样滤波后的信号；

SDRAM存储模块，采样模块采样的信号在FPGA控制模块内部缓存后通过外部端口与用户控制模块进行数据交互，经过ICA处理器处理后的数据存储至SDRAM存储模块；

USB传输模块，用于传输数据至外部设备；

其中，所述FPGA控制模块作为信号采样处理模块的中心控制器，分别与滤波模块单向连接、与采样模块、SDRAM存储模块、USB传输模块双向连接，用于控制滤波模块、采样模块、SDRAM存储模块、USB传输模块的工作。

3.根据权利要求2所述的采样系统，其特征在于，所述滤波模块的参数通过用户控制模块发送控制命令至FPGA控制模块进行自定义配置。

4.根据权利要求2所述的采样系统，其特征在于，所述信号采样处理模块还包括：

UART传输模块，作为冗余模块，所述FPGA控制模块与其双向连接，当所述USB传输模块出现故障时通过用户控制模块发送命令至FPGA控制模块进行配置使用。

5.根据权利要求4所述的采样系统，其特征在于，所述信号采样处理模块还包括：

电源转换模块，用于将交流电压转换为直流电压，输出至信号采样处理模块内其他模块和用户控制模块，电源转换模块同时接受用户控制模块的控制。

6.根据权利要求4所述的采样系统，其特征在于，FPGA控制模块还包括：

寄存器组控制器，用于存储用户控制模块发送的寄存器组控制字数据，用以发送控制命令至滤波模块、采样模块和FPGA控制模块内部其它控制器以及配置相关参数；

采样控制器，与采样模块连接，用于缓存采样模块采样的信号，缓存后的信号被传输至用户控制模块进行预处理；

SDRAM存储控制器，与所述ICA处理器连接，经过预处理后的信号被传输至所述ICA处理器进行分离，分离结果被传回至用户控制模块，并且分离结果经SDRAM存储控制器缓存后存储至SDRAM存储模块中；

USB传输控制器，与USB传输模块连接，用以接收寄存器组控制器发送的控制命令以控制USB传输模块的工作；

UART传输控制器，与UART传输模块连接，用以接收寄存器组控制器发送的控制命令以控制UART传输模块的工作。

7.根据权利要求1-6任一项所述的采样系统，其特征在于，所述用户控制模块包括：

MCU处理器，与所述FPGA控制模块双向连接，用于发送控制命令至所述FPGA控制模块以及实现与所述FPGA控制模块的数据交互；

用户操作硬件单元，与MCU处理器双向连接，实现与MCU处理器的信息交互。

8.根据权利要求7所述的采样系统，其特征在于，所述用户操作硬件单元包括：

按键模块，用于外部输入；

显示模块，用于显示分离结果；

信号指示模块，用于显示所述采样系统的工作状态。

9.根据权利要求2所述的采样系统，其特征在于，SDRAM存储模块包括：

SDRAM_A存储模块，用于存储分离结果中的信号数据；

SDRAM_B存储模块，用于存储分离结果中的噪声数据；

其中，SDRAM_A存储模块与SDRAM_B存储模块是分立的。

10.根据权利要求8所述的采样系统，其特征在于，所述采样系统被集成于一块电路板上。