CN106953605A - Jfet输入的高性能运算放大器 - Google Patents

Jfet输入的高性能运算放大器 Download PDF

Info

Publication number
CN106953605A
CN106953605A CN201710172180.5A CN201710172180A CN106953605A CN 106953605 A CN106953605 A CN 106953605A CN 201710172180 A CN201710172180 A CN 201710172180A CN 106953605 A CN106953605 A CN 106953605A
Authority
CN
China
Prior art keywords
npn transistor
stage
transistor
resistance
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710172180.5A
Other languages
English (en)
Other versions
CN106953605B (zh
Inventor
张明敏
杨阳
王成鹤
付晓君
何峥嵘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201710172180.5A priority Critical patent/CN106953605B/zh
Publication of CN106953605A publication Critical patent/CN106953605A/zh
Application granted granted Critical
Publication of CN106953605B publication Critical patent/CN106953605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
    • H03F3/45394—Pl types

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种JFET输入的高性能运算放大器，包括输入级电路、增益电路、输出级电路和偏置电路，偏置电路用于向输入级电路和输出级电路提供对应的偏置电压和偏置电流，输入级电路用于输入信号，并将信号输出给增益电路，增益电路用于对信号进行放大并输出给输出级电路，输出级电路用于将放大后信号稳定输出；输入级电路用于接收依据放大后信号的失调电压所产生的失调控制信号，以对运算放大过程中因输入级电路中JFET管引起的失调电压进行实时调节；对输入级电路与增益电路匹配设计来降低失调电压。

Description

JFET输入的高性能运算放大器
技术领域
本发明属于集成电路领域，具体涉及一种JFET(Junction Field-EffectTransistor，结型场效应晶体管)输入的高性能运算放大器。
背景技术
随着微电子技术的不断发展，集成运算放大器发展十分迅速，通用型集成运算放大器经历了好几代的更替，各项技术指标不断的改进。与此同时，为适应特殊的需要发展了多种专用型集成运算放大器，如高阻抗，低功耗，高速，宽带等高性能的运算放大器。
在卫星通信、医疗设备仪器、自动控制系统、智能传感器等领域高输入阻抗型精密运算放大器被广泛应用。根据电路原理，运算放大器的输入阻抗与它的输入偏置电流成反比。高输入阻抗运算放大器的输入电阻一般在1010Ω～1012Ω左右，输入偏置电流一般为几皮安～几十皮安。在集成运算放大器的发展中，提高运算放大器的输入阻抗有多种不同的方法，其中通过改进双极型运算放大器输入级电路的设计来提高输入阻抗，但这样做局限性较大；另外，经申请人研究发现，采用场效应晶体管(JFET)作为运算放大器的输入级，这样JFET管的栅极电流就是输入偏置电流，该电流的大小在皮安的数量级，也使得电路的输入阻抗大大提高，达到了1012Ω或者更高的水平，但由于JFET管受工艺波动影响较大，其作为运算放大器输入级时电路的失调电压较大。因此，有必要提供一种高性能的运算放大器电路。
发明内容
本发明提供一种JFET输入的高性能运算放大器，以解决目前运算放大器采用JFET管时存在的失调电压较大的问题。
根据本发明实施例的第一方面，提供一种JFET输入的高性能运算放大器，包括输入级电路、增益电路、输出级电路和偏置电路，所述偏置电路用于向所述输入级电路和所述输出级电路提供对应的偏置电压和偏置电流，所述输入级电路用于输入信号，并将所述信号输出给所述增益电路，所述增益电路用于对所述信号进行放大并输出给所述输出级电路，所述输出级电路用于将放大后信号稳定输出；所述输入级电路用于接收依据所述放大后信号的失调电压所产生的失调控制信号，以对运算放大过程中因所述输入级电路中JFET管引起的失调电压进行实时调节；对所述输入级电路与所述增益电路匹配设计来降低所述失调电压。
在一种可选的实现方式中，所述输入级电路为双端输入单端输出电路，其差分输入端用于输入差分信号，在将所述差分信号转换为单端信号后，由其单端输出端将该单端信号提供给所述增益电路，并采用减小β影响的镜像电流源作为有源负载。
在另一种可选的实现方式中，所述输入级电路包括JFET管J1和J2，NPN型晶体管QN1、QN2和QN3，PNP型晶体管QP1和QP2，电阻R1、R2、R3、R11和R12，其中PNP型晶体管QP1和QP2的基极分别用于输入对应的偏置电压和偏置电流，PNP型晶体管QP2的发射极接正电源，PNP型晶体管QP2的集电极和PNP型晶体管QP1的发射极相连，PNP型晶体管QP1的集电极分别与JFET管J1和J2的源极连接，为输入级电路提供静态偏置电流；
所述JFET管J1和J2的栅极为运算放大器的差分输入端，用于输入差分信号，JFET管J1的漏极与NPN型晶体管QN3的基极、NPN型晶体管QN1的集电极相连，NPN型晶体管QN3的集电极接正电源，NPN型晶体管QN1的基极与NPN型晶体管QN2的基极、QN3的发射极相连并通过电阻R3连接到负电源，实现双端到单端转化，NPN型晶体管QN1的发射极通过电阻R1连接到负电源，同时通过电阻R11连接到调节端口BA1，NPN型晶体管QN2的发射极通过电阻R2连接到负电源，同时通过电阻R12连接到调节端口BA2，JFET管J2的漏极、NPN型晶体管QN2的集电极相连，连接点为运算放大器输入级电路的单端输出端，用于将所述单端信号提供给所述增益电路；
所述调节端口BA1和BA2用于接收依据所述放大后信号的失调电压所产生的失调控制信号，以对运算放大过程中因所述输入级电路中JFET管引起的失调电压进行实时调节。
在另一种可选的实现方式中，所述增益电路包括NPN型晶体管QN4和QN5，电阻R4和R5，构造了共集共射的高增益结构，其中NPN型晶体管QN4的基极用于接收所述输入级电路提供的信号，NPN型晶体管QN4的集电极接正电源，NPN型晶体管QN4的发射极通过电阻R4连接到负电源，同时NPN型晶体管QN4的发射极与NPN型晶体管QN5的基极连接，NPN型晶体管QN5的发射极通过电阻R5连接到负电源，NPN型晶体管QN5的集电极作为所述增益电路的输出端，用于输出放大后信号。
在另一种可选的实现方式中，所述输出级电路包括NPN型晶体管QN6、QN7、QN8、QN9和QN10，PNP型晶体管QP3、QP6和QP7，电阻R6、R7、R8和R9，其中PNP型晶体管QP3的基极用于输入所述偏置电路提供的偏置电压和偏置电流，PNP型晶体管QP3的发射极与正电源连接，PNP型晶体管QP3的集电极与NPN型晶体管QN7的集电极、基极，以及NPN型晶体管QN6的集电极相连，NPN型晶体管QN7的发射极与NPN型晶体管QN6的基极和电阻R6的一端相连，NPN型晶体管QN6的发射极与电阻R6的另一端相连并用于输入所述放大后信号；
NPN型晶体管QN9的集电极与正电源连接，NPN型晶体管QN9的基极与NPN型晶体管QN10的集电极、NPN型晶体管QN6的集电极相连，NPN型晶体管QN9的发射极与NPN型晶体管QN10的基极和电阻R7的一端相连，NPN型晶体管QN10的发射极与PNP型晶体管QP7的发射极、电阻R7的另一端、电阻R8的一端和电阻R9的一端相连，PNP型晶体管QP7的基极与PNP型晶体管QP6的发射极、NPN型晶体管QN8的集电极和电阻R8的另一端相连，PNP型晶体管QP7的集电极与PNP型晶体管QP6的基极、NPN型晶体管QN6的发射极相连，PNP型晶体管QP6的集电极与NPN型晶体管QN8的基极相连，NPN型晶体管QN8的发射极与负电源相连，电阻R9的另一端用于输出所述放大后信号。
在另一种可选的实现方式中，所述偏置电路包括JFET管J3，稳压管Z1，NPN型晶体管QN11，PNP型晶体管QP4和QP5，电阻R10，其中JFET管J3的源极和栅极接正电源，JFET管J3的漏极与NPN型晶体管QN11的基极、稳压管Z1的负极相连，稳压管Z1的正极接负电源，NPN型晶体管QN11的发射极通过电阻R10连接到负电源，PNP型晶体管QP4的基极与其集电极相连，同时与NPN型晶体管QN11的集电极相连，PNP型晶体管QP5的基极与其集电极相连，同时与PNP型晶体管QP4的发射极相连，PNP型晶体管QP5的发射极接正电源；
PNP型晶体管QP4和QP5的基极分别用于向所述输入级电路和所述输出级电路提供对应的偏置电压和偏置电流。
在另一种可选的实现方式中，所述输入级电路的输出端与所述增益电路的输出端之间设置有相位补偿电容。
本发明的有益效果是：
1、本发明根据运算放大器输出信号存在的失调电压，生成失调控制信号，并将该失调控制信号传输给输入级电路，以对运算放大器输出信号存在的失调电压进行实时调节，从而可以减小运算放大器采用JFET管时引入的电路失调电压；另外，本发明通过对输入级电路和增益电路进行匹配设计，可以降低运算放大器将JFET管用于输入级电路时引入的失调电压；
2、本发明的输入级电路中NPN型晶体管QN3、QN1和QN2，电阻R1、R2和R3实现了双端输入单端输出的转换，并且在转换过程中采用P型结型场效应管差分对输入和减小β影响的镜像电流源做有源负载，有效增大了输入级电路的输入电阻，减小了输入偏置电流，提高了输入级电路的增益、信号转换精度和接收灵敏度；另外，本发明通过设计失调电压调节端口，可以降低运算放大器采用JFET管时引入的失调电压；
3、本发明使增益电路中的NPN型晶体管QN4、电阻R4与输入级电路中的NPN型晶体管QN3、电阻R3相匹配，可以使增益电路与输入级电路之间形成匹配设计，从而可以有效降低运算放大器因采用JFET管而引入的失调电压；
4、本发明的输出级电路中NPN型晶体管QN6和QN7、PNP型晶体管QP3以及电阻R6作为输出级电路的偏置子电路，用于向输出级电路提供偏置电流；本发明中PNP型晶体管QP6和QN8构成复合PNP管，其与NPN型晶体管QN9形成互补推挽输出结构，保证了输出较强的驱动能力，并减小了交越失真，另外本发明中NPN型晶体管QN10和电阻R7、PNP型晶体管QP7和电阻R8构成输出级电流的过载保护，可以有效防止了电流过大时对电路造成的损坏；
5、本发明的偏置电路中JFET管J3具有电流源能力，能够提供恒定小电流，稳压管Z1为NPN型晶体管QN11提供偏置电压和偏置电流，同时具有正温度系数的稳压管Z1和具有负温度系数的NPN型晶体管QN11的温漂相互抵消，提高了偏置电路的温度稳定性。PNP型晶体管QP4、QP5镜像输出为输入级和输出级提供稳定偏置；
6、本发明通过在输入级电路的输出端与增益电路的输出端之间设置电容，可以实现相位补偿，避免输出的信号出现振荡。
附图说明
图1是本发明JFET输入的高性能运算放大器的一个实施例电路方框图；
图2是本发明JFET输入的高性能运算放大器的一个实施例电路原理图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
参见图1，为本发明JFET输入的高性能运算放大器的一个实施例电路方框图。该JFET输入的高性能运算放大器可以包括输入级电路110、增益电路120、输出级电路130和偏置电路140，所述偏置电路140用于向所述输入级电路110和所述输出级电路130提供对应的偏置电压和偏置电流，所述输入级电路110用于输入信号，并将所述信号输出给所述增益电路120，所述增益电路120用于对所述信号进行放大并输出给所述输出级电路130，所述输出级电路130用于将放大后信号稳定输出；所述输入级电路130用于接收依据所述放大后信号的失调电压所产生的失调控制信号，以对运算放大过程中因所述输入级电路110中JFET管引起的失调电压进行实时调节；对所述输入级电路110与所述增益电路120匹配设计来降低所述失调电压。
由上述实施例可见，经申请人研究发现，当运算放大器将JFET管用于输入级电路时其存在电路失调电压较大的问题。基于上述研究发现，本发明根据运算放大器输出信号存在的失调电压，生成失调控制信号，并将该失调控制信号传输给输入级电路，以对运算放大器输出信号存在的失调电压进行实时调节，从而可以减小运算放大器采用JFET管时引入的电路失调电压。另外，本发明通过对输入级电路和增益电路进行匹配设计，可以降低运算放大器将JFET管用于输入级电路时引入的失调电压。
参见图2，为本发明JFET输入的高性能运算放大器的一个实施例电路原理图。图2与图1所示实施例的区别在于，所述输入级电路110为双端输入单端输出电路，其差分输入端用于输入差分信号，在将所述差分信号转换为单端信号后，由其单端输出端将该单端信号提供给所述增益电路120，并采用减小β影响的镜像电流源作为有源负载。其中，所述输入级电路120可以包括差分对JFET管J1和J2，NPN型晶体管QN1、QN2和QN3，PNP型晶体管QP1和QP2，电阻R1、R2、R3、R11和R12，PNP型晶体管QP1和QP2的基极分别用于输入对应的偏置电压和偏置电流(即PNP型晶体管QP1的基极与PNP型晶体管QP4的基极相连，PNP型晶体管QP2的基极与PNP型晶体管QP5的基极相连)，PNP型晶体管QP2的发射极接正电源，PNP型晶体管QP2的集电极和PNP型晶体管QP1的发射极相连，PNP型晶体管QP1的集电极分别与JFET管J1和J2的源极连接，为输入级电路提供静态偏置电流。
所述JFET管J1和J2的栅极为运算放大器的差分输入端，用于输入差分信号，JFET管J1的漏极与NPN型晶体管QN3的基极、NPN型晶体管QN1的集电极相连，NPN型晶体管QN3的集电极接正电源，NPN型晶体管QN1的基极与NPN型晶体管QN2的基极和NPN型晶体管QN3的发射极相连并通过电阻R3连接到负电源，实现双端到单端转化，NPN型晶体管QN1的发射极通过电阻R1连接到负电源，同时通过电阻R11连接到调节端口BA1，NPN型晶体管QN2的发射极通过电阻R2连接到负电源，同时通过电阻R12连接到调节端口BA2，JFET管J2的漏极、NPN型晶体管QN2的集电极相连，连接点为运算放大器输入级电路的单端输出端，用于将所述单端信号提供给所述增益电路140。
所述调节端口BA1和BA2用于接收依据所述放大后信号的失调电压所产生的失调控制信号，以对运算放大过程中因所述输入级电路中JFET管引起的失调电压进行实时调节。本实施例中NPN型晶体管QN3、QN1和QN2，电阻R1、R2和R3实现了双端输入单端输出的转换，并且在转换过程中采用P型结型场效应管差分对输入和减小β影响的镜像电流源做有源负载，有效增大了输入级电路的输入电阻，减小了输入偏置电流，提高了输入级电路的增益、信号转换精度和接收灵敏度。另外，本发明通过设计失调电压调节端口，可以降低运算放大器采用JFET管时引入的失调电压。
图2与图1所示实施例的区别还在于，所述增益电路120可以包括NPN型晶体管QN4和QN5，电阻R4和R5，构造了共集共射的高增益结构，其中NPN型晶体管QN4的基极用于接收所述输入级电路110提供的信号(即NPN型晶体管QN4的基极连接JFET管J2的漏极与NPN型晶体管QN2的集电极的连接点)，NPN型晶体管QN4的集电极接正电源，NPN型晶体管QN4的发射极通过电阻R4连接到负电源，同时NPN型晶体管QN4的发射极与NPN型晶体管QN5的基极连接，NPN型晶体管QN5的发射极通过电阻R5连接到负电源，NPN型晶体管QN5的集电极作为所述增益电路120的输出端，用于输出放大后信号。本发明通过采用双极晶体管作为增益电路，可以获得较高的增益，并且本发明通过使增益电路中的NPN型晶体管QN4、电阻R4与输入级电路中的NPN型晶体管QN3、电阻R3相匹配，可以使增益电路与输入级电路之间形成匹配设计，从而可以有效降低运算放大器因采用JFET管而引入的失调电压。
图2与图1所示实施例的区别还在于，所述输出级电路130可以包括NPN型晶体管QN6、QN7、QN8、QN9和QN10，PNP型晶体管QP3、QP6和QP7，电阻R6、R7、R8和R9，其中PNP型晶体管QP3的基极用于输入所述偏置电路140提供的偏置电压和偏置电流(即与偏置电路110中PNP型晶体管QP5的基极连接)，PNP型晶体管QP3的发射极与正电源连接，PNP型晶体管QP3的集电极与NPN型晶体管QN7的集电极、基极，以及NPN型晶体管QN6的集电极相连，NPN型晶体管QN7的发射极与NPN型晶体管QN6的基极和电阻R6的一端相连，NPN型晶体管QN6的发射极与电阻R6的另一端相连并用于输入所述放大后信号，即NPN型晶体管QN6的发射极与增益电路120中NPN型晶体管QN5的集电极连接。本发明中NPN型晶体管QN6和QN7、PNP型晶体管QP3以及电阻R6作为输出级电路的偏置子电路，用于向输出级电路提供偏置电流。
NPN型晶体管QN9的集电极与正电源连接，NPN型晶体管QN9的基极与NPN型晶体管QN10的集电极、NPN型晶体管QN6的集电极相连，NPN型晶体管QN9的发射极与NPN型晶体管QN10的基极和电阻R7的一端相连，NPN型晶体管QN10的发射极与PNP型晶体管QP7的发射极、电阻R7的另一端、电阻R8的一端和电阻R9的一端相连，PNP型晶体管QP7的基极与PNP型晶体管QP6的发射极、NPN型晶体管QN8的集电极和电阻R8的另一端相连，PNP型晶体管QP7的集电极与PNP型晶体管QP6的基极、NPN型晶体管QN6的发射极相连，PNP型晶体管QP6的集电极与NPN型晶体管QN8的基极相连，NPN型晶体管QN8的发射极与负电源相连，电阻R9的另一端用于输出所述放大后信号。本发明中PNP型晶体管QP6和QN8构成复合PNP管，其与NPN型晶体管QN9形成互补推挽输出结构，保证了输出较强的驱动能力，并减小了交越失真，另外本发明中NPN型晶体管QN10和电阻R7、PNP型晶体管QP7和电阻R8构成输出级电流的过载保护，可以有效防止了电流过大时对电路造成的损坏。
图2与图1所示实施例的区别还在于，所述偏置电路140可以包括JFET管J3，稳压管Z1，NPN型晶体管QN11，PNP型晶体管QP4和QP5，电阻R10，其中JFET管J3的源极和栅极接正电源，JFET管J3的漏极与NPN型晶体管QN11的基极、稳压管Z1的负极相连，稳压管Z1的正极接负电源，NPN型晶体管QN11的发射极通过电阻R10连接到负电源，PNP型晶体管QP4的基极与其集电极相连，同时与NPN型晶体管QN11的集电极相连，PNP型晶体管QP5的基极与其集电极相连，同时与PNP型晶体管QP4的发射极相连，PNP型晶体管QP5的发射极接正电源。PNP型晶体管QP4和QP5的基极分别用于向所述输入级电路和所述输出级电路提供对应的偏置电压和偏置电流，其中PNP型晶体管QP4的基极与PNP型晶体管QP1的基极相连，PNP型晶体管QP5的基极与PNP型晶体管QP2、QP3的基极相连。JFET管J3具有电流源能力，能够提供恒定小电流，稳压管Z1为NPN型晶体管QN11提供偏置电压和偏置电流，同时具有正温度系数的稳压管Z1和具有负温度系数的NPN型晶体管QN11的温漂相互抵消，提高了偏置电路的温度稳定性。PNP型晶体管QP4、QP5镜像输出为输入级和输出级提供稳定偏置。
另外，图2与图1所示实施例的区别还在于，所述输入级电路110的输出端与所述增益电路120的输出端之间设置有相位补偿电容C1，即相位补偿电容C1设置在NPN型晶体管QN2的集电极与NPN型晶体管QN5的集电极之间。本发明通过在输入级电路的输出端与增益电路的输出端之间设置电容，可以实现相位补偿，避免输出的信号出现振荡。
由上述实施例可见，本发明通过采用JFET场效应管作为输入级电路的一部分，可以提高运算放大器的输入阻抗，采用调节端口BA1和BA2，可以对运算放大器的失调电压进行调节，采用双极晶体管QN4和QN5作为增益电路的一部分，可以提高运算放大器的增益，采用输入级电路与增益电路的匹配设计，可以降低运算放大器的失调电压，采用上述输出级电路，可以对输出信号进行过载保护，且带负载能力较强，采用上述偏置电路，可以向运算放大器提供稳定的偏置电压和偏置电流。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (7)

1.一种JFET输入的高性能运算放大器，包括输入级电路、增益电路、输出级电路和偏置电路，所述偏置电路用于向所述输入级电路和所述输出级电路提供对应的偏置电压和偏置电流，所述输入级电路用于输入信号，并将所述信号输出给所述增益电路，所述增益电路用于对所述信号进行放大并输出给所述输出级电路，所述输出级电路用于将放大后信号稳定输出；
其特征在于，所述输入级电路用于接收依据所述放大后信号的失调电压所产生的失调控制信号，以对运算放大过程中因所述输入级电路中JFET管引起的失调电压进行实时调节；对所述输入级电路与所述增益电路匹配设计来降低所述失调电压。
2.根据权利要求1所述的JFET输入的高性能运算放大器，其特征在于，所述输入级电路为双端输入单端输出电路，其差分输入端用于输入差分信号，在将所述差分信号转换为单端信号后，由其单端输出端将该单端信号提供给所述增益电路，并采用减小β影响的镜像电流源作为有源负载。
3.根据权利要求2所述的JFET输入的高性能运算放大器，其特征在于，所述输入级电路包括JFET管J1和J2，NPN型晶体管QN1、QN2和QN3，PNP型晶体管QP1和QP2，电阻R1、R2、R3、R11和R12，其中PNP型晶体管QP1和QP2的基极分别用于输入对应的偏置电压和偏置电流，PNP型晶体管QP2的发射极接正电源，PNP型晶体管QP2的集电极和PNP型晶体管QP1的发射极相连，PNP型晶体管QP1的集电极分别与JFET管J1和J2的源极连接，为输入级电路提供静态偏置电流；
所述JFET管J1和J2的栅极为运算放大器的差分输入端，用于输入差分信号，JFET管J1的漏极与NPN型晶体管QN3的基极、NPN型晶体管QN1的集电极相连，NPN型晶体管QN3的集电极接正电源，NPN型晶体管QN1的基极与NPN型晶体管QN2的基极、QN3的发射极相连并通过电阻R3连接到负电源，实现双端到单端转化，NPN型晶体管QN1的发射极通过电阻R1连接到负电源，同时通过电阻R11连接到调节端口BA1，NPN型晶体管QN2的发射极通过电阻R2连接到负电源，同时通过电阻R12连接到调节端口BA2，JFET管J2的漏极、NPN型晶体管QN2的集电极相连，连接点为运算放大器输入级电路的单端输出端，用于将所述单端信号提供给所述增益电路；
所述调节端口BA1和BA2用于接收依据所述放大后信号的失调电压所产生的失调控制信号，以对运算放大过程中因所述输入级电路中JFET管引起的失调电压进行实时调节。
4.根据权利要求3所述的JFET输入的高性能运算放大器，其特征在于，所述增益电路包括NPN型晶体管QN4和QN5，电阻R4和R5，构造了共集共射的高增益结构，其中NPN型晶体管QN4的基极用于接收所述输入级电路提供的信号，NPN型晶体管QN4的集电极接正电源，NPN型晶体管QN4的发射极通过电阻R4连接到负电源，同时NPN型晶体管QN4的发射极与NPN型晶体管QN5的基极连接，NPN型晶体管QN5的发射极通过电阻R5连接到负电源，NPN型晶体管QN5的集电极作为所述增益电路的输出端，用于输出放大后信号。
5.根据权利要求1所述的JFET输入的高性能运算放大器，其特征在于，所述输出级电路包括NPN型晶体管QN6、QN7、QN8、QN9和QN10，PNP型晶体管QP3、QP6和QP7，电阻R6、R7、R8和R9，其中PNP型晶体管QP3的基极用于输入所述偏置电路提供的偏置电压和偏置电流，PNP型晶体管QP3的发射极与正电源连接，PNP型晶体管QP3的集电极与NPN型晶体管QN7的集电极、基极，以及NPN型晶体管QN6的集电极相连，NPN型晶体管QN7的发射极与NPN型晶体管QN6的基极和电阻R6的一端相连，NPN型晶体管QN6的发射极与电阻R6的另一端相连并用于输入所述放大后信号；
NPN型晶体管QN9的集电极与正电源连接，NPN型晶体管QN9的基极与NPN型晶体管QN10的集电极、NPN型晶体管QN6的集电极相连，NPN型晶体管QN9的发射极与NPN型晶体管QN10的基极和电阻R7的一端相连，NPN型晶体管QN10的发射极与PNP型晶体管QP7的发射极、电阻R7的另一端、电阻R8的一端和电阻R9的一端相连，PNP型晶体管QP7的基极与PNP型晶体管QP6的发射极、NPN型晶体管QN8的集电极和电阻R8的另一端相连，PNP型晶体管QP7的集电极与PNP型晶体管QP6的基极、NPN型晶体管QN6的发射极相连，PNP型晶体管QP6的集电极与NPN型晶体管QN8的基极相连，NPN型晶体管QN8的发射极与负电源相连，电阻R9的另一端用于输出所述放大后信号。
6.根据权利要求1所述的JFET输入的高性能运算放大器，其特征在于，所述偏置电路包括JFET管J3，稳压管Z1，NPN型晶体管QN11，PNP型晶体管QP4和QP5，电阻R10，其中JFET管J3的源极和栅极接正电源，JFET管J3的漏极与NPN型晶体管QN11的基极、稳压管Z1的负极相连，稳压管Z1的正极接负电源，NPN型晶体管QN11的发射极通过电阻R10连接到负电源，PNP型晶体管QP4的基极与其集电极相连，同时与NPN型晶体管QN11的集电极相连，PNP型晶体管QP5的基极与其集电极相连，同时与PNP型晶体管QP4的发射极相连，PNP型晶体管QP5的发射极接正电源；
PNP型晶体管QP4和QP5的基极分别用于向所述输入级电路和所述输出级电路提供对应的偏置电压和偏置电流。
7.根据权利要求1所述的JFET输入的高性能运算放大器，其特征在于，所述输入级电路的输出端与所述增益电路的输出端之间设置有相位补偿电容。
CN201710172180.5A 2017-03-22 2017-03-22 Jfet输入的高性能运算放大器 Active CN106953605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710172180.5A CN106953605B (zh) 2017-03-22 2017-03-22 Jfet输入的高性能运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710172180.5A CN106953605B (zh) 2017-03-22 2017-03-22 Jfet输入的高性能运算放大器

Publications (2)

Publication Number Publication Date
CN106953605A true CN106953605A (zh) 2017-07-14
CN106953605B CN106953605B (zh) 2020-01-31

Family

ID=59472342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710172180.5A Active CN106953605B (zh) 2017-03-22 2017-03-22 Jfet输入的高性能运算放大器

Country Status (1)

Country Link
CN (1) CN106953605B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108377137A (zh) * 2018-05-07 2018-08-07 贵州大学 一种高压大功率集成运算放大器
CN110048675A (zh) * 2019-05-06 2019-07-23 西安微电子技术研究所 一种提高双极型轨对轨运放输入偏置电流性能的电路
CN113341212A (zh) * 2021-06-05 2021-09-03 晶通微电子(南京)有限公司 一种具有宽电压输入范围的差分电压检测电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2406728B (en) * 2003-10-01 2007-06-13 Zarlink Semiconductor Ltd An integrated circuit device
US7646243B2 (en) * 2007-07-24 2010-01-12 Analog Devices, Inc. Controlled transconductance differential stage
CN102368680A (zh) * 2011-09-30 2012-03-07 烽火通信科技股份有限公司 电流反馈运算放大器电路
CN102571004A (zh) * 2010-12-27 2012-07-11 无锡华润上华半导体有限公司 运算放大器
CN103178789A (zh) * 2011-12-20 2013-06-26 西安航天民芯科技有限公司 一种低温漂失调自校准运算放大器电路及设计方法
CN205280799U (zh) * 2015-12-25 2016-06-01 无锡中感微电子股份有限公司 电压检测电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2406728B (en) * 2003-10-01 2007-06-13 Zarlink Semiconductor Ltd An integrated circuit device
US7646243B2 (en) * 2007-07-24 2010-01-12 Analog Devices, Inc. Controlled transconductance differential stage
CN102571004A (zh) * 2010-12-27 2012-07-11 无锡华润上华半导体有限公司 运算放大器
CN102368680A (zh) * 2011-09-30 2012-03-07 烽火通信科技股份有限公司 电流反馈运算放大器电路
CN103178789A (zh) * 2011-12-20 2013-06-26 西安航天民芯科技有限公司 一种低温漂失调自校准运算放大器电路及设计方法
CN205280799U (zh) * 2015-12-25 2016-06-01 无锡中感微电子股份有限公司 电压检测电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108377137A (zh) * 2018-05-07 2018-08-07 贵州大学 一种高压大功率集成运算放大器
CN108377137B (zh) * 2018-05-07 2024-06-04 贵州大学 一种高压大功率集成运算放大器
CN110048675A (zh) * 2019-05-06 2019-07-23 西安微电子技术研究所 一种提高双极型轨对轨运放输入偏置电流性能的电路
CN110048675B (zh) * 2019-05-06 2023-03-21 西安微电子技术研究所 一种提高双极型轨对轨运放输入偏置电流性能的电路
CN113341212A (zh) * 2021-06-05 2021-09-03 晶通微电子(南京)有限公司 一种具有宽电压输入范围的差分电压检测电路
CN113341212B (zh) * 2021-06-05 2022-08-02 晶通微电子(南京)有限公司 一种具有宽电压输入范围的差分电压检测电路

Also Published As

Publication number Publication date
CN106953605B (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
CN105867500B (zh) 带隙基准源电路
CN108832916A (zh) 一种低动态失调的高速低功耗比较器电路
CN102931972B (zh) Cmos输入缓冲器
CN104393846B (zh) 运算放大器
CN106953605A (zh) Jfet输入的高性能运算放大器
CN103825557B (zh) 一种低功耗高线性度跨导放大器
CN107102671A (zh) 低功耗快速瞬态响应低压差电压调整器
CN110289820B (zh) 一种运算放大器电路
CN104467716B (zh) 一种输出共模电压恒定的全差分轨到轨放大器的设计
CN106160683A (zh) 运算放大器
CN210351094U (zh) 一种运算放大器电路
CN104901643B (zh) 共模抑制放大器
CN101860334B (zh) 一种分隔直流交流通路的循环电流跨导运算放大器
CN107154786A (zh) 一种低电压轨到轨运算跨导放大器
CN205596078U (zh) 一种带输入电流补偿电路的低失调运算放大器
CN105048973B (zh) 带有offset和动态直流恢复的跨阻放大器
CN101588164B (zh) 一种恒定跨导偏置电路
CN113131886B (zh) 一种运算放大器
JP2009171548A (ja) 差動増幅回路
CN102355212A (zh) 一种带电流补偿的轨到轨输入级
CN101834575B (zh) 运算放大器
CN201781460U (zh) 高增益高速轨对轨输入和输出运算放大器及偏置电路
CN104702268B (zh) 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN107666290A (zh) 一种基于cmos工艺的新型宽带跨阻放大器
CN208063151U (zh) 一种buffer共模电压稳定电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant