CN106941127A - Led倒装芯片的制备方法 - Google Patents

Led倒装芯片的制备方法 Download PDF

Info

Publication number
CN106941127A
CN106941127A CN201710279425.4A CN201710279425A CN106941127A CN 106941127 A CN106941127 A CN 106941127A CN 201710279425 A CN201710279425 A CN 201710279425A CN 106941127 A CN106941127 A CN 106941127A
Authority
CN
China
Prior art keywords
light
chip
flip chip
led flip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710279425.4A
Other languages
English (en)
Inventor
李智勇
张向飞
刘坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Aucksun Optoelectronics Technology Co Ltd
Original Assignee
Huaian Aucksun Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Aucksun Optoelectronics Technology Co Ltd filed Critical Huaian Aucksun Optoelectronics Technology Co Ltd
Priority to CN201710279425.4A priority Critical patent/CN106941127A/zh
Publication of CN106941127A publication Critical patent/CN106941127A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

本发明涉及LED芯片工艺领域，公开了一种LED倒装芯片的制备方法，包括提供透光衬底；在透光衬底上生长外延层；在各芯片单元区域上刻蚀出N电极沟槽以形成Mesa平台；在Mesa平台之上形成P‑欧姆接触层；在P‑欧姆接触层之上形成反射层；在N电极沟槽上形成N‑欧姆接触层；制作覆盖各N电极沟槽、Mesa平台、反射层以及N‑欧姆接触层的隔离层；图形化隔离层以形成P导电通道和N导电通道；制作分别覆盖各P导电通道和各N导电通道的P焊垫和N焊垫；制作chip。本发明可以同时避开P电极上导电层吸收光和电极焊垫遮光，降低驱动电压及提高光强；减少电压转换时的能量损失，缓解电流积聚，便于光学设计。

Description

LED倒装芯片的制备方法
技术领域
本发明涉及LED芯片的制作工艺领域，特别涉及一种LED倒装芯片的制备方法。
背景技术
作为节能领域的支柱产业，LED行业从发展之初就受到政府的大力扶持。随着投资LED行业产能的不断增加，LED芯片的需求呈现出饱和趋势，导致市场对处于LED行业上游领域芯片成本要求越来越高。为了适应市场的需求，高良率、低成本、高光效成为LED芯片研发的重点。
传统的蓝宝石衬底GaN芯片结构，P、N电极刚好位于芯片的出光面，在这种结构中，小部分p-GaN层和“发光”层被刻蚀，以便与下面的n-GaN层形成电接触；光从最上面的p-GaN层取出。p-GaN层有限的电导率要求在p-GaN层表面再沉淀一层电流扩散的导电层，这个电流扩散层会吸收部分光，从而降低芯片的出光效率；为了减少发射光的吸收，电流扩展层的厚度应减少到几百纳米，厚度的减少反过来又限制了电流扩散层在p-GaN层表面均匀和可靠地扩散大电流的能力。因此这种p型接触结构制约了LED芯片的工作功率，同时pn结的热量通过蓝宝石衬底导出去，导热路径较长，且蓝宝石的热导系数较金属低(为35W/mK)，因此，这种结构的LED芯片热阻会较大；此外，这种结构的p电极和引线也会挡住部分光线，所以，这种正装LED芯片的器件功率、出光效率和热性能均不可能是最优的。
发明内容
发明目的：针对现有技术中存在的问题，本发明提供一种LED倒装芯片的制备方法，
制备出的LED倒装芯片相对于正装LED芯片的电源转换效率有较大的提升。
技术方案：本发明提供了一种LED倒装芯片的制备方法，包括以下步骤：S1：提供具有n个芯片单元区域A1、A2······An的透光衬底，一个所述芯片单元区域为一个所述LED倒装芯片，其中，n≥1；S2：在所述透光衬底上生长外延层；S3：在各所述芯片单元区域上刻蚀出N电极沟槽以形成Mesa平台；S4：在所述Mesa平台之上形成P-欧姆接触层；S5：在所述P-欧姆接触层之上形成反射层；S6：在所述隔离沟槽和所述N电极沟槽之上形成N-欧姆接触层；S7：制作覆盖各所述N电极沟槽、所述Mesa平台、所述反射层以及所述N-欧姆接触层的隔离层；S8：图形化所述隔离层以形成P导电通道和N导电通道；S9：制作分别覆盖各所述P导电通道和各所述N导电通道的P焊垫和N焊垫；S10：将各所述LED倒装芯片制作成chip。
优选地，所述外延层自下而上依次为缓冲层Buffer、N型半导体层N-GaN、发光层MQW和P型半导体层P-GaN。
优选地，在所述S3中，所述N电极沟槽位于各所述芯片单元区域的边缘四周，每个所述芯片单元区域中除所述N电极沟槽以外的区域为所述Mesa平台。
优选地，所述N电极沟槽的底部位于所述N-GaN的上下表面之间。
优选地，在所述S4中，所述P-欧姆接触层的边缘与所述Mesa平台的边缘之间具有第一预设间距d1；和/或，在所述S5中，各所述反射层的边缘与对应的所述Mesa平台的边缘之间具有第二预设间距d2，且所述d2＜d1；和/或，在所述S6中，所述N-欧姆接触层的边缘与所述Mesa平台的边缘之间具有第三预设间距d3。
优选地，在所述S10中，包含以下子步骤：S11-1：对所述透光衬底进行研磨抛光；S11-2：激光划裂所述经过研磨抛光后的透光衬底，以将各所述LED倒装芯片分割成倒装chip。
优选地，在所述S11中，包含以下子步骤：S11-1：对所述透光衬底进行研磨抛光；S11-2：将所述经过研磨抛光后的透光衬底进行表面粗化；S11-3：激光划裂所述经过表面粗化后的透光衬底，以将各所述LED倒装芯片分割成出光面粗化的倒装chip。
优选地，在所述S11中，包含以下子步骤：S11-1：对所述透光衬底进行研磨抛光；S11-2：通过激光剥离去除所述经过研磨抛光后的透光衬底；S11-3：通过激光划裂将各所述LED倒装芯片分割成薄膜倒装chip。
有益效果：本发明为了克服正装芯片的不足，将芯片制作成倒装结构，在这种结构中，光从透光衬底取出，不必从电流扩散层(即欧姆接触层)取出，由于不从电流扩散层出光，这样不透光的电流扩散层可以加厚，增加倒装芯片的电流密度。
附图说明
图1为生长了外延层的透明衬底的俯视图；
图2为图1中沿a-a面的断面图；
图3为刻蚀出Mesa平台后的俯视图；
图4为图3中沿a-a面的断面图；
图5为形成P-欧姆接触层后的俯视图；
图6为图5中沿a-a面的断面图；
图7为生长了反射层后的俯视图；
图8为图7中沿a-a面的断面图；
图9为形成N-欧姆接触层后的俯视图；
图10为图9中沿a-a面的断面图；
图11为形成隔离层后的俯视图；
图12为图11中沿a-a面的断面图；
图13为图形化隔离层后的俯视图；
图14为图13中沿a-a面的断面图；
图15为形成p焊垫和N焊垫后的俯视图；
图16为图15中沿a-a面的断面图。
具体实施方式
下面结合附图对本发明进行详细的介绍。
实施方式1：
本实施方式提供了一种LED倒装芯片的制备方法，主要包括以下步骤：
S1：提供具有n个芯片单元区域A1、A2······An的透光衬底1001，一个该芯片单元区域即为一个LED倒装芯片，其中，n≥1，为了便于表述，本申请以下的描述中均以n＝1为例进行。
上述透光衬底1001可以选择蓝宝石Al2O3或氮化镓GaN等。
S2：在透光衬底1001上生长外延层。如图1和2，这里的外延层自下而上依次为缓冲层Buffer1012、N型半导体层N-GaN1013、发光层MQW1014和P型半导体层P-GaN1015。
S3：在使用光刻胶保护的情况下，在每个芯片单元区域上都刻蚀出N电极沟槽1002以形成Mesa平台1003(即光刻胶保护的区域)，其中的N电极沟槽1002位于各芯片单元区域的边缘四周，而且刻蚀的深度至N-GaN1013的内部，即刻蚀结束后，N电极沟槽1002的底部位于N-GaN1013的上下表面之间，每个芯片单元区域中除N电极沟槽1002以外的区域为Mesa平台1003，如图3和4。
S4：在各Mesa平台1003的上表面形成覆盖部分Mesa平台1003的P-欧姆接触层1004，为了防止P电极与N电极之间短路，P-欧姆接触层1004的边缘至对应的各Mesa平台1003的边缘要留有第一预设间距d1，如图5和6。
上述P-欧姆接触层1004的材料可以为氧化铟锡ITO、氧化锌ZnO、掺铝氧化锌AZO或镍金AuNi等，制备方法可以为电子束蒸发E-beam、磁控溅射Sputter、原子层沉积ALD等。
S5：在部分上述P-欧姆接触层1004之上形成反射层1005，各反射层1005覆盖全部的P-欧姆接触层1004，且各反射层1005的边缘与对应的Mesa平台1003的边缘之间具有第二预设间距d2，且d2＜d1，如图7和8。
上述反射层1005为高反射金属层，高反射金属层可以为Ag、Al，也可以搭配适量的Ni镍、TiW钛钨等金属材料；
S6：在部分上述N电极沟槽1002之上形成N-欧姆接触层1006；为了防止P电极与N电极之间短路，N-欧姆接触层1006的边缘与对应的各Mesa平台1003的边缘之间具有第三预设间距d3，如图9和10。N-欧姆接触层1006的材料可以为Cr\Al，或者后续增加Ni、Ti、Pt、Au等其它金属。
S7：为了隔离P型导电区域和N型导电区域以及保护Mesa平台1003边框洁净不导通，将MQW1014发向芯片底部的光线反射回芯片正面，最终提高芯片的出光效率，在上述S6结束后的整个芯片表面沉积隔离层1007，如图11和12，即该隔离层1007覆盖各N电极沟槽1002、Mesa平台1003、反射层1005以及N-欧姆接触层1006。
上述隔离层1007的材料为不导电材料，例如透明介质层、高反射介质层，可以为二氧化硅SiO2、氮化硅SiN、DBR(SiO2与五氧化三钛Ti3O5的叠层)等。
S8：图形化隔离层1007，以在各芯片单元区域的反射层1005正上方形成P导电通道1008，并在N-欧姆接触层1006正上方以及部分N电极沟槽1002正上方分别形成一个N导电通道1009，如图13和14。
P、N导电通道的个数不限，均≥1，本实施方式中P导电通道1014为一个、N导电通道1015为两个。
S9：为了方便LED芯片封装，制作分别覆盖各P导电通道1008和各N导电通道1009的P焊垫1010和N焊垫1011，如图15和16。
其中P焊垫1010覆盖全部的P导电通道1008，N焊垫1011覆盖全部的N导电通道1009，在各LED倒装芯片中，为了防止P焊垫1010与N焊垫1011之间相邻两颗LED倒装芯片之间导通短路，P焊垫1010与N焊垫1011之间以及二者与对应的LED倒装芯片的边缘之间均通过隔离层1007隔开，二者之间的隔离层1007的宽度为第四预设间距d4。
上述P焊垫1010与N焊垫1011的材料可以为Au、锡Sn、Cr、Al、Pt、Ti等材料。
S10：将各LED倒装芯片制作成倒装chip。
将上述S10结束后的2寸或更大直径的圆片的透光衬底1001进行研磨抛光，研磨厚度可在50-500um范围内，然后通过激光划裂上述经过研磨抛光后的透光衬底1001，以将各LED倒装芯片分割成LED倒装芯片Flip Chip LED。
至此，完成LED倒装芯片的制作。
本方法制作成的LED倒装芯片，可以同时避开P电极上导电层吸收光和电极焊垫遮光的问题，提高了光电性能。
本方法制成的LED倒装芯片相对正装LED芯片有如下几个特点：简化封装工艺，节省封装成本；提高封装生产良率；低热阻、高可靠性、高光效。
实施方式2：
本实施方式为实施方式1的进一步改进，主要改进在于：为了弱化由于透光衬底1001的全反射角造成的出光效率低下的问题，在本实施方式中，将各LED倒装芯片制作成chip的方式相比较于实施方式1有了改进，本实施方式中在对透光衬底1001进行研磨抛光后(研磨厚度也可在50-500um范围内)，是将经过研磨抛光后的透光衬底1001先进行表面粗化，然后再对经过表面粗化后的透光衬底1001进行激光划裂，以将各LED倒装芯片分割成出光面粗化的LED倒装芯片Flip Chip LED。经过表面粗化的透光衬底1001表面比较粗糙，能够将由于全反射角遗漏的一部分光也反射出去，以提升出光率。
除此之外，本实施方式与实施方式1完全相同，此处不做赘述。
实施方式3：
本实施方式为实施方式1的进一步改进，主要改进在于本实施方式中，将各LED倒装芯片制作成chip的方式相比较于实施方式1有了改进，本实施方式中在对透光衬底1001进行研磨抛光后，是先将经过研磨抛光后的透光衬底1001通过激光剥离去除，然后再通过激光划裂将各LED倒装芯片分割成薄膜LED倒装芯片Thin Flim Flip Chip LED。这种方式使得制备得到的LED倒装芯片能够彻底把透光衬底1001去除，且其底面通过金属电极和支架形成导热快速通道，顶面发光层发热源直接接触封装胶体，使芯片的导热通道最短。
除此之外，本实施方式与实施方式1完全相同，此处不做赘述。
上述各实施方式只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变换或修饰，都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种LED倒装芯片的制备方法，其特征在于，包括以下步骤：
S1：提供具有n个芯片单元区域A1、A2······An的透光衬底(1001)，一个所述芯片单元区域为一个所述LED倒装芯片，其中，n≥1；
S2：在所述透光衬底(1001)上生长外延层；
S3：在各所述芯片单元区域上刻蚀出N电极沟槽(1002)以形成Mesa平台(1003)；
S4：在所述Mesa平台(1003)之上形成P-欧姆接触层(1004)；
S5：在所述P-欧姆接触层(1004)之上形成反射层(1005)；
S6：在所述N电极沟槽(1002)之上形成N-欧姆接触层(1006)；
S7：制作覆盖各所述N电极沟槽(1002)、所述Mesa平台(1003)、所述反射层(1005)以及所述N-欧姆接触层(1006)的隔离层(1007)；
S8：图形化所述隔离层(1007)以形成P导电通道(1008)和N导电通道(1009)；
S9：制作分别覆盖各所述P导电通道(1008)和各所述N导电通道(1009)的P焊垫(1010)和N焊垫(1011)；
S10：将各所述LED倒装芯片制作成chip。
2.根据权利要求1所述的LED倒装芯片的制备方法，其特征在于，所述外延层自下而上依次为缓冲层Buffer(1012)、N型半导体层N-GaN(1013)、发光层MQW(1014)和P型半导体层P-GaN(1015)。
3.根据权利要求2所述的LED倒装芯片的制备方法，其特征在于，所述N电极沟槽(1002)的底部位于所述N-GaN(1013)的上下表面之间。
4.根据权利要求1所述的LED倒装芯片的制备方法，其特征在于，在所述S3中，所述N电极沟槽(1002)位于各所述芯片单元区域的边缘四周，每个所述芯片单元区域中除所述N电极沟槽(1002)以外的区域为所述Mesa平台(1003)。
5.根据权利要求1所述的LED倒装芯片的制备方法，其特征在于，在所述S4中，所述P-欧姆接触层(1004)的边缘与所述Mesa平台(1003)的边缘之间具有第一预设间距d1；
和/或，在所述S5中，各所述反射层(1005)的边缘与对应的所述Mesa平台(1003)的边缘之间具有第二预设间距d2，且所述d2＜d1；
和/或，在所述S6中，所述N-欧姆接触层(1006)的边缘与所述Mesa平台(1003)的边缘之间具有第三预设间距d3。
6.根据权利要求1～5中任一项所述的LED倒装芯片的制备方法，其特征在于，在所述S10中，包含以下子步骤：
S10-1：对所述透光衬底(1001)进行研磨抛光；
S10-2：激光划裂所述经过研磨抛光后的透光衬底(1001)，以将各所述LED倒装芯片分割成倒装chip。
7.根据权利要求1～5中任一项所述的LED倒装芯片的制备方法，其特征在于，在所述S10中，包含以下子步骤：
S10-1：对所述透光衬底(1001)进行研磨抛光；
S10-2：将所述经过研磨抛光后的透光衬底(1001)进行表面粗化；
S10-3：激光划裂所述经过表面粗化后的透光衬底(1001)，以将各所述LED倒装芯片分割成出光面粗化的倒装chip。
8.根据权利要求1～5中任一项所述的LED倒装芯片的制备方法，其特征在于，在所述S10中，包含以下子步骤：
S10-1：对所述透光衬底(1001)进行研磨抛光；
S10-2：通过激光剥离去除所述经过研磨抛光后的透光衬底(1001)；
S10-3：通过激光划裂将各所述LED倒装芯片分割成薄膜倒装chip。
CN201710279425.4A 2017-04-25 2017-04-25 Led倒装芯片的制备方法 Pending CN106941127A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710279425.4A CN106941127A (zh) 2017-04-25 2017-04-25 Led倒装芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710279425.4A CN106941127A (zh) 2017-04-25 2017-04-25 Led倒装芯片的制备方法

Publications (1)

Publication Number Publication Date
CN106941127A true CN106941127A (zh) 2017-07-11

Family

ID=59463863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710279425.4A Pending CN106941127A (zh) 2017-04-25 2017-04-25 Led倒装芯片的制备方法

Country Status (1)

Country Link
CN (1) CN106941127A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403425A (zh) * 2011-11-25 2012-04-04 俞国宏 一种倒装led芯片的制作方法
CN102800775A (zh) * 2011-05-27 2012-11-28 Lg伊诺特有限公司 发光器件和具有该发光器件的发光设备
CN104993024A (zh) * 2015-06-19 2015-10-21 圆融光电科技股份有限公司 发光二极管芯片及其制作方法和封装方法
CN105098018A (zh) * 2015-06-01 2015-11-25 圆融光电科技股份有限公司 倒装led芯片的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800775A (zh) * 2011-05-27 2012-11-28 Lg伊诺特有限公司 发光器件和具有该发光器件的发光设备
CN102403425A (zh) * 2011-11-25 2012-04-04 俞国宏 一种倒装led芯片的制作方法
CN105098018A (zh) * 2015-06-01 2015-11-25 圆融光电科技股份有限公司 倒装led芯片的制造方法
CN104993024A (zh) * 2015-06-19 2015-10-21 圆融光电科技股份有限公司 发光二极管芯片及其制作方法和封装方法

Similar Documents

Publication Publication Date Title
KR101064020B1 (ko) 발광 소자 및 그 제조방법
US6914268B2 (en) LED device, flip-chip LED package and light reflecting structure
TWI464900B (zh) 光電半導體裝置
CN107170856A (zh) 倒装高压led芯片的制备方法
WO2010132139A1 (en) Semiconductor light emitting diodes having reflective structures and methods of fabricating same
CN101840985A (zh) 具有双反射层的氮化镓基垂直发光二极管及其制备方法
JP2007281037A (ja) 半導体発光素子及びその製造方法
CN114093991B (zh) 发光二极管及发光装置
JP5608340B2 (ja) 半導体発光素子
TWI538184B (zh) 發光二極體陣列
CN102104233A (zh) 一种高反射率的垂直结构发光二极管芯片及其制备方法
CN107851688B (zh) 发光二极管及发光二极管封装
US9082929B2 (en) Light emitting device and light emitting device package
TW201505211A (zh) 發光元件
CN104576886A (zh) 一种高品质无损共平面电极的发光器件及其制备方法和交流式垂直发光装置
CN107146833A (zh) Led倒装芯片的制备方法
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
TWI575783B (zh) 光電半導體晶片及製造光電半導體晶片之方法
CN106941127A (zh) Led倒装芯片的制备方法
EP2228837B1 (en) Light emitting device, fabrication method thereof, and light emitting apparatus
CN107123707A (zh) 简易倒装高压led芯片的制备方法
CN107170857A (zh) Led倒装芯片的制备方法
CN106159045A (zh) 倒装led芯片及其制造方法
CN109873065A (zh) 一种半导体发光元件
CN108365072A (zh) 一种led芯片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170711

WD01 Invention patent application deemed withdrawn after publication