CN106936901B - 一种基于msa协议的双向通信系统及其实现方法 - Google Patents

一种基于msa协议的双向通信系统及其实现方法 Download PDF

Info

Publication number
CN106936901B
CN106936901B CN201710109188.7A CN201710109188A CN106936901B CN 106936901 B CN106936901 B CN 106936901B CN 201710109188 A CN201710109188 A CN 201710109188A CN 106936901 B CN106936901 B CN 106936901B
Authority
CN
China
Prior art keywords
read
ring shape
end ring
module
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710109188.7A
Other languages
English (en)
Other versions
CN106936901A (zh
Inventor
李强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fiberhome Telecommunication Technologies Co Ltd
Original Assignee
Fiberhome Telecommunication Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fiberhome Telecommunication Technologies Co Ltd filed Critical Fiberhome Telecommunication Technologies Co Ltd
Priority to CN201710109188.7A priority Critical patent/CN106936901B/zh
Publication of CN106936901A publication Critical patent/CN106936901A/zh
Application granted granted Critical
Publication of CN106936901B publication Critical patent/CN106936901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/03—Protocol definition or specification 

Abstract

本发明公开了一种基于MSA协议的双向通信系统，涉及光通信技术领域，其用于连接上层设备和下层设备以实现上层设备和下层设备之间的数据通信，双向通信系统包括：双口RAM，双口RAM包括上行环形缓存区和下行环形缓存区；上行环形缓存区用于缓存下层设备通过下层端环形缓存区管理部件写入的数据包并供上层端环形缓存区管理设备读取数据；下行环形缓存区用于缓存上层设备通过上层端环形缓存区管理部件写入的数据包并供下层端环形缓存区管理设备读取数据；还包括上层端环形缓存区管理部件和下层端环形缓存区管理部件。本发明还公开了一种基于MSA协议的双向通信系统的实现方法。

Description

一种基于MSA协议的双向通信系统及其实现方法
技术领域
本发明涉及光通信技术领域，具体涉及一种基于MSA协议的双向通信系统及其实现方法。
背景技术
随着通信技术的蓬勃发展，光通信所占比重越来越大，MSA协议作为光通信领域的一种标准协议构架得到越来越广泛的使用。鉴于MSA协议所定义的实际使用场景，一般多用硬件双口RAM来实现各模块间的数据交互、告警上报等功能，传统的通用通信接口，如I2C、SPI、UART、Ethernet、PCIe等难以直接用于实现模块间的数据交互，或是与MSA协议规范不符，或是对硬件有特殊需求。目前传统的方式是通过MSA协议的自定义位定义状态寄存器，模块间自定通信协议，通过自定通信协议查询状态寄存器的方式来实现通信，完成数据的交互。但此种方式经常是不同模块定义不同的交互协议，难以通用，大大增加了调试、维护难度与开发周期；且通过自定通信协议来实现通信，数据交互效率低下。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种基于MSA协议的双向通信系统及其实现方法，通用于不同设备，且数据交互效率高。
为达到以上目的，本发明采取的技术方案是：一种基于MSA协议的双向通信系统，其用于连接上层设备和下层设备，所述双向通信系统包括双口RAM、上层端环形缓存区管理部件和下层端环形缓存区管理部件，其中：
所述双口RAM包括上行环形缓存区和下行环形缓存区；上行环形缓存区用于缓存下层设备通过下层端环形缓存区管理部件写入的数据包并供上层端环形缓存区管理设备读取数据；下行环形缓存区用于缓存上层设备通过上层端环形缓存区管理部件写入的数据包并供下层端环形缓存区管理设备读取数据；
所述上层端环形缓存区管理部件连接所述上行环形缓存区和下行环形缓存区，并提供供所述上层设备读、写数据的通用接口；所述上层端环形缓存区管理部件包括第一写入模块和第一读取模块，所述第一写入模块用于接收上层设备写入的数据包并将数据包写入下行环形缓存区，所述第一读取模块用于读取上行环形缓存区的可读数据；
所述下层端环形缓存区管理部件连接所述上行环形缓存区和下行环形缓存区，并提供供所述下层设备读、写数据的通用接口；所述下层端环形缓存区管理部件包括第二写入模块和第二读取模块，所述第二写入模块用于接收下层设备写入的数据包并将数据包写入上行环形缓存区，所述第二读取模块用于读取下行环形缓存区的可读数据。
在上述技术方案的基础上，所述上层端环形缓存区管理部件还包括第一初始化模块，所述第一初始化模块用于初始化下行环形缓存区可供所述第一写入模块写入数据的物理地址空间和所述上行环形缓存区可供第一读取模块读取数据的物理地址空间；所述下层端环形缓存区管理部件还包括第二初始化模块，第二初始化模块用于初始化上行环形缓存区可供所述第二写入模块写入数据的物理地址空间和所述下行环形缓存区可供第二读取模块读取数据的物理地址空间。
在上述技术方案的基础上，所述双口RAM包括MIDIO接口，所述上层端环形缓存区管理部件通过MIDIO接口连接所述上行环形缓存区。
在上述技术方案的基础上，所述双口RAM包括AHB总线接口，所述上层端环形缓存区管理部件通过AHB总线接口连接所述下行环形缓存区。
在上述技术方案的基础上，所述第一写入模块和所述第二写入模块均包括一级写指针和二级写指针，二级写指针的值与所述第一写入模块写入下行环形缓存区的数据或所述第二写入模块写入上行环形缓存区的数据同步，一级写指针的值在二级写指针的值全部同步完毕后再更新至与二级写指针一致；仅一级写指针的值可被第一或第二读取部件同步读取。
在上述技术方案的基础上，所述第一读取模块和所述第二读取模块均包括一级读指针和二级读指针，二级读指针的值与所述第一读取模块读取上行环形缓存区的数据或所述第二读取模块读取下行环形缓存区的数据同步，一级读指针的值在二级读指针的值全部同步完毕后再更新至与二级读指针一致；仅一级读指针的值可被第一、第二写入部件同步写入。
本发明还公开了一种基于MSA协议的双向通信系统的实现方法，包括以下步骤：
S101，下层端环形缓存区管理部件接收下层设备发送来的数据包；
S102，下层端环形缓存区管理部件的第二写入模块将接收的数据包写入上行环形缓存区；
S103，上层端环形缓存区管理部件的第一读取模块将可读数据从上行环形缓存区中读出。
在上述技术方案的基础上，步骤S102包括：
步骤S1021，下层端环形缓存区管理部件的第二写入模块调用二级写指针检测上行环形缓存区状态，判断是否可以写入，若是，进入步骤S1022，若否，进入步骤S1025；
步骤S1022，第二写入模块调用二级写指针判断实际可写入的数据长度；
步骤S1023，第二写入模块调用AHB总线接口将数据写入上行环形缓存区，并同步更新二级写指针的值；
步骤S1024，第二写入模块更新一级写指针的值，使之与二级写指针的值相等，结束；
步骤S1025，进入等待状态，等待超时时，返回实际写入数据的长度为0。
在上述技术方案的基础上，步骤S103包括：
步骤S1031，上层端环形缓存区管理部件的第一读取模块调用二级读指针检测上行环形缓存区状态，判断是否可以读取，若是，进入步骤S1032，若否，进入步骤S1035；
步骤S1032，第一读取模块调用二级读指针判断实际可写入的数据长度；
步骤S1033，第一读取模块调用MIDIO接口将数据从上行环形缓存区中读出，并同步更新二级读指针的值；
步骤S1034，第一读取模块更新一级读指针的值，使之与二级读指针的值相等，结束；
步骤S1035，进入等待状态，等待超时时，返回实际读取数据的长度为0。
在上述技术方案的基础上，还包括以下步骤：S201，上层端环形缓存区管理部件接收上层设备发送来的数据包；
S202，上层端环形缓存区管理部件的第一写入模块将接收的数据包写入下行环形缓存区；
S203，下层端环形缓存区管理部件的第二读取模块将可读数据从下行环形缓存区中读出。
与现有技术相比，本发明的优点在于：
本发明在双口RAM中采用上行环形缓存区和下行环形缓存区，并分别在上层设备端设置上层端环形缓存区管理部件和在下层设备端设置下层端环形缓存区管理部件，通过上层端环形缓存区管理部件或下层端环形缓存区管理部件向上行环形缓存区或下行环形缓存区读写数据，从而实现通过上行环形缓存区和下行环形缓存区实现上层设备和下层设备之间的数据交互，上层端环形缓存区管理部件或下层端环形缓存区管理部件均设有供外部设备读、写的通用接口，从而通用于各种设备，且便于开发人员维护；同时，数据交互时无须通过自定通信协议查询状态寄存器，简化数据交互流程，数据交互效率高。
附图说明
图1为本发明实施例中基于MSA协议的双向通信系统的结构示意图；
图2为本发明实施例中基于MSA协议的双向通信系统的实现方法的步骤S101-S103的流程示意图；
图3为本发明实施例中基于MSA协议的双向通信系统的实现方法的步骤S201-S203的流程示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。
参见图1所示，本发明实施例提供一种基于MSA协议的双向通信系统，其用于连接上层设备和下层设备，双向通信系统包括双口RAM、上层端环形缓存区管理部件和下层端环形缓存区管理部件，其中：
双口RAM包括上行环形缓存区和下行环形缓存区；上行环形缓存区用于缓存下层设备通过下层端环形缓存区管理部件写入的数据包并供上层端环形缓存区管理设备读取数据；下行环形缓存区用于缓存上层设备通过上层端环形缓存区管理部件写入的数据包并供下层端环形缓存区管理设备读取数据；
上层端环形缓存区管理部件连接上行环形缓存区和下行环形缓存区，并提供供上层设备读、写数据的通用接口；此处通用接口即指上层设备在上层端环形缓存区管理部件中读、写数据时的调用的通用接口函数。上层端环形缓存区管理部件包括第一写入模块和第一读取模块，第一写入模块用于接收上层设备写入的数据包并将数据包写入下行环形缓存区，第一读取模块用于读取上行环形缓存区的可读数据；
下层端环形缓存区管理部件连接上行环形缓存区和下行环形缓存区，并提供供下层设备读、写数据的通用接口；此处通用接口即指下层设备在下层端环形缓存区管理部件中读、写数据时的调用的通用接口函数。下层端环形缓存区管理部件包括第二写入模块和第二读取模块，第二写入模块用于接收下层设备写入的数据包并将数据包写入上行环形缓存区，第二读取模块用于读取下行环形缓存区的可读数据。
上层端环形缓存区管理部件还包括第一初始化模块，第一初始化模块用于初始化下行环形缓存区可供第一写入模块写入数据的物理地址空间和上行环形缓存区可供第一读取模块读取数据的物理地址空间；下层端环形缓存区管理部件还包括第二初始化模块，第二初始化模块用于初始化上行环形缓存区可供第二写入模块写入数据的物理地址空间和下行环形缓存区可供第二读取模块读取数据的物理地址空间。
双口RAM包括MIDIO接口，上层端环形缓存区管理部件通过MIDIO接口连接上行环形缓存区。双口RAM包括AHB总线接口，上层端环形缓存区管理部件通过AHB总线接口连接下行环形缓存区。
第一写入模块和第二写入模块均包括一级写指针和二级写指针，二级写指针的值与第一写入模块写入下行环形缓存区的数据或第二写入模块写入上行环形缓存区的数据同步，一级写指针的值在二级写指针的值全部同步完毕后再更新至与二级写指针一致；仅一级写指针的值可被第一或第二读取部件同步读取。
第一读取模块和第二读取模块均包括一级读指针和二级读指针，二级读指针的值与第一读取模块读取上行环形缓存区的数据或第二读取模块读取下行环形缓存区的数据同步，一级读指针的值在二级读指针的值全部同步完毕后再更新至与二级读指针一致；仅一级读指针的值可被第一、第二写入部件同步写入。
本发明在上层端环形缓存区管理部件和在下层设备端设置下层端环形缓存区管理部件中均采用两级指针，一级读指针的值在二级读指针的值全部同步完毕后再更新至与二级读指针一致；一级写指针的值在二级写指针的值全部同步完毕后再更新至与二级写指针一致，仅一级写指针的值可被第一或第二读取部件同步读取，仅一级读指针的值可被第一、第二写入部件同步写入；从而实现第一、第二写入部件写入数据的同时，第一、第二读取部件可同步读取数据，即读写可同步进行，提升数据交互效率。
参见图2所示，本发明还公开了一种基于MSA协议的双向通信系统的实现方法，包括以下步骤：
S101，下层端环形缓存区管理部件接收下层设备发送来的数据包；
S102，下层端环形缓存区管理部件的第二写入模块将接收的数据包写入上行环形缓存区；
S103，上层端环形缓存区管理部件的第一读取模块将可读数据从上行环形缓存区中读出。
步骤S102包括：
步骤S1021，下层端环形缓存区管理部件的第二写入模块调用二级写指针检测上行环形缓存区状态，判断是否可以写入，若是，进入步骤S1022，若否，进入步骤S1025；
步骤S1022，第二写入模块调用二级写指针判断实际可写入的数据长度；
步骤S1023，第二写入模块调用AHB总线接口将数据写入上行环形缓存区，并同步更新二级写指针的值；
步骤S1024，第二写入模块更新一级写指针的值，使之与二级写指针的值相等，结束；
步骤S1025，进入等待状态，等待超时时，返回实际写入数据的长度为0。
步骤S103包括：
步骤S1031，上层端环形缓存区管理部件的第一读取模块调用二级读指针检测上行环形缓存区状态，判断是否可以读取，若是，进入步骤S1032，若否，进入步骤S1035；
步骤S1032，第一读取模块调用二级读指针判断实际可写入的数据长度；
步骤S1033，第一读取模块调用MIDIO接口将数据从上行环形缓存区中读出，并同步更新二级读指针的值；
步骤S1034，第一读取模块更新一级读指针的值，使之与二级读指针的值相等，结束；
步骤S1035，进入等待状态，等待超时时，返回实际读取数据的长度为0。
参见图3所示，基于MSA协议的双向通信系统的实现方法还包括以下步骤：
S201，上层端环形缓存区管理部件接收上层设备发送来的数据包；
S202，上层端环形缓存区管理部件的第一写入模块将接收的数据包写入下行环形缓存区；
S203，下层端环形缓存区管理部件的第二读取模块将可读数据从下行环形缓存区中读出。
本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (10)

1.一种基于MSA协议的双向通信系统，其用于连接上层设备和下层设备，其特征在于，所述双向通信系统包括双口RAM、上层端环形缓存区管理部件和下层端环形缓存区管理部件，其中：
所述双口RAM包括上行环形缓存区和下行环形缓存区；上行环形缓存区用于缓存下层设备通过下层端环形缓存区管理部件写入的数据包并供上层端环形缓存区管理设备读取数据；下行环形缓存区用于缓存上层设备通过上层端环形缓存区管理部件写入的数据包并供下层端环形缓存区管理设备读取数据；
所述上层端环形缓存区管理部件连接所述上行环形缓存区和下行环形缓存区，并提供供所述上层设备读、写数据的通用接口；所述上层端环形缓存区管理部件包括第一写入模块和第一读取模块，所述第一写入模块用于接收上层设备写入的数据包并将数据包写入下行环形缓存区，所述第一读取模块用于读取上行环形缓存区的可读数据；
所述下层端环形缓存区管理部件连接所述上行环形缓存区和下行环形缓存区，并提供供所述下层设备读、写数据的通用接口；所述下层端环形缓存区管理部件包括第二写入模块和第二读取模块，所述第二写入模块用于接收下层设备写入的数据包并将数据包写入上行环形缓存区，所述第二读取模块用于读取下行环形缓存区的可读数据。
2.如权利要求1所述的一种基于MSA协议的双向通信系统，其特征在于：所述上层端环形缓存区管理部件还包括第一初始化模块，所述第一初始化模块用于初始化下行环形缓存区可供所述第一写入模块写入数据的物理地址空间和所述上行环形缓存区可供第一读取模块读取数据的物理地址空间；所述下层端环形缓存区管理部件还包括第二初始化模块，第二初始化模块用于初始化上行环形缓存区可供所述第二写入模块写入数据的物理地址空间和所述下行环形缓存区可供第二读取模块读取数据的物理地址空间。
3.如权利要求1所述的一种基于MSA协议的双向通信系统，其特征在于：所述双口RAM包括MIDIO接口，所述上层端环形缓存区管理部件通过MIDIO接口连接所述上行环形缓存区。
4.如权利要求1所述的一种基于MSA协议的双向通信系统，其特征在于：所述双口RAM包括AHB总线接口，所述下层端环形缓存区管理部件通过AHB总线接口连接所述下行环形缓存区。
5.如权利要求1所述的一种基于MSA协议的双向通信系统，其特征在于：所述第一写入模块和所述第二写入模块均包括一级写指针和二级写指针，二级写指针的值与所述第一写入模块写入下行环形缓存区的数据或所述第二写入模块写入上行环形缓存区的数据同步，一级写指针的值在二级写指针的值全部同步完毕后再更新至与二级写指针一致；仅一级写指针的值可被第一读取模块或第二读取模块同步读取。
6.如权利要求1所述的一种基于MSA协议的双向通信系统，其特征在于：所述第一读取模块和所述第二读取模块均包括一级读指针和二级读指针，二级读指针的值与所述第一读取模块读取上行环形缓存区的数据或所述第二读取模块读取下行环形缓存区的数据同步，一级读指针的值在二级读指针的值全部同步完毕后再更新至与二级读指针一致；仅一级读指针的值可被第一写入模块或第二写入模块同步写入。
7.一种如权利要求1-6任意一项所述的一种基于MSA协议的双向通信系统的实现方法，其特征在于，包括以下步骤：
S101，下层端环形缓存区管理部件接收下层设备发送来的数据包；
S102，下层端环形缓存区管理部件的第二写入模块将接收的数据包写入上行环形缓存区；
S103，上层端环形缓存区管理部件的第一读取模块将可读数据从上行环形缓存区中读出。
8.如权利要求7所述的一种基于MSA协议的双向通信系统的实现方法，其特征在于：步骤S102包括：
步骤S1021，下层端环形缓存区管理部件的第二写入模块调用二级写指针检测上行环形缓存区状态，判断是否可以写入，若是，进入步骤S1022，若否，进入步骤S1025；
步骤S1022，第二写入模块调用二级写指针判断实际可写入的数据长度；
步骤S1023，第二写入模块调用AHB总线接口将数据写入上行环形缓存区，并同步更新二级写指针的值；
步骤S1024，第二写入模块更新一级写指针的值，使之与二级写指针的值相等，结束；
步骤S1025，进入等待状态，等待超时时，返回实际写入数据的长度为0。
9.如权利要求7所述的一种基于MSA协议的双向通信系统的实现方法，其特征在于：步骤S103包括：
步骤S1031，上层端环形缓存区管理部件的第一读取模块调用二级读指针检测上行环形缓存区状态，判断是否可以读取，若是，进入步骤S1032，若否，进入步骤S1035；
步骤S1032，第一读取模块调用二级读指针判断实际可读取的数据长度；
步骤S1033，第一读取模块调用MIDIO接口将数据从上行环形缓存区中读出，并同步更新二级读指针的值；
步骤S1034，第一读取模块更新一级读指针的值，使之与二级读指针的值相等，结束；
步骤S1035，进入等待状态，等待超时时，返回实际读取数据的长度为0。
10.如权利要求7所述的一种基于MSA协议的双向通信系统的实现方法，其特征在于，还包括以下步骤：
S201，上层端环形缓存区管理部件接收上层设备发送来的数据包；
S202，上层端环形缓存区管理部件的第一写入模块将接收的数据包写入下行环形缓存区；
S203，下层端环形缓存区管理部件的第二读取模块将可读数据从下行环形缓存区中读出。
CN201710109188.7A 2017-02-27 2017-02-27 一种基于msa协议的双向通信系统及其实现方法 Active CN106936901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710109188.7A CN106936901B (zh) 2017-02-27 2017-02-27 一种基于msa协议的双向通信系统及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710109188.7A CN106936901B (zh) 2017-02-27 2017-02-27 一种基于msa协议的双向通信系统及其实现方法

Publications (2)

Publication Number Publication Date
CN106936901A CN106936901A (zh) 2017-07-07
CN106936901B true CN106936901B (zh) 2019-09-17

Family

ID=59424201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710109188.7A Active CN106936901B (zh) 2017-02-27 2017-02-27 一种基于msa协议的双向通信系统及其实现方法

Country Status (1)

Country Link
CN (1) CN106936901B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107423148A (zh) * 2017-07-26 2017-12-01 广州路派电子科技有限公司 一种适用于多任务调度环境下的双缓冲协议数据分析系统
CN109922159B (zh) * 2019-03-27 2021-10-08 宁波大学 一种物联网设备间云端双向虚拟连接的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120065576A (ko) * 2010-12-13 2012-06-21 (주)다윈텍 엠엘에이의 라이트 속도를 향상시키기 위한 데이터 라이트 장치 및 그 방법
CN103246542B (zh) * 2012-02-01 2017-11-14 中兴通讯股份有限公司 智能缓存及智能终端
US9729659B2 (en) * 2013-03-14 2017-08-08 Microsoft Technology Licensing, Llc Caching content addressable data chunks for storage virtualization

Also Published As

Publication number Publication date
CN106936901A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
CN102023956B (zh) 集成电路芯片中串行外设从器件接口结构及数据读写方法
WO2016123885A1 (zh) Cpci总线和isa总线的协议转换器和转换方法
CN103150279B (zh) 一种主机与基板管理控制器共享设备的方法
CN106648896B (zh) 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法
CN101866328A (zh) 一种自动访问的串行总线读写控制方法
CN105793715A (zh) 互连重定时器增强
WO2013180691A1 (en) Peer-to-peer interrupt signaling between devices coupled via interconnects
CN108255776B (zh) 一种兼容apb总线的i3c主设备、主从系统及通信方法
WO2014206289A1 (en) Method and apparatus for outputting log information
CN109117407A (zh) 一种管理板卡与服务器
CN102073611B (zh) 一种i2c总线控制系统及方法
CN106936901B (zh) 一种基于msa协议的双向通信系统及其实现方法
CN107562672A (zh) 一种提高矢量网络分析仪数据传输速率的系统及方法
CN103984240A (zh) 一种基于反射内存网的分布式实时仿真方法
CN104714907B (zh) 一种pci总线转换为isa和apb总线设计方法
CN102263698A (zh) 虚拟通道的建立方法、数据传输的方法及线卡
CN104050133A (zh) 一种基于fpga实现dsp与pc借助pcie总线进行通信的通信装置与通信方法
CN109656856A (zh) 利用fpga实现非复用总线与复用总线互联装置及方法
CN103559095B (zh) 用于继电保护领域的双核多处理器架构的数据同步方法
CN104714918A (zh) 主机环境下高速fc总线数据接收及缓冲方法
CN204256732U (zh) 基于PCI-Express接口的高速数据传输装置
CN101986613A (zh) 一种通用异步串行通信控制器
CN113038138A (zh) 一种嵌入式图像处理及回传系统
CN104572515B (zh) 跟踪模块、方法、系统和片上系统芯片
CN103412849A (zh) ARM处理器的NoC资源网络接口及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant