CN106935692A - 光电子半导体芯片和用于制造光电子半导体芯片的方法 - Google Patents

光电子半导体芯片和用于制造光电子半导体芯片的方法 Download PDF

Info

Publication number
CN106935692A
CN106935692A CN201610852845.2A CN201610852845A CN106935692A CN 106935692 A CN106935692 A CN 106935692A CN 201610852845 A CN201610852845 A CN 201610852845A CN 106935692 A CN106935692 A CN 106935692A
Authority
CN
China
Prior art keywords
silver mirror
semiconductor chip
layer sequence
opto
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610852845.2A
Other languages
English (en)
Other versions
CN106935692B (zh
Inventor
卡伊·格尔克
科比尼安·佩尔茨尔迈尔
理查德·弗勒特尔
克里斯蒂安·施密特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN106935692A publication Critical patent/CN106935692A/zh
Application granted granted Critical
Publication of CN106935692B publication Critical patent/CN106935692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

在至少一个实施形式中,光电子半导体芯片(1)具有用于产生电磁辐射的半导体层序列(2)以及银镜(3)。银镜(3)设置在半导体层序列(2)上。银镜(3)的银添加有氧。氧在银镜(3)中的重量份额优选至少为10‑5并且更优选最高为10%。

Description

光电子半导体芯片和用于制造光电子半导体芯片的方法
本申请是已经于2012年9月19日提交的国际申请号:PCT/EP2012/068431,国家申请号:201280048326.0,发明名称为:“光电子半导体芯片和用于制造光电子半导体芯片的方法”的PCT国际申请的分案申请。
技术领域
提出一种光电子半导体芯片。此外,提出一种用于制造这样的光电子半导体芯片的方法。
发明内容
待实现的目的在于,提出一种特别高效节能地发射辐射的光电子半导体芯片。
根据光电子半导体芯片的至少一个实施形式,所述光电子半导体芯片包括半导体层序列。半导体芯片的半导体层序列优选基于III-V族化合物半导体材料。半导体材料优选是氮化物化合物半导体材料如AlnIn1-n-mGamN或也是磷化物化合物半导体材料如AlnIn1-n- mGamP,其中分别有0≤n≤1,0≤m≤1并且n+m≤1。同样地,半导体材料能够是AlxGa1-xAs,其中0≤x≤1。在此,半导体层序列能够具有掺杂物以及附加的组成部分。然而,为了简单性仅说明半导体层序列的晶格的主要组成部分,即Al、As、Ga、In、N或P,即使这些主要组成部分能够部分地由少量的其他物质替代和/或补充时也如此。
半导体层序列包含具有至少一个pn结和/或具有一个或多个量子阱结构的有源层。在半导体芯片运行时,在有源层中产生电磁辐射。辐射的波长优选位于紫外的和/或可见的光谱范围中、尤其位于在420nm和680nm之间、例如在440nm和480nm之间的波长处,其中包括边界值。
根据至少一个实施形式,半导体芯片是发光二极管,简称LED。此外,半导体芯片优选设立为用于发射蓝光或白光。
根据至少一个实施形式,半导体芯片包括银镜。银镜设置在半导体层序列上并且设立为用于反射在有源层中产生的辐射,尤其沿朝向半导体芯片的辐射出射面的方向反射。银镜优选镜面反射。因此,换言之,银镜不是漫反射的镜。
根据半导体芯片的至少一个实施形式,银镜添加有氧。因此,换言之,银镜除了简称为Ag的银以外也具有简称为O的氧作为主要材料组分。
根据光电子半导体芯片的至少一个实施形式,银镜的氧的重量份额为至少10-6或至少10-5或至少10-4或至少0.1%或至少1%。替选地或附加地,氧的重量份额为最高10%或最高1%或最高0.1%或最高10-4或最高10-5。因此,换言之,在银镜中不存在或基本上不存在纯的氧化银,而可能的是,能够将氧理解为对银镜的银一种掺杂。
在至少一个实施形式中,光电子半导体芯片具有用于产生电磁辐射的半导体层序列以及银镜。银镜设置在半导体层序列上。银镜的银添加有氧。银镜中的氧的重量份额优选为至少10-5并且更优选为最高10%。
通过这样的银镜能够实现特别有效地发射辐射的光电子半导体芯片。这样的银镜用于半导体芯片的应用此外基于下述知识:
为了尤其在p侧上电接触光电子半导体芯片如发光二极管,在半导体材料上施加金属的或含金属的材料。在此,在金属和半导体材料之间形成接触电阻。所述接触电阻与真正的产生光的有源层构成串联电阻。为了能够有效地运行半导体芯片,需要尽可能小的接触电阻。
为了降低接触电阻可能的是,在镜和半导体层序列之间安置中间层。例如,中间层通过由铂或镍构成的薄层形成,其中所述中间层的厚度典型地小于1nm或小于5nm。当然,这样的材料如铂或镍与银相比尤其在蓝色的光谱范围中具有较小的反射率。因此,虽然通过应用这种材料能够降低接触电阻,但是镜的反射率降低。
通过在银镜中引入相对少量的氧,同样实现接触电阻的降低。另一方面,通过引入氧,银镜的反射率不会降低或者不会显著地降低。因此,通过包含相对少量的氧的银镜,能够实现特别高效节能地发射辐射的半导体芯片。然而,由于氧化银的棕色的染色和在氧化银处对可见辐射的相对小的反射率,当然不应过高地分配氧含量。
根据半导体芯片的至少一个实施形式,银镜局部地或遍布地直接施加在具有有源层的半导体层序列上。因此,换言之,银镜的材料与半导体层序列的半导体材料至少局部地直接地、物理地接触。
根据半导体芯片的至少一个实施形式,银镜仅由物质银和氧构成。银镜由银和氧构成尤其表示:通过其他物质产生的杂质最高为100ppm或最高为10ppm。在此,ppm表示以重量或原子量计的百万分率,英语为parts per million。
根据半导体芯片的至少一个实施形式,在银镜的背离半导体层序列的一侧上安置覆盖层。覆盖层与银镜优选至少局部地直接地、物理地接触并且构成为透氧的。
根据半导体芯片的至少一个实施形式,覆盖层具有金属氧化物或由一种或多种金属氧化物构成。尤其,覆盖层由简称为TCO的透明的、能传导的金属氧化物制成。为了调节电导率,覆盖层的金属氧化物能够添加有掺杂物。
根据半导体芯片的至少一个实施形式,覆盖层由简称为ZnO的氧化锌或由掺杂的氧化锌如ZnO:Ga或ZnO:Si构成。
根据半导体芯片的至少一个实施形式,覆盖层的厚度至少为10nm或至少为20nm或至少为35nm。替选地或附加地,覆盖层的厚度最高为1μm或最高为500nm或最高为150nm或最高为100nm或最高为80nm。通过这样的厚度能够实现覆盖层的透氧性。因此,换言之,能够借助于热感应的扩散使氧穿过覆盖层。
根据半导体芯片的至少一个实施形式,半导体层序列具有子层。子层优选直接邻接于银镜。子层优选是p型掺杂的并且基于GaN、基于AlInGaN或基于AlGaN。
根据半导体芯片的至少一个实施形式,子层的厚度至少为2nm或至少为5nm。替选地或附加地,子层具有最高250nm或最高50nm或最高20nm的厚度。尤其,子层的厚度大约为10nm。
根据半导体芯片的至少一个实施形式,子层掺杂有镁或掺杂有其他的p型掺杂物。子层中的掺杂物浓度优选至少为1×10-19cm-3或至少为5×10-19cm-3。替选地或附加地,掺杂物浓度最高为2×1020cm-3或最高为1.5×1020cm-3。换言之,子层优选为薄的、p型高掺杂的GaN层。
根据半导体芯片的至少一个实施形式,在银镜和半导体层序列之间存在边界层。边界层能够通过来自银镜中的材料、即银和氧和半导体层序列的材料、即尤其镓、氮、铝、铟和/或镁的混合物构成。换言之,边界层是从半导体层序列的材料组成至银镜的材料组成的过渡层。边界层的厚度优选最高为5nm或最高为1.0nm或最高为0.5nm或最高为0.25nm。
根据半导体芯片的至少一个实施形式,在半导体层序列的子层中和/或在边界层中的氧浓度最高为1×1015cm-3或最高为1×1016cm-3或最高为1×1017cm-3。因此,换言之,子层和/或边界层不会目的明确地掺杂有氧。
根据半导体芯片的至少一个实施形式,银镜的厚度至少为50nm或至少为70nm或至少为90nm或至少为110nm。替选地或附加地,银镜的厚度最高为5μm或最高为1.1μm或最高为300nm。通过银镜的这样的厚度,一方面能够实现银镜的足够高的反射率,因为在半导体层序列中产生的辐射不能够穿透或穿过银镜。另一方面,在这样的厚度下,氧能够穿透银镜并且到达至边界层和/或子层和/或半导体层序列。
根据半导体芯片的至少一个实施形式,在边界层中存在比在子层中和/或比在半导体层序列的其余部分中更高的氧浓度。此外可行的是,在边界层中的氧份额可能大于或等于在银镜中的氧份额。例如,边界层尤其直接在半导体层序列上具有Ag2O层或AgOx层或由其构成。因此,能够直接在半导体层序列上大面积地或局部地构成Ag2O层或AgOx层。
根据至少一个实施形式,在银镜和半导体层序列之间的过渡区域具有最高2nm或最高1nm的厚度。所述厚度例如能够借助于简称为TEM的透射电子显微镜来确定。借助于简称为SIMS的二次离子质谱,由于通常过小的深度分辨率不能可靠地确定所述厚度。
根据至少一个实施形式,在银镜中除了Ag和O以外的物质的重量份额最高为5×10-5或最高为1×10-5。此外,半导体层序列的邻接于银镜的子层由p型掺杂的GaN构成。Al和/或In的混入量在所述GaN层中计为各最高为5原子%的份额,Si和/或Ge的混入量位于各最高2原子%。除了Ga、N、Al、In、Si和Ge之外的其他组成部分在所述GaN层中计为整体上最高1原子%的份额。
根据至少一个实施形式,在银镜和覆盖层之间的过渡区域的厚度最高为10nm。换言之,在所述厚度之内,AgOx的材料组成转变为覆盖层的材料。银镜的在朝向覆盖层的一侧上的、例如微米级的可能的粗糙部在此不予考虑。在此,银镜的厚度例如位于100nm和500nm之间,其中包括边界值。
如果覆盖层由掺杂有Ga的材料构成,那么Ga能够沿朝向半导体层序列的方向透入到银镜中直至100nm的深度。覆盖层中的Ga份额优选最高为0.1重量%。覆盖层中的Ga份额优选为银镜中的Ga份额的至少10倍或至少100倍或至少1000倍。
根据至少一个实施形式,覆盖层由氧化锡、氧化铟或简称为ITO的铟锡氧化物制成。除了二元的金属氧化物如ZnO、SnO2或In2O3以外,三元的金属氧化物如Zn2SnO4、ZnSnO3、MgIn2O4、Zn2In2O5或In4Sn3O12或由其构成的混合物也属于用于覆盖层的可能的材料。覆盖层不必由具有化学计量的组成的材料形成。覆盖层优选是掺杂的。
根据至少一个实施形式,银镜中的氧份额沿远离覆盖层的方向单调地或严格单调地减少或者是恒定的。在半导体层序列和银镜之间的过渡区域中,氧份额能够是较高的或最高的,尤其在过渡区域中形成GaO或GaOH的情况下。
此外,提出一种用于制造光电子半导体芯片的方法。尤其,能够借助所述方法制造如在一个或多个上述实施形式中所描述的半导体芯片。因此,光电子半导体芯片的特征也公开用于在这里描述的方法,并且反之亦然。
在方法的至少一个实施形式中,所述方法至少具有下述步骤,优选以给出的顺序:
-提供具有设为用于产生辐射的有源层的半导体层序列;
-将银镜施加到半导体层序列上;
-对银镜的银添加氧,
其中添加的氧的重量份额以银镜的银计优选位于10-5和10%之间,其中包括边界值;以及
-制成半导体芯片。
根据方法的至少一个实施形式,将银镜在含氧的环境中退火。
根据方法的至少一个实施形式,当在银镜中添加氧期间露出覆盖层。因此,换言之,氧穿过覆盖层、尤其从含氧的环境中到达银镜。
根据方法的至少一个实施形式,其中在银镜上施加覆盖层,在添加氧时,方法温度位于100℃和500℃之间、尤其位于300℃和500℃之间或者位于350℃和450℃之间,其中包括边界值。
根据方法的至少一个实施形式,氧的添加在氧气分压至少为2mbar或至少为20mbar或至少为100mbar的环境下进行。替选地或附加地,氧气分压力最高为500mbar或最高为300mbar或最高为200mbar或最高为100mbar或最高为50mbar。
根据方法的至少一个实施形式,其中氧的添加在明显高于室温的温度下进行,氧的添加的持续时间至少为10s或至少为30s或最少为2分钟或至少为5分钟或至少为10分钟。替选地或附加地,用于氧添加的所述持续时间最高为1小时或最高为40分钟或最高为30m分钟。尤其能够以短的、所谓的瞬间(Flash)的形式添加氧。
根据方法的至少一个实施形式,在添加氧时露出银镜。因此,换言之,银镜的背离半导体层序列的边界面暴露于含氧的环境。
根据方法的至少一个实施形式,其中银镜不具有覆盖层,氧的添加在最低0℃或最低10℃或最低18℃的温度下进行。因此,替选地或附加地,在添加氧时的温度优选最高为50℃或最高为80℃或最高为130℃。
根据方法的至少一个实施形式,其中银镜不具有覆盖层,氧的添加的持续时间至少为15小时或至少为10小时或至少为5小时或至少为2小时。可能的是,所述持续时间最多为48小时或最多为36小时或最多为24小时。
附图说明
在下文中,参照附图根据实施例详细阐述这里所描述的光电子半导体芯片以及这里所描述的方法。在此,相同的附图标记在各个附图中说明相同的元件。然而,在此示出不合乎比例的关系,更确切地说,为了更好的理解能够夸大地示出各个元件。
附图示出:
图1示出用于制造这里所描述的光电子半导体芯片的这里所描述的方法的示意图,以及
图2至4示出这里所描述的光电子半导体芯片的实施例的示意图。
具体实施方式
图1以示意剖面图图解说明用于制造光电子半导体芯片1的方法的一个实施例。
根据图1A,提供具有用于产生电磁辐射的有源层的半导体层序列2。半导体层序列2基于AlInGaN。在垂直于半导体层序列2的生长方向G定向的主侧25上直接施加有银镜3。
银镜的施加例如借助于蒸镀或借助于溅镀来实现。银镜3的材料优选是纯银。用于银镜3的材料的杂质优选最高计为100ppm。银镜3沿着生长方向G的厚度例如大约为140nm。
根据图1B,覆盖层4被直接施加到银镜3上。覆盖层4由金属氧化物、如ZnO构成。例如,覆盖层4具有大约50nm的厚度。通过覆盖层4能够避免:在明显高于室温的温度下,在银镜3上构成银滴,即发生银的去润湿(Entnetzung)。
在图1C中图解说明将氧添加到银镜3中。在大约20分钟的持续时间中并且在大约400℃的温度下,银镜3连同露出的覆盖层4暴露于气流S。气流S由氮气-氧气混合物构成。氧含量例如大约为0.2%。环境压强总计例如大约为1000mbar。
替选地可行的是,能够在不同于所述值的温度、氧气分压和持续时间的情况下在银镜3中引入氧。温度选择得越高,氧含量还有添加氧的持续时间优选就选择得越低。
氧能够在银镜3中通过扩散均匀地或基本上均匀地分布。同样可能的是,氧积聚在银镜3和半导体层序列2之间的边界上或者银镜3中的氧含量沿朝向半导体层序列2的方向降低。
在图1D中示出,金属层5被施加到覆盖层4上。金属层5优选是金层或是铂层。代替金属层5或除了金属层5以外,也能够使用由简称为TCO的透明的、能传导的氧化物构成的层。
银镜3对蓝光的反射率不会由于氧的添加而降低或显著降低。尤其,对具有大约445nm的波长的蓝光的反射率位于93%和96%之间,并且对具有大约700nm的波长的红光的反射率位于97%和98%之间,其中包括边界值。
在图1A至1D中示出的方法步骤优选在整个晶片上进行,在所述晶片上生长半导体层序列2。方法步骤如将半导体层序列2分割为单独的半导体芯片1以及安置半导体芯片1的其他组成部分如电接触部、钝化层或焊料层以及制造粗糙部以改进光耦合输出效率未在附图中示出。例如,半导体芯片1如在文献US 2010/0171135A1中所说明的那样构造,其公开内容通过参引并入本文。
在图2中图解说明半导体芯片1的另一个实施例。根据图2,半导体芯片1不具有覆盖层4。金属层5直接施加在银镜3上。这样的如在图2中示出的半导体芯片1能够如下地制造:
将由纯银构成的银镜3施加到半导体层序列2上。在露出的银镜3之上引导气流或者银镜3暴露于含氧的环境。例如,将氧添加到银镜3中随后在大约20℃的室温下、在超过24小时的时间间隔中并且在氧气分压大约为190mbar以及总压强大约为1000mbar的情况下并且在无尘室条件下进行。
不同于在图2中所示出的,同样可能的是,在银镜3和金属层5之间安置覆盖层。此外,不同于根据图1,覆盖层当然在添加氧之后才施加到银镜3上。
在图3中可见光电子半导体芯片1的另一个实施例。在银镜3处,半导体层序列2具有子层20。子层20由p型掺杂的GaN制成。子层20具有大约50nm的厚度并且以大约1×1020cm-3的浓度掺杂有镁。
半导体层序列2的沿远离银镜3的方向邻接于子层20的区域同样优选是p型掺杂的,尤其掺杂有镁。在子层20之下的所述区域的掺杂物浓度沿着生长方向G来看优选最高为1×10-20cm-3或最高为1×1018cm-3。同样地,当沿着生长方向跟随有高掺杂的接触层例如子层20时,所述区域能够是未掺杂的。这样的子层20也能够存在于所有其他的实施例中。
根据图3,在银镜3和子层20之间存在边界层23。在厚度优选最高为0.5nm的边界层23中,银镜3的材料组成过渡成子层20的材料组成。优选不同于在半导体层序列2的其他部分中,在边界层23中能够存在与在银镜3中类似的氧浓度。在银镜3和半导体层序列2或子层20之间也可能不存在清楚形成的边界层23。
在图4中图解示出半导体芯片1的另一个实施例。局部地在银镜3和半导体层序列2之间安置具有低的光学折射率的材料6。低的光学折射率表示,材料6的折射率例如比半导体层序列2的折射率至少小0.5。由此,材料6能够用作全反射的镜层。例如,材料6由氮化硅或氧化硅构成并且尤其是电绝缘的。因此,半导体层序列2的电接触经由大量岛状的区域进行,在所述岛状的区域中,银镜3与半导体层序列2直接接触。
如也在所有其他实施例中那样,覆盖层4优选是能导电的,使得半导体层序列2的电接触能够穿过覆盖层4进行。对此替选地,可能的是,例如在根据图1的制造方法中,在将氧引入到银镜3中之后移除覆盖层4。
通过银镜3中的氧,半导体层序列2和银镜3之间的接触电压下降。这能够归因于在银镜3和半导体层序列2之间的边界上的氧。与除了银镜3中的氧以外都相同的半导体芯片相比,接触电压下降大约3%。在具有1mm2大小的半导体芯片中,正向电压在大约350mA的电流下从大约3.1V下降大约100mV至大约3.0V。
在这里描述的发明不局限于根据实施例进行的描述。更确切地说,本发明包括每个新特征以及特征的任意的组合,这尤其是包含在权利要求中的特征的任意的组合,即使所述特征或所述组合自身没有明确地在权利要求中或实施例中说明时也如此。
所述申请要求德国专利申请10 2011 115 299.0的优先权,其公开内容通过参引并入本文。
根据本公开的实施例,还公开了以下附记:
1.一种光电子半导体芯片(1),具有:
-半导体层序列(2)和
-银镜(3),
其中所述银镜(3)设置在所述半导体层序列(2)上,
并且其中所述银镜(3)的银以至少为10-5并且最高为10%的重量份额添加有氧。
2.根据上一项附记所述的光电子半导体芯片(1),
其中所述银镜(3)直接地安置在所述半导体层序列(2)上,
其中所述银镜(3)和所述半导体层序列(2)之间的过渡区域具有最高2nm的厚度,
其中所述银镜(3)中的氧的重量份额位于10-5和10-3之间,其中包括边界值,
其中所述银镜(3)中的除了Ag和O以外的物质的重量份额最高为5×10-5,并且
其中所述半导体层序列(2)的邻接于所述银镜(3)的子层(20)由p型掺杂的GaN构成,并且Al和/或In的混入量计为各最高5原子%,Si和/或Ge的混入量计为各最高2原子%并且除了Ga、N、Al、In、Si和Ge以外的其他组成部分计为整体最高1原子%的份额。
3.根据上述附记中任一项所述的光电子半导体芯片(1),
其中所述银镜(3)由银和氧构成,
其中其他物质的杂质最高为100ppm。
4.根据上述附记中任一项所述的光电子半导体芯片(1),
其中直接在所述银镜(3)的背离所述半导体层序列(2)的一侧上安置覆盖层(4),
其中所述覆盖层(4)包括金属氧化物或者由一种或多种金属氧化物构成。
5.根据上一项附记所述的光电子半导体芯片(1),
其中所述覆盖层(4)由ZnO或由掺杂的ZnO构成并且具有至少20nm并且最高500nm的厚度。
6.根据上述附记中任一项所述的光电子半导体芯片(1),
其中所述半导体层序列(2)的邻接于所述银镜(3)的子层(20)由p型掺杂的GaN或由p型掺杂的InAlGaN构成。
7.根据上一项附记所述的光电子半导体芯片(1),
其中所述子层(20)具有在2nm和20nm之间的厚度,其中包括边界值,掺杂物是镁并且掺杂物浓度位于1×1019cm-3和2×1020cm-3之间,其中包括边界值。
8.根据上述附记中任一项所述的光电子半导体芯片(1),
其中所述银镜(3)和所述半导体层序列(2)之间的边界层(23)具有最高5nm的厚度,
其中在所述边界层(23)中存在银、氧、GaN、铝、铟和/或镁。
9.根据上述附记中任一项所述的光电子半导体芯片(1),
其中所述子层(20)中的氧浓度最高为1×1016cm-3
10.根据上述附记中任一项所述的光电子半导体芯片(1),
其中所述银镜(3)的厚度位于70nm和300nm之间,其中包括边界值。
11.根据上述附记中任一项所述的光电子半导体芯片(1),
其中所述银镜(3)中的氧的重量份额在0.01%和1.0%之间,其中包括边界值。
12.一种用于制造光电子半导体芯片(1)的方法,所述方法具有下述步骤:
-提供半导体层序列(2);
-将银镜(3)施加到所述半导体层序列(2)上;
其中对所述银镜(3)的银以至少10-5并且最高10%的重量份额添加氧;以及
-制成所述半导体芯片(1)。
13.根据上一项附记所述的方法,
其中
-直接在所述银镜(3)的背离所述半导体层序列(2)的一侧上施加覆盖层(4);
-所述覆盖层(4)包括金属氧化物或由一种或多种金属氧化物构成,并且所述覆盖层(4)的厚度位于20nm和500nm之间,其中包括边界值;
-在添加氧的期间露出所述覆盖层(4);
-在添加氧时,温度在100℃和550℃之间,其中包括边界值;
-在氧气分压为2mbar和200mbar之间的环境下进行上述添加,其中包括边界值;以及
-在2分钟和40分钟之间的时间间隔中进行添加,其中包括边界值。
14.根据附记12所述的方法,
其中在添加氧时,
-所述银镜(3)露出;
-温度在10℃和80℃之间,其中包括边界值;
-氧气分压位于100mbar和300mbar之间,其中包括边界值;
以及上述添加的持续时间位于10小时和36小时之间,其中包括边界值。

Claims (14)

1.一种光电子半导体芯片(1),具有:
-半导体层序列(2)和
-银镜(3),
其中
-所述银镜(3)设置在所述半导体层序列(2)上,
并且其中所述银镜(3)的银以至少为10-5并且最高为10%的重量份额添加有氧,
-所述银镜(3)直接地安置在所述半导体层序列(2)上,
-所述银镜(3)由银和氧构成并且其他物质的杂质最高为100ppm,并且
-直接在所述银镜(3)的背离所述半导体层序列(2)的一侧上安置覆盖层(4),所述覆盖层包括金属氧化物,并且
-局部地在所述银镜(3)和所述半导体层序列(2)之间安置有具有低的光学折射率的材料(6),使得所述材料(6)的折射率比所述半导体层序列(2)的折射率至少小0.5,并且使得所述半导体层序列(2)的电接触经由多个岛状的区域实现,在所述区域中,所述银镜(3)与所述半导体层序列(2)直接接触。
2.根据权利要求1所述的光电子半导体芯片(1),
其中所述银镜(3)和所述半导体层序列(2)之间的过渡区域具有最高2nm的厚度,
其中所述银镜(3)中的氧的重量份额位于10-5和10-3之间,其中包括边界值,
其中所述银镜(3)中的除了Ag和O以外的物质的重量份额最高为5×10-5
3.根据权利要求1或2所述的光电子半导体芯片(1),
其中直接在所述覆盖层(4)的背离所述半导体层序列(2)的一侧上施加有金属层(5),
其中所述金属层(5)是金层或铂层。
4.根据权利要求1或2所述的光电子半导体芯片(1),
其中所述半导体层序列(2)的邻接于所述银镜(3)的子层(20)由p型掺杂的GaN构成,并且Al和In的混入量计为各最高5原子%,Si和Ge的混入量计为各最高2原子%并且除了Ga、N、Al、In、Si和Ge以外的其他组成部分计为整体最高1原子%的份额。
5.根据权利要求1所述的光电子半导体芯片(1),
其中所述覆盖层(4)由ZnO或由掺杂的ZnO构成并且具有至少20nm并且最高500nm的厚度。
6.根据权利要求1、2和5中任一项所述的光电子半导体芯片(1),
其中所述半导体层序列(2)的邻接于所述银镜(3)的子层(20)由p型掺杂的GaN或由p型掺杂的InAlGaN构成。
7.根据权利要求6所述的光电子半导体芯片(1),
其中所述子层(20)具有在2nm和20nm之间的厚度,其中包括边界值,掺杂物是镁并且掺杂物浓度位于1×1019cm-3和2×1020cm-3之间,其中包括边界值。
8.根据权利要求1所述的光电子半导体芯片(1),
其中所述银镜(3)和所述半导体层序列(2)之间的边界层(23)具有最高5nm的厚度,
其中在所述边界层(23)中存在银、氧、GaN、铝、铟和/或镁。
9.根据权利要求6所述的光电子半导体芯片(1),
其中所述子层(20)中的氧浓度最高为1×1016cm-3
10.根据权利要求1、2、5和8中任一项所述的光电子半导体芯片(1),
其中所述银镜(3)的厚度位于70nm和300nm之间,其中包括边界值。
11.根据权利要求1、2、5和8中任一项所述的光电子半导体芯片(1),
其中所述银镜(3)中的氧的重量份额在0.01%和1.0%之间,其中包括边界值。
12.一种用于制造根据权利要求1所述的光电子半导体芯片(1)的方法,所述方法具有下述步骤:
-提供半导体层序列(2);
-将银镜(3)施加到所述半导体层序列(2)上;
其中对所述银镜(3)的银以至少10-5并且最高10%的重量份额添加氧;以及
-制成所述半导体芯片(1)。
13.根据权利要求12所述的方法,
其中
-直接在所述银镜(3)的背离所述半导体层序列(2)的一侧上施加覆盖层(4);
-所述覆盖层(4)包括金属氧化物或由一种或多种金属氧化物构成,并且所述覆盖层(4)的厚度位于20nm和500nm之间,其中包括边界值;
-在添加氧的期间露出所述覆盖层(4);
-在添加氧时,温度在100℃和550℃之间,其中包括边界值;
-在氧气分压为2mbar和200mbar之间的环境下进行添加,其中包括边界值;以及
-在2分钟和40分钟之间的时间间隔中进行上述添加,其中包括边界值。
14.根据权利要求12所述的方法,
其中在添加氧时,
-所述银镜(3)露出;
-温度在10℃和80℃之间,其中包括边界值;
-氧气分压位于100mbar和300mbar之间,其中包括边界值;
以及上述添加的持续时间位于10小时和36小时之间,其中包括边界值。
CN201610852845.2A 2011-09-29 2012-09-19 光电子半导体芯片和用于制造光电子半导体芯片的方法 Active CN106935692B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011115299.0A DE102011115299B4 (de) 2011-09-29 2011-09-29 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102011115299.0 2011-09-29
CN201280048326.0A CN103843162B (zh) 2011-09-29 2012-09-19 光电子半导体芯片和用于制造光电子半导体芯片的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280048326.0A Division CN103843162B (zh) 2011-09-29 2012-09-19 光电子半导体芯片和用于制造光电子半导体芯片的方法

Publications (2)

Publication Number Publication Date
CN106935692A true CN106935692A (zh) 2017-07-07
CN106935692B CN106935692B (zh) 2019-02-22

Family

ID=47044969

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610852845.2A Active CN106935692B (zh) 2011-09-29 2012-09-19 光电子半导体芯片和用于制造光电子半导体芯片的方法
CN201280048326.0A Active CN103843162B (zh) 2011-09-29 2012-09-19 光电子半导体芯片和用于制造光电子半导体芯片的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280048326.0A Active CN103843162B (zh) 2011-09-29 2012-09-19 光电子半导体芯片和用于制造光电子半导体芯片的方法

Country Status (7)

Country Link
US (1) US8816373B2 (zh)
JP (1) JP5889413B2 (zh)
KR (1) KR101869586B1 (zh)
CN (2) CN106935692B (zh)
DE (1) DE102011115299B4 (zh)
TW (1) TWI470835B (zh)
WO (1) WO2013045328A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012104553A1 (de) * 2012-05-25 2013-11-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2014054224A1 (ja) * 2012-10-01 2014-04-10 パナソニック株式会社 構造体及びその製造方法、並びに構造体を用いた窒化ガリウム系半導体発光素子及びその製造方法
US10468361B2 (en) * 2015-08-27 2019-11-05 Mikro Mesa Technology Co., Ltd. Method of manufacturing light emitting diodes having a supporting layer attached to temporary adhesive
US10325889B1 (en) 2018-01-12 2019-06-18 Mikro Mesa Technology Co., Ltd. Display device including LED devices with selective activation function

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165928A (zh) * 2006-10-18 2008-04-23 三星电机株式会社 多重反射层电极以及含有该电极的化合物半导体发光器件
JP2008171884A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc 電極の形成方法
JP2009535802A (ja) * 2006-04-25 2009-10-01 ソウル オプト デバイス カンパニー リミテッド 金属電極の形成方法、半導体発光素子の製造方法及び窒化物系化合物半導体発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203978A (ja) * 2000-12-28 2002-07-19 Canon Inc 光起電力素子モジュールの短絡欠陥検出方法及び短絡欠陥修復方法
KR100590532B1 (ko) * 2003-12-22 2006-06-15 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
EP1548852B1 (en) * 2003-12-22 2013-07-10 Samsung Electronics Co., Ltd. Top-emitting nitride-based light emitting device and method of manufacturing the same
KR100896564B1 (ko) * 2004-08-31 2009-05-07 삼성전기주식회사 반사전극 및 이를 구비하는 화합물 반도체 발광소자
CN1330011C (zh) * 2004-12-17 2007-08-01 北京工业大学 低接触电阻、低光吸收、全角高反射的led电极
TWI292631B (en) * 2005-02-05 2008-01-11 Epistar Corp Light emitting diode and method of the same
KR100725610B1 (ko) * 2006-04-18 2007-06-08 포항공과대학교 산학협력단 오믹 전극 형성 방법 및 반도체 발광 소자
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するiii族窒化物系化合物半導体発光素子
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5258707B2 (ja) * 2009-08-26 2013-08-07 株式会社東芝 半導体発光素子
JP2011071316A (ja) * 2009-09-25 2011-04-07 Panasonic Electric Works Co Ltd 半導体発光素子、及び照明装置
DE102010035489A1 (de) * 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelement
DE102011114671A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012104671B4 (de) * 2012-05-30 2020-03-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer aktiven Zone für einen optoelektronischen Halbleiterchip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009535802A (ja) * 2006-04-25 2009-10-01 ソウル オプト デバイス カンパニー リミテッド 金属電極の形成方法、半導体発光素子の製造方法及び窒化物系化合物半導体発光素子
CN101165928A (zh) * 2006-10-18 2008-04-23 三星电机株式会社 多重反射层电极以及含有该电极的化合物半导体发光器件
JP2008171884A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc 電極の形成方法

Also Published As

Publication number Publication date
DE102011115299A1 (de) 2013-04-04
CN103843162B (zh) 2016-10-19
DE102011115299B4 (de) 2023-04-27
KR101869586B1 (ko) 2018-06-20
JP5889413B2 (ja) 2016-03-22
TW201322493A (zh) 2013-06-01
JP2014528179A (ja) 2014-10-23
US20130175564A1 (en) 2013-07-11
CN106935692B (zh) 2019-02-22
CN103843162A (zh) 2014-06-04
TWI470835B (zh) 2015-01-21
US8816373B2 (en) 2014-08-26
WO2013045328A1 (de) 2013-04-04
WO2013045328A8 (de) 2013-06-06
KR20140069296A (ko) 2014-06-09

Similar Documents

Publication Publication Date Title
US7061026B2 (en) High brightness gallium nitride-based light emitting diode with transparent conducting oxide spreading layer
US7550374B2 (en) Thin film electrode for forming ohmic contact in light emitting diodes and laser diodes using nickel-based solid solution for manufacturing high performance gallium nitride-based optical devices, and method for fabricating the same
JP5611522B2 (ja) 伝導性ナノロッドを透明電極として含む発光素子
KR101257572B1 (ko) 반도체 발광 소자
US20080217646A1 (en) Nitride semiconductor light emitting device
US8969905B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device, and lamp
EP1677365A2 (en) Semiconductor light emitting diode having textured structure and method of manufacturing the same
CN101276872B (zh) 形成第ⅲ族氮化物化合物半导体发光器件用的电极的方法
KR20150103291A (ko) 고성능 헤테로구조 발광 소자 및 방법
CN106935692B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
TWI488333B (zh) LED element and manufacturing method thereof
TW201526287A (zh) 半導體裝置之製造方法
CN103489981A (zh) 发光二极管及其制造方法
CN103972345B (zh) 氮化物半导体结构及半导体发光元件
CN102187484B (zh) 光电子半导体器件
TW201232824A (en) Transparent thin film, light emitting device comprising the same, and methods for preparing the same
KR101530418B1 (ko) 질화물 반도체 발광 소자
CN105051916B (zh) 用于光电子器件的反射性的接触层系统及其制造方法
TW201511042A (zh) 透明導電膜用組成物、透明電極、半導體發光元件、太陽電池
CN107706277B (zh) 一种透明导电层的制作方法及其发光二极管
US20240097093A1 (en) Electronic devices with impurity gettering
KR100543414B1 (ko) 아연산화물을 이용한 p-AlGaInN 화합물 반도체의오믹접촉 투명전극층 형성방법
CN1667842B (zh) 氮化镓系发光二极管的结构及其制作方法
WO2024059799A1 (en) Electronic devices with impurity gettering
KR20190079787A (ko) 반도체 발광소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant