CN106935569B - 存储阵列芯片测试结构及其制备方法、测试方法 - Google Patents

Abstract

本申请实施例公开了一种存储阵列芯片测试结构及其制备方法，该测试结构包括：存储阵列芯片；存储阵列芯片内设置有字线位线连接；在存储阵列芯片的正面设置有介电层，介电层内设置有多个通孔；在介电层之上设置有金属图案层；其中，至少部分金属图案层上的金属图案、通孔以及字线位线连接之间形成电连接。该电连接的金属图案层、通孔和字线位线连接能够为测试信号提供信号传输通路。该形成电连接的各个结构能够为测试信号提供信号通路，如此，通过该信号通路能够对存储阵列芯片进行测试。本申请还公开了一种存储阵列芯片的测试方法。

Description

存储阵列芯片测试结构及其制备方法、测试方法

技术领域

本申请涉及存储器技术领域，尤其涉及一种存储阵列芯片测试结构及其制备方法，此外本申请还涉及一种存储阵列芯片的测试方法。

背景技术

3D NAND存储器是革新性的半导体存储技术，通过增加存储叠层而非缩小器件二维尺寸实现存储密度增长，从而拓宽了存储技术的发展空间。

目前，3D NAND存储器的一种结构为存储阵列芯片和CMOS芯片上下层叠形成，并且通常情况下，存储阵列芯片和CMOS芯片通过异质结键合(hybrid bonding)的方式键合在一起。

如此，针对3D NAND存储器，在加工前期，存储阵列芯片和CMOS芯片相互独立。其可以分别进行加工。当存储阵列芯片加工基本完成，且还没有与CMOS芯片连接在一起形成3DNAND存储器之前，如果能对存储阵列芯片的性能进行测试的话，则将有利于提高器件成品良率，缩短器件加工时间。

发明内容

有鉴于此，本申请提供了一种存储阵列芯片测试结构，利用该测试结构能够实现在存储阵列芯片制成后即可对存储阵列芯片内部性能的测试。

基于该存储阵列芯片测试结构，本申请还提供了一种存储阵列芯片测试结构的制备方法和测试方法。

为了达到上述发明目的，本申请采用了如下技术方案：

一种存储阵列芯片测试结构，包括：

存储阵列芯片；所述存储阵列芯片内设置有字线位线连接；

在所述存储阵列芯片的正面设置有介电层，所述介电层内设置有多个通孔；

在所述介电层之上设置有金属图案层；

其中，至少部分所述金属图案层上的金属图案、通孔以及字线位线连接之间形成电连接。

可选地，所述存储阵列芯片对3D NAND存储阵列芯片。

可选地，所述存储阵列芯片内部具有多个结构相同的重复结构；

分别与多个所述结构相同的重复结构对应的字线位线连接形成电连接的金属图案相同；且各个所述结构相同的重复结构上的字线位线连接、通孔、金属图案形成的电连接方式相同。

一种存储阵列芯片测试结构的制备方法，包括：

提供存储阵列芯片，所述存储阵列芯片内设置有字线位线连接；

在所述存储阵列芯片的正面形成介电层；

在所述介电层内形成多个通孔；

在形成有多个所述通孔的介电层之上形成金属图案层；

其中，至少部分所述金属图案层上的金属图案、通孔以及字线位线连接之间形成电连接。

可选地，所述存储阵列芯片对3D NAND存储阵列芯片。

可选地，所述存储阵列芯片内部具有多个结构相同的重复结构；分别与多个所述结构相同的重复结构对应的字线位线连接形成电连接的金属图案相同；且各个所述结构相同的重复结构上的字线位线连接、通孔、金属图案形成的电连接方式相同。

可选地，所述在所述介电层之上形成金属图案层，具体包括：

在所述介电层之上形成一层金属层；

对所述金属层进行图案化，以在所述金属层上形成金属图案；

向图案化后的金属层上除所述金属图案以外的区域填充介电材料，以使图案化后的金属层形成金属图案层。

一种存储阵列芯片的测试方法，该测试方法基于上述任一实施方式所述的存储阵列芯片测试结构，该方法包括：

获取存储阵列芯片内部特定结构的测试信号的输入信号；

将所述输入信号通过电连接的金属图案、通孔和字线位线连接传输到存储阵列芯片内部的特定结构上；所述存储阵列芯片内部的特定结构为由与金属图案电连接的字线位线连接对应的字线和/或位线对应的结构；

经由与所述存储阵列芯片内部的特定结构相连的其它电连接的金属图案、通孔和字线位线连接输出测试信号的输出信号；

根据所述输入信号、输出信号以及所述存储阵列芯片内部的特定结构获取所述存储阵列芯片内部的特定结构的性能。

可选地，所述存储阵列芯片内部特定结构包括：存储片、存储块、位线和字线中的至少一种。

与现有技术相比，本申请至少具有以下优点：

通过以上技术方案可知，存储阵列芯片的正面设置有金属图案层，该金属图案层通过其下方的通孔与存储阵列芯片内部的字线位线连接形成电连接。该电连接的金属图案层、通孔和字线位线连接能够为测试信号提供信号传输通路。该形成电连接的各个结构能够为测试信号提供信号通路，如此，测试信号能够由测试探针经由该信号通路输入到待测试结构上，并能够经其它信号通路输出到其它测试探针上，最后根据输入信号、输出信号以及待测试结构的内部结构获取得到该待测试结构的性能。

由上可知，本申请提供的存储器结构能够实现对存储阵列芯片内部性能的测试。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请提供的存储阵列芯片测试结构示意图；

图2示出了两个存储块内的6个重复结构的测试流程图；

图3是本申请实施例提供的存储阵列芯片测试方法的流程示意图；

图4是本申请实施例提供的存储阵列芯片测试结构的制备方法流程示意图；

图5A至图5D是本申请提供的存储阵列芯片测试结构的制备方法的一系列制程对应的结构示意图。

附图标记

10：存储阵列芯片，11：字线位线连接，12：介电层，13：通孔，14：金属图案层。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1是本申请实施例提供的存储阵列芯片测试结构示意图。如图1所示，该存储阵列芯片测试结构包括：

存储阵列芯片10；所述存储阵列芯片内设置有字线位线连接11；

在所述存储阵列芯片10的正面设置有介电层12，所述介电层12内设置有多个通孔13；

在所述介电层12之上设置有金属图案层14；

其中，至少部分所述金属图案层14上的金属图案、通孔以及字线位线连接之间形成电连接。

作为本申请的一具体实施例，上述所述的存储阵列芯片可以为3D NAND存储阵列芯片。

需要说明的是，为了实现对芯片内部结构性能的测试，通常需要根据存储阵列芯片的结构设计不同结构的探针卡(probe card)。在测试时，根据需要测试的性能以及芯片的结构，需要将探针卡上的探针插到对应的导电凸块Pad上。其中，不同导电凸块与芯片内部的不同结构实现电连接，如此，当探针卡上的探针插到导电凸块上时，测试信号即可传输到与导电凸块电连接的结构上，然后测试信号再经另一信号通路传输到另一导电凸块上，最终传输到测试系统，得到测试结果。

在本申请实施例中，金属图案层上的金属图案可以作为导电凸块使用。因此，在测试时，探针卡上的探针插到金属图案层的金属图案上。如此测试信号由探针通过电连接的金属图案层14上的金属图案、通孔13和字线位线连接11传输到待测试结构上。

另外，存储阵列芯片内部具有多个结构相同的重复结构，如存储片plane、存储块block、存储单元cell、字线wordline和位线bitline。如此，为了采用同一个探针卡probecard通过多次测试能够测试多个结构相同的重复结构的性能，在本申请实施例中，分别与多个所述结构相同的重复结构对应的字线位线连接形成电连接的金属图案相同；且各个所述结构相同的重复结构上的字线位线连接11、通孔13、金属图案形成的电连接方式相同。

通过对金属图案进行上述设置后，能够实现仅通过一个探针卡对存储阵列芯片上的多个结构相同的重复结构进行性能测试。因此，金属图案的这种设置减少了设计探针卡的数量，有利于降低测试成本。

作为示例，图2中示出了两个存储块内的6个重复结构的测试流程。对这6个重复结构可以采用同一个探针卡逐次测量。经过6次测量即可完成对这6个重复结构性能的测量。需要说明，在图2中，一个个小矩形方块表示导电凸块即金属图案。指向这些矩形方块的箭头表示探针卡上的探针。每个探针用于传输不同的信号。

以上为本申请实施例提供的存储阵列芯片测试结构的具体实施方式。通过该测试结构，能够在存储阵列芯片加工初期对存储阵列芯片进行测试，通过该测试结构，有利于加快存储阵列芯片的加工速率，而且有利于提高存储阵列芯片的成品良率。

利用上述实施例提供的存储阵列芯片测试结构，本申请提供了一种存储阵列芯片测试方法的具体实施方式。

图3是本申请实施例提供的存储阵列芯片测试方法的流程示意图。如图3所示，该测试方法包括以下步骤：

S301、获取测试存储阵列芯片内部特定结构的测试信号的输入信号。

S302、将所述输入信号通过电连接的金属图案、通孔和字线位线连接传输到存储阵列芯片内部的特定结构上；所述存储阵列芯片内部的特定结构为由与金属图案电连接的字线位线连接对应的字线和/或位线对应的结构；

本步骤可以具体为：将探针卡(probe card)上的探针插到金属图案层的特定金属图案上。如此，测试信号即可通过电连接的特定金属图案、通孔13以及字线位线连接11传输到存储阵列芯片内部的特定结构上。

其中，特定金属图案是与存储阵列芯片内部特定结构上的字线位线连接电连接的金属图案。而且，传输不同测试信号的探针插到哪一个金属图案上，是根据存储阵列芯片内部特定结构上的各个结构的连线关系决定的。

S303、经由与所述存储阵列芯片内部的特定结构相连的其它电连接的金属图案、通孔和字线位线连接输出测试信号的输出信号；

需要说明，输入测试信号的信号通路与输出测试信号的信号通路不是同一个信号通路。如此，需要经由与所述存储阵列芯片内部的特定结构相连的其它电连接的金属图案、通孔和字线位线连接输出测试信号的输出信号。该其它电连接的金属图案、通孔和字线位线连接与输入测试信号的电连接金属图案、通孔和字线位线连接不是同一个信号通路。

S304、根据所述输入信号、输出信号以及所述存储阵列芯片内部的特定结构获取所述存储阵列芯片内部的特定结构的性能。

以上为本申请实施例提供的存储阵列芯片测试方法的具体实施方式。

基于上述实施例提供的存储阵列芯片测试结构，本申请实施例还提供了一种存储阵列芯片测试结构的制备方法的具体实施方式。

下面结合图4以及图5A至图5D对本申请提供的存储阵列芯片测试结构的制备方法的具体实施方式进行详细描述。

其中，图4是本申请实施例提供的存储阵列芯片测试结构的制备方法流程示意图。图5A至图5D是本申请实施例提供的存储阵列芯片测试结构的制备方法的一系列制程对应的结构示意图。

S401、提供存储阵列芯片10，所述存储阵列芯片内设置有字线位线连接11：

该步骤对应的结构示意图如图5A所示。

S402、在所述存储阵列芯片10的正面形成介电层12：

该步骤对应的结构示意图如图5B所示。

S403、在所述介电层12内形成多个通孔13：

该步骤对应的结构示意图如图5C所示。

作为示例，在介电层12内形成多个通孔13可以具体为：采用掩模板对介电层12进行刻蚀形成孔洞，利用金属材料填充孔洞，然后对介电层12进行磨平，从而使得填充有金属材料的孔洞形成多个通孔13。

S404、在设置有通孔13的介电层12之上形成金属图案层14：

该步骤对应的结构示意图如图5D所示。

作为示例，步骤S403可以具体包括：

在设置有通孔13的介电层12之上形成一层金属层；

对所述金属层进行图案化，以在所述金属层上形成金属图案；

向图案化后的金属层上除金属图案以外的区域填充介电材料，以使图案化后的金属层形成金属图案层。

需要说明，步骤S404形成的金属图案层14上的至少部分金属图案、通孔13以及字线位线连接11之间形成电连接。

以上所述，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的限制。虽然本申请已以较佳实施例揭露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (9)

1.一种存储阵列芯片测试结构，其特征在于，包括：

存储阵列芯片；所述存储阵列芯片内设置有字线位线连接；

在所述存储阵列芯片的正面设置有介电层，所述介电层内设置有多个通孔；

在所述介电层之上设置有金属图案层；

其中，至少部分所述金属图案层上的金属图案、通孔以及字线位线连接之间形成电连接；

所述金属图案用作存储阵列芯片性能测试的导电凸块；

所述存储阵列芯片未与CMOS芯片连接。

2.根据权利要求1所述的测试结构，其特征在于，所述存储阵列芯片为3D NAND存储阵列芯片。

3.根据权利要求1所述的测试结构，其特征在于，所述存储阵列芯片内部具有多个结构相同的重复结构；

分别与多个所述结构相同的重复结构对应的字线位线连接形成电连接的金属图案相同；且各个所述结构相同的重复结构上的字线位线连接、通孔、金属图案形成的电连接方式相同。

4.一种存储阵列芯片测试结构的制备方法，其特征在于，包括：

提供存储阵列芯片，所述存储阵列芯片内设置有字线位线连接；

在所述存储阵列芯片的正面形成介电层；

在所述介电层内形成多个通孔；

在形成有多个所述通孔的介电层之上形成金属图案层；

其中，至少部分所述金属图案层上的金属图案、通孔以及字线位线连接之间形成电连接；

所述金属图案用作存储阵列芯片性能测试的导电凸块；

所述存储阵列芯片未与CMOS芯片连接。

5.根据权利要求4所述的制备方法，其特征在于，所述存储阵列芯片为3D NAND存储阵列芯片。

6.根据权利要求4所述的制备方法，其特征在于，所述存储阵列芯片内部具有多个结构相同的重复结构；分别与多个所述结构相同的重复结构对应的字线位线连接形成电连接的金属图案相同；且各个所述结构相同的重复结构上的字线位线连接、通孔、金属图案形成的电连接方式相同。

7.根据权利要求4所述的制备方法，其特征在于，所述在所述介电层之上形成金属图案层，具体包括：

在所述介电层之上形成一层金属层；

对所述金属层进行图案化，以在所述金属层上形成金属图案；

向图案化后的金属层上除所述金属图案以外的区域填充介电材料，以使图案化后的金属层形成金属图案层。

8.一种存储阵列芯片的测试方法，其特征在于，所述测试方法基于权利要求1-3任一项所述的存储阵列芯片测试结构，所述测试方法包括：

获取存储阵列芯片内部特定结构的测试信号的输入信号；

将所述输入信号通过电连接的金属图案、通孔和字线位线连接传输到存储阵列芯片内部的特定结构上；所述存储阵列芯片内部的特定结构为由与金属图案电连接的字线位线连接对应的字线和/或位线对应的结构；

经由与所述存储阵列芯片内部的特定结构相连的其它电连接的金属图案、通孔和字线位线连接输出测试信号的输出信号；

根据所述输入信号、输出信号以及所述存储阵列芯片内部的特定结构获取所述存储阵列芯片内部的特定结构的性能。

9.根据权利要求8所述的测试方法，其特征在于，所述存储阵列芯片内部特定结构包括：存储片、存储块、位线和字线中的至少一种。