CN106897536A - 一种基于最小设计规则邻接参数化单元的方法 - Google Patents
一种基于最小设计规则邻接参数化单元的方法 Download PDFInfo
- Publication number
- CN106897536A CN106897536A CN201710146239.3A CN201710146239A CN106897536A CN 106897536 A CN106897536 A CN 106897536A CN 201710146239 A CN201710146239 A CN 201710146239A CN 106897536 A CN106897536 A CN 106897536A
- Authority
- CN
- China
- Prior art keywords
- parameterized units
- static
- shifting parameter
- parameter unit
- treat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种基于最小设计规则邻接参数化单元的方法,包括步骤:(1)分别提取待移参数化单元、静止参数化单元的属性信息;(2)根据待移参数化单元及静止参数化单元的属性信息及线网连接关系,确定待移参数化单元的摆放位置;(3)根据邻接参数,基于最小设计规则信息,邻接待移参数化单元和静止参数化单元。本发明的基于最小设计规则邻接参数化单元的方法,能够在集成电路版图设计中,在保持参数化单元层次结构的情况下,根据实际版图布局调整晶体管邻接的位置,以及晶体管共享端上连接孔的删除与保留,方便用户快速地将两个相同类型、相同net信息的晶体管进行邻接,提高了整体工作效率。
Description
技术领域
本发明涉及EDA工具的版图设计技术领域,特别是涉及一种基于最小设计规则邻接参数化单元的方法。
背景技术
随着集成电路工艺的发展,集成电路设计公司的竞争越来越激烈,集成电路设计公司在确保版图设计质量的前提下,开始考虑压缩芯片的面积来降低芯片的成本。
实际上,在整个项目的版图设计中,尤其是在数字版图设计部分,版图设计师为了节省版图周期时间,进行版图设计时一般使用参数化单元,但在进行参数化单元连接时,不能使用最小设计规则,因为参数化单元公共端的连接金属宽、连接孔多,非常浪费面积。如果使用最小设计规则,减少器件之间连接的金属宽度和连接孔,来压缩芯片的面积,那么就不能使用参数化单元,而是需要版图工程师纯手工绘制每一个器件,以及器件之间的连接,这样就会大量增加版图工程师的工作量,以及版图设计周期。
因此,提出一种基于最小设计规则邻接参数化单元的方法,能够在使用参数化单元减少版图设计周期的同时,又能使用最小设计规则,减少参数化单元之间连接的金属宽度及连接孔,成为亟待解决的问题。
发明内容
为了解决现有技术存在的不足,本发明的目的在于提供一种基于最小设计规则邻接参数化单元的方法,能够在使用参数化单元减少版图设计周期的同时,又能使用最小设计规则,减少参数化单元之间连接的金属宽度及连接孔。
为实现上述目的,本发明提供的基于最小设计规则邻接参数化单元的方法,包括以下步骤:
(1)分别提取待移参数化单元、静止参数化单元的属性信息;(2)根据待移参数化单元及静止参数化单元的属性信息及线网连接关系,确定待移参数化单元的摆放位置;(3)根据邻接参数,基于最小设计规则信息,邻接待移参数化单元和静止参数化单元。
进一步地,步骤(1)中所述属性信息包括:参数化单元的类型、参数化单元的net信息、参数化单元的宽度,及参数化单元的上、下边界及中心线坐标。
所述步骤(2),进一步包括以下步骤:
(31)确认待移参数化单元和静止参数化单元的类型、net信息相同;
待移参数化单元和静止参数化单元宽度相同,将待移参数化单元移到与静止参数化单元同一水平线上;
(32)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度大于静止参数化单元、待移参数化单元上边界坐标在静止参数化单元的下边界坐标的水平下方,将待移参数化单元上边界移到静止参数化单元的上边界同一水平线上;
(33)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度大于静止参数化单元、待移参数化单元下边界坐标在静止参数化单元的上边界坐标的水平上方,将待移参数化单元下边界移到静止参数化单元的下边界同一水平线上;
(34)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度大于静止参数化单元、静止参数化单元上边界坐标在待移参数化单元的上边界坐标的水平下方,且静止参数化单元下边界坐标在待移参数化单元的下边界坐标的水平上方,将待移参数化单元水平移动;
(35)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度小于静止参数化单元,待移参数化单元上边界坐标在静止参数化单元的下边界坐标的水平下方,将待移参数化单元下边界移到静止参数化单元的下边界同一水平线上;
(36)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度小于静止参数化单元、待移参数化单元下边界坐标在静止参数化单元的上边界坐标的水平上方,将待移参数化单元上边界移到静止参数化单元的上边界同一水平线上;
(37)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度小于静止参数化单元、待移参数化单元上边界坐标在静止参数化单元的上边界坐标的水平下方,且待移参数化单元下边界坐标在静止参数化单元的下边界坐标的水平上方,将待移参数化单元水平移动。
进一步地,步骤(3)中所述邻接参数包括:参数化单元的邻接方式,及参数化单元共享端连接孔的保留或者删除。
进一步地,所述参数化单元的邻接方式包括:上对齐邻接、下对齐邻接、中对齐邻接及水平邻接方式。
所述步骤(3)进一步包括以下步骤:
邻接方式为上对齐邻接时,将待移参数化单元移动,并且待移参数化单元上边界线移到与静止参数化单元上边界在一个水平线上;
邻接方式为下对齐邻接时,将待移参数化单元移动,并且待移参数化单元下边界线移到与静止参数化单元下边界在一个水平线上;
邻接方式为中对齐邻接时,将待移参数化单元移动,并且待移参数化单元中心线移到与静止参数化单元中心线在一个水平线上;
邻接方式为水平邻接时,将待移参数化单元水平移动。
所述步骤(3)进一步包括:设置参数化单元共享端连接孔保留时,将待移参数化单元的连接孔移到静止参数化单元的连接孔上,再删掉待移参数化单元的连接孔。
所述步骤(3)进一步包括:设置参数化单元共享端连接孔删除时,删掉待移参数化单元和静止参数化单元的连接孔,再将待移、静止两个参数化单元的栅极上的注入层的边贴在一起。
所述步骤(3)进一步包括:基于最小设计规则信息,在待移参数化单元及静止参数化单元之间补入注入层,将待移、静止两个参数化单元通过补入的注入层连在一起。
进一步地,待移参数化单元及静止参数化单元宽度相同时,最小设计规则信息为栅极的最小间距值;待移参数化单元及静止参数化单元宽度不同时,最小设计规则信息为注入层与栅极层的最小间距值。
本发明的基于最小设计规则邻接参数化单元的方法,能够在集成电路版图设计中,在保持参数化单元层次结构的情况下,根据实际版图布局调整晶体管邻接的位置,以及晶体管共享端上连接孔的删除与保留,方便用户快速地将两个相同类型、相同net信息的晶体管进行邻接,提高了整体工作效率。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1为根据本发明的基于最小设计规则邻接参数化单元的方法流程图;
图2为根据本发明的参数化单元的结构框图;
图3为根据本发明的邻接参数化单元时确定参数化单元的摆放位置的流程图;
图4为根据本发明的基于最小设计规则,邻接宽度相同的参数化单元时设置邻接参数的一种实施例的流程图;
图5为根据本发明的基于最小设计规则,邻接宽度相同的参数化单元时设置邻接参数的另一种实施例的流程图;
图6为根据本发明的基于最小设计规则,邻接宽度不同的参数化单元时设置邻接参数的一种实施例的流程图;
图7为根据本发明的基于最小设计规则,邻接宽度不同的参数化单元时设置邻接参数的另一种实施例的流程图;
图8为根据本发明的保留参数化单元共享端的连接孔的邻接设置选项图;
图9为根据本发明的宽度相同的参数化单元进行邻接的过程图;
图10为根据图9所示的参数化单元进行保留连接孔的邻接效果图;
图11为根据本发明的宽度及底边位置不同的参数化单元进行邻接的过程图;
图12为根据图11所示的参数化单元进行保留连接孔的邻接效果图;
图13为根据本发明的宽度不同但中心线同线的参数化单元进行邻接的过程图;
图14为根据图13所示的参数化单元进行保留连接孔的邻接效果图;
图15为根据本发明的宽度及上边位置不同的参数化单元进行邻接的过程图;
图16为根据图15所示的参数化单元进行保留连接孔的邻接效果图;
图17为根据本发明的宽度不同且底边不同线的参数化单元进行邻接的过程图;
图18为根据图17所示的参数化单元进行保留连接孔的邻接效果图;
图19为根据本发明的宽度不同且上边不同线的参数化单元进行邻接的过程图;
图20为根据图19所示的参数化单元进行保留连接孔的邻接效果图;
图21为根据本发明的保留参数化单元共享端的连接孔,并且参数化单元的中心线在同一水平线上的邻接设置选项图;
图22为根据图9所示的参数化单元进行保留连接孔且中心线同线的邻接效果图;
图23为根据图11所示的参数化单元进行保留连接孔且中心线同线的邻接效果图;
图24为根据本发明的删除参数化单元共享端的连接孔,但是参数化单元的中心线在同一水平线上的邻接设置选项图;
图25为根据图9所示的参数化单元进行删去连接孔且中心线同线的邻接效果图;
图26为根据图11所示的参数化单元进行删去连接孔且中心线同线的邻接效果图;
图27为根据本发明的删除参数化单元共享端的连接孔的邻接设置选项图;
图28为根据图9所示的参数化单元进行删去连接孔的邻接效果图;
图29为根据图11所示的参数化单元进行删去连接孔的邻接效果图;
图30为根据图13所示的参数化单元进行删去连接孔的邻接效果图;
图31为根据图15所示的参数化单元进行删去连接孔的邻接效果图;
图32为根据图17所示的参数化单元进行删去连接孔的邻接效果图;
图33为根据图19所示的参数化单元进行删去连接孔的邻接效果图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
图1为根据本发明的基于最小设计规则邻接参数化单元的方法流程图,下面将参考图1,对本发明的基于最小设计规则邻接参数化单元的方法进行详细描述。
在步骤101,提取参数化单元的属性信息;
在步骤102,根据参数化单元的属性信息及线网连接关系,确定参数化单元的摆放位置;
在步骤103,根据邻接参数,基于最小设计规则信息,邻接两个参数化单元。
该步骤中,按照版图布局要求,保持参数化单元层次结构,根据静止的参数化单元计算出待移动的参数化单元的摆放位置,根据邻接参数,进行邻接。其中,邻接参数包括:参数化单元的邻接方式,及参数化单元的共享端连接孔的保留或者删除。
参数化单元的abut(邻接)方式包括:上对齐、下对齐、中对齐及水平邻接方式。在邻接过程中,通过上述邻接方式,用户可以选择最有效、最合适的邻接方式,对参数化单元进行邻接。上述abut方式,在满足设计要求的同时可以有效地减少芯片面积。
设置参数化单元的共享端连接孔的保留或删除时,如果该共享端是内部连接,则去掉连接孔。
图2为根据本发明的参数化单元的结构框图,图3为根据本发明的邻接参数化单元时确定参数化单元的摆放位置的流程图,下面将参考图2并结合图3,对本发明的邻接参数化单元时确定参数化单元的摆放位置的过程进行详细描述。
在步骤301,点击待移参数化单元的handle(可控手柄);如图2所示,handle上包括,注入层、金属层及孔;
在步骤302,读取待移参数化单元的property(属性)并记录到临时文件1里;
在步骤303,点击静止参数化单元的handle;
在步骤304,读取静止参数化单元的property(属性)并记录到临时文件2里;
在步骤305,判断临时文件1、临时文件2里记录的参数化单元的类型是否相同,否则执行步骤306,是则执行步骤307;
在步骤306,不对两个参数化单元进行邻接,并报错打印错误信息,返回步骤303;
在步骤307,判断临时文件1、临时文件2里记录的参数化单元的net(连接线网名)信息是否相同,是则执行步骤308,否则执行步骤306;
在步骤308,判断临时文件1、临时文件2里记录参数化单元的width(宽度)是否相同,是则执行步骤309,否则执行步骤310;如图2所示,width为参数化单元的栅极上的注入层的高度;
在步骤309,将待移参数化单元移动,并且待移参数化单元的中心线移到与静止参数化单元的中心线在一个水平线上,执行步骤320;
在步骤310,判断临时文件1、临时文件2里记录的待移参数化单元的width是否大于静止参数化单元的width,是则执行步骤311,否则执行步骤315;
在步骤311,判断临时文件1、临时文件2里记录的待移参数化单元的上边界坐标是否在静止参数化单元的下边界坐标的水平下方,是则执行步骤312,否则执行步骤313;如图2所示,参数化单元的上边界为参数化单元的栅极上的注入层的上边界,参数化单元的下边界为参数化单元的栅极上的注入层的下边界;
在步骤312,将待移参数化单元移动,并且待移参数化单元的上边界线移到与静止参数化单元的上边界在一个水平线上,执行步骤320;
在步骤313,判断临时文件1、临时文件2里记录的待移参数化单元的下边界坐标是否在静止参数化单元的上边界坐标的水平上方,是则执行步骤314,否则执行步骤319;
在步骤314,将待移参数化单元移动,并且待移参数化单元的下边界线移到与静止参数化单元的下边界在一个水平线上,执行步骤320;
在步骤315,判断临时文件1、临时文件2里记录的待移参数化单元的上边界坐标是否在静止参数化单元的下边界坐标的水平下方,是则执行步骤316,否则执行步骤317;
在步骤316,将待移参数化单元移动,并且待移参数化单元的下边界线移到与静止参数化单元的下边界线在一个水平线上,执行步骤320;
在步骤317,判断临时文件1、临时文件2里记录的待移参数化单元的下边界坐标是否在静止参数化单元的上边界坐标的水平上方,是则执行步骤318,否则执行步骤319;
在步骤318,将待移参数化单元移动,并且待移参数化单元的上边界线移到与静止参数化单元的上边界线在一个水平线上,执行步骤320;
在步骤319,将待移参数化单元水平移动,执行步骤320;
在步骤320,进行邻接。
图4为根据本发明的基于最小设计规则,邻接宽度相同的参数化单元时设置邻接参数的一种实施例的流程图,下面将参考图4,对本发明的基于最小设计规则,邻接宽度相同的参数化单元时设置邻接参数的过程进行详细描述。
在步骤401,待移参数化单元的width与静止参数化单元的width相同,邻接方式未选择为中对齐;
在步骤402,判断是否保留参数化单元共享端的连接孔,是则执行步骤403,否则执行步骤404;
在步骤403,将待移参数化单元被点击的handle上的连接孔移到静止参数化单元被点击的handle上的连接孔上,并且两个连接孔完全重合在一起,然后删掉待移参数化单元的连接孔;
在步骤404,将待移参数化单元和静止参数化单元被点击的handle上的连接孔(包含金属层、孔、注入层)删掉,将两个参数化单元的栅极上的注入层的边贴在一起;需要注意的是,前面删掉的是连接孔上的注入层,后面相贴的是栅极上凸出的注入层;
在步骤405,根据临时文件3里记录的栅极的最小间距,判断两个参数化单元的栅极是否达到最小要求,是则执行步骤406,否则执行步骤407;
在步骤406,保持两个参数化单元最小连接;
在步骤407,使用栅极的最小间距值(s4)减去两个参数化单元的注入层包栅极的宽度之和(w4)计算出v4,将待移参数化单元往外移v4,然后补上宽为v4、高为参数化单元的width的注入层,将两个参数化单元通过注入层连在一起。
图5为根据本发明的基于最小设计规则,邻接宽度相同的参数化单元时设置邻接参数的另一种实施例的流程图,下面将参考图5,对本发明的基于最小设计规则,邻接宽度相同的参数化单元时设置邻接参数的过程进行详细描述。
在步骤501,待移参数化单元的width与静止参数化单元的width相同,邻接方式选择为中对齐;
在步骤502,判断是否保留参数化单元共享端的连接孔,是则执行步骤503,否则执行步骤504;
在步骤503,将待移参数化单元被点击的handle上的连接孔移到静止参数化单元被点击的handle上的连接孔上,并且两个连接孔完全重合在一起,然后删掉待移参数化单元的连接孔;
在步骤504,将待移参数化单元和静止参数化单元被点击的handle上的连接孔(包含金属层、孔、注入层)删掉,将两个参数化单元的栅极上的注入层的边贴在一起;
在步骤505,根据临时文件3里记录的栅极的最小间距,判断两个参数化单元的栅极是否达到最小要求,是则执行步骤506,否则执行步骤507;
在步骤506,保持两个参数化单元最小连接;
在步骤507,使用栅极的最小间距值(s5)减去两个参数化单元的注入层包栅极的宽度之和(w5)计算出v5,将待移参数化单元往外移v5,然后补上宽为v5、高为参数化单元的width的注入层,将两个参数化单元通过注入层连在一起。
图6为根据本发明的基于最小设计规则,邻接宽度不同的参数化单元时设置邻接参数的一种实施例的流程图,下面将参考图6,对本发明的基于最小设计规则,邻接宽度不同的参数化单元时设置邻接参数的过程进行详细描述。
在步骤601,两个参数化单元的width不一样大,邻接方式未选择为中对齐;
在步骤602,判断是否保留参数化单元共享端的连接孔,是则执行步骤603,否则执行步骤604;
在步骤603,将待移参数化单元被点击的handle上的连接孔移到静止参数化单元被点击的handle上的连接孔上,然后删掉待移参数化单元的连接孔,转到步骤605;
在步骤604,将待移参数化单元和静止参数化单元被点击的handle上的连接孔(包含金属层、孔、注入层)删掉,将两个参数化单元的栅极上的注入层的边贴在一起;
在步骤605,根据临时文件3里记录的注入层与栅极层的最小间距,判断两个参数化单元共享端注入层到栅极层的间距是否达到最小要求,是则执行步骤606,否则执行步骤607;
在步骤606,保持两个参数化单元连接;
在步骤607,使用注入层与栅极层的最小间距值(s6)减去两个参数化单元的注入层包栅极的距离之和(w6)计算出v6,将待移参数化单元往外移v6,然后补上宽为v6、高为静止参数化单元的width的注入层,将两个参数化单元通过注入层连在一起,并且width大的参数化单元连接的注入层包栅极层,满足最小的注入层包栅极层规则。
图7为根据本发明的基于最小设计规则,邻接宽度不同的参数化单元时设置邻接参数的另一种实施例的流程图,下面将参考图7,对本发明的基于最小设计规则,邻接宽度不同的参数化单元时设置邻接参数的过程进行详细描述。
在步骤701,两个参数化单元的width不一样大,邻接方式选择为中对齐;
在步骤702,判断是否保留参数化单元共享端的连接孔,是则执行步骤703,否则执行步骤704;
在步骤703,将待移参数化单元被点击的handle上的连接孔移到静止参数化单元被点击的handle上的连接孔上,并且两个参数化单元中心线在一个水平线上,然后删掉待移参数化单元的连接孔,转到步骤705;
在步骤704,将待移参数化单元和静止参数化单元被点击的handle上的连接孔(包含金属层、孔、注入层)删掉,将两个参数化单元的栅极上的注入层的边贴在一起,并且两个参数化单元的中心线在一个水平线上;
在步骤705,根据临时文件3里记录的注入层与栅极层的最小间距,判断两个参数化单元共享端注入层到栅极层的间距是否达到最小要求,是则执行步骤706,否则执行步骤707;
在步骤706,保持两个参数化单元连接;
在步骤707,使用注入层与栅极层的最小间距(s7)减去width小的参数化单元的注入层到栅极的距离(w7)计算出v7,将待移参数化单元往外移v7,然后补上宽为v7、高为width小的参数化单元的width的注入层,将两个参数化单元通过注入层连在一起。
下面结合具体的实施方式,说明本发明的基于最小设计规则邻接参数化单元的方法的应用过程。
1)打开一个版图设计,启动Abut Vcell功能(即参数化单元邻接参数设置功能),如图8所示,在Abut Vcell对话框中,勾选Keep Contact,但是不勾选Keep Center,进行保留参数化单元共享端的连接孔的邻接设置;
2)在版图设计中,鼠标先点击待移动参数化单元的handle(可控手柄),再点击静止参数化单元的handle,进行邻接设置,例如,对图9中所示的宽度相同的参数化单元进行邻接,邻接效果如图10所示;对图11中所示的宽度不同且底边位置不同的参数化单元进行邻接,邻接效果如图12所示;对图13中所示的宽度不同但中心线同线的参数化单元进行邻接,邻接效果如图14所示;对图15中所示的宽度不同且上边位置不同的参数化单元进行邻接,邻接效果如图16所示;对图17中所示的宽度不同且底边不同线的参数化单元进行邻接,邻接效果如图18所示;对图19中所示的宽度不同且上边不同线的参数化单元进行邻接,邻接效果如图20所示。在图10、12、14、16、18及20中,保留了参数化单元共享端的连接孔;
3)按快捷键F3调出Abut Vcell功能,如图21所示,在Abut Vcell对话框中,勾选KeepContact及Keep Center,进行保留参数化单元共享端的连接孔,并且参数化单元的中心线在同一水平线上的邻接设置;
4)在版图设计中,鼠标先点击待移动参数化单元的handle,再点击静止参数化单元的handle,进行邻接设置,例如,对图9中所示的宽度相同的参数化单元进行邻接,邻接效果如图22所示;对图11中所示的宽度不同且底边位置不同的参数化单元进行邻接,邻接效果如图23所示。在图22及图23中,保留了参数化单元共享端的连接孔,并且参数化单元的中心线在同一水平线上;
5)按快捷键F3调出Abut Vcell功能,如图24所示,在Abut Vcell对话框中,不勾选KeepContact,但勾选Keep Center,进行删除参数化单元共享端的连接孔,但是参数化单元的中心线在同一水平线上的邻接设置;
6)在版图设计中,鼠标先点击待移动参数化单元的handle,再点击静止参数化单元的handle,进行邻接设置,例如,对图9中所示的宽度相同的参数化单元进行邻接,邻接效果如图25所示;对图11中所示的宽度不同且底边位置不同的参数化单元进行邻接,邻接效果如图26所示。在图25及图26中,删去了参数化单元共享端的连接孔,并且参数化单元的中心线在同一水平线上;
7)按快捷键F3调出Abut Vcell功能,如图27所示,在Abut Vcell对话框中,不勾选KeepContact及Keep Center,进行删除参数化单元共享端的连接孔的邻接设置;
8)在版图设计中,鼠标先点击待移动参数化单元的handle,再点击静止参数化单元的handle,进行邻接设置,例如,对图9中所示的宽度相同的参数化单元进行邻接,邻接效果如图28所示;对图11中所示的宽度不同且底边位置不同的参数化单元进行邻接,邻接效果如图29所示;对图13中所示的宽度不同但中心线同线的参数化单元进行邻接,邻接效果如图30所示;对图15中所示的宽度不同且上边位置不同的参数化单元进行邻接,邻接效果如图31所示;对图17中所示的宽度不同且底边不同线的参数化单元进行邻接,邻接效果如图32所示;对图19中所示的宽度不同且上边不同线的参数化单元进行邻接,邻接效果如图33所示。在图28、29、30、31、32、及33中,删去了参数化单元共享端的连接孔。
本发明的基于最小设计规则邻接参数化单元的方法,对于同一类型的参数化单元只需要开发、维护一个版本,而传统的版图设计因布局的要求,同一类型的参数化单元需要开发、维护多个版本或者是纯手工画参数化单元;同时在版图设计绘制中,本发明的基于最小设计规则邻接参数化单元的方法,按照设置布局要求,可以通过参数化单元邻接参数设置功能,进行组合设置,可以一次到位的对两个参数化单元进行邻接,而在传统版图设计绘制中,对两个参数化单元进行连接时,需要rule(测量)单元、制造层之间的间距,还需要再对参数化单元进行move(移动),及反复频繁的进行rule、move,才能满足最小rule的要求,达到布局要求。因而,采用本发明的基于最小设计规则邻接参数化单元的方法能够在在满足设计要求的同时,有效地减少整个芯片的面积,以及设计周期。
本领域普通技术人员可以理解:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于最小设计规则邻接参数化单元的方法,其特征在于,包括以下步骤:
(1)分别提取待移参数化单元、静止参数化单元的属性信息;
(2)根据待移参数化单元及静止参数化单元的属性信息及线网连接关系,确定待移参数化单元的摆放位置;
(3)根据邻接参数,基于最小设计规则信息,邻接待移参数化单元和静止参数化单元。
2.根据权利要求1所述基于最小设计规则邻接参数化单元的方法,其特征在于,步骤(1)中所述属性信息包括:参数化单元的类型、参数化单元的net信息、参数化单元的宽度,及参数化单元的上、下边界及中心线坐标。
3.根据权利要求1所述基于最小设计规则邻接参数化单元的方法,其特征在于,所述步骤(2),进一步包括以下步骤:
(31)确认待移参数化单元和静止参数化单元的类型、net信息相同;
待移参数化单元和静止参数化单元宽度相同,将待移参数化单元移到与静止参数化单元同一水平线上;
(32)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度大于静止参数化单元、待移参数化单元上边界坐标在静止参数化单元的下边界坐标的水平下方,将待移参数化单元上边界移到静止参数化单元的上边界同一水平线上;
(33)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度大于静止参数化单元、待移参数化单元下边界坐标在静止参数化单元的上边界坐标的水平上方,将待移参数化单元下边界移到静止参数化单元的下边界同一水平线上;
(34)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度大于静止参数化单元、静止参数化单元上边界坐标在待移参数化单元的上边界坐标的水平下方,且静止参数化单元下边界坐标在待移参数化单元的下边界坐标的水平上方,将待移参数化单元水平移动;
(35)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度小于静止参数化单元,待移参数化单元上边界坐标在静止参数化单元的下边界坐标的水平下方,将待移参数化单元下边界移到静止参数化单元的下边界同一水平线上;
(36)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度小于静止参数化单元、待移参数化单元下边界坐标在静止参数化单元的上边界坐标的水平上方,将待移参数化单元上边界移到静止参数化单元的上边界同一水平线上;
(37)待移参数化单元和静止参数化单元宽度不相同、待移参数化单元宽度小于静止参数化单元、待移参数化单元上边界坐标在静止参数化单元的上边界坐标的水平下方,且待移参数化单元下边界坐标在静止参数化单元的下边界坐标的水平上方,将待移参数化单元水平移动。
4.根据权利要求1所述基于最小设计规则邻接参数化单元的方法,其特征在于,步骤(3)中所述邻接参数包括:参数化单元的邻接方式,及参数化单元共享端连接孔的保留或者删除。
5.根据权利要求4所述基于最小设计规则邻接参数化单元的方法,其特征在于,所述参数化单元的邻接方式包括:上对齐邻接、下对齐邻接、中对齐邻接及水平邻接方式。
6.根据权利要求5所述基于最小设计规则邻接参数化单元的方法,其特征在于,所述步骤(3)进一步包括以下步骤:
邻接方式为上对齐邻接时,将待移参数化单元移动,并且待移参数化单元上边界线移到与静止参数化单元上边界在一个水平线上;
邻接方式为下对齐邻接时,将待移参数化单元移动,并且待移参数化单元下边界线移到与静止参数化单元下边界在一个水平线上;
邻接方式为中对齐邻接时,将待移参数化单元移动,并且待移参数化单元中心线移到与静止参数化单元中心线在一个水平线上;
邻接方式为水平邻接时,将待移参数化单元水平移动。
7.根据权利要求1所述基于最小设计规则邻接参数化单元的方法,其特征在于,所述步骤(3)进一步包括:设置参数化单元共享端连接孔保留时,将待移参数化单元的连接孔移到静止参数化单元的连接孔上,再删掉待移参数化单元的连接孔。
8.根据权利要求1所述基于最小设计规则邻接参数化单元的方法,其特征在于,所述步骤(3)进一步包括:设置参数化单元共享端连接孔删除时,删掉待移参数化单元和静止参数化单元的连接孔,再将待移、静止两个参数化单元的栅极上的注入层的边贴在一起。
9.根据权利要求1所述基于最小设计规则邻接参数化单元的方法,其特征在于,所述步骤(3)进一步包括:基于最小设计规则信息,在待移参数化单元及静止参数化单元之间补入注入层,将待移、静止两个参数化单元通过补入的注入层连在一起。
10.根据权利要求9所述基于最小设计规则邻接参数化单元的方法,其特征在于:
待移参数化单元及静止参数化单元宽度相同时,最小设计规则信息为栅极的最小间距值;
待移参数化单元及静止参数化单元宽度不同时,最小设计规则信息为注入层与栅极层的最小间距值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2016112522938 | 2016-12-30 | ||
CN201611252293 | 2016-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106897536A true CN106897536A (zh) | 2017-06-27 |
CN106897536B CN106897536B (zh) | 2020-02-18 |
Family
ID=59192290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710146239.3A Active CN106897536B (zh) | 2016-12-30 | 2017-03-13 | 一种基于最小设计规则邻接参数化单元的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106897536B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112685987A (zh) * | 2020-12-23 | 2021-04-20 | 泉芯集成电路制造(济南)有限公司 | 一种参数化单元及其实现方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101140920A (zh) * | 2006-09-06 | 2008-03-12 | 上海华虹Nec电子有限公司 | 用于实现上下层金属互联的电路结构 |
US20130185687A1 (en) * | 2012-01-12 | 2013-07-18 | Chien-Fu Chung | Parameterized cell layout generation guided by a design rule checker |
CN103646946A (zh) * | 2013-12-03 | 2014-03-19 | 北京中电华大电子设计有限责任公司 | 一种模拟io静电放电电路 |
US8701055B1 (en) * | 2012-12-07 | 2014-04-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Macro cell based process design kit for advanced applications |
CN105095535A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种工艺开发包中参数化单元的drc验证方法 |
CN105205195A (zh) * | 2014-06-25 | 2015-12-30 | 鸿合科技有限公司 | 一种连接方法与装置 |
CN106295673A (zh) * | 2015-06-25 | 2017-01-04 | 阿里巴巴集团控股有限公司 | 物品信息处理方法及处理装置 |
-
2017
- 2017-03-13 CN CN201710146239.3A patent/CN106897536B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101140920A (zh) * | 2006-09-06 | 2008-03-12 | 上海华虹Nec电子有限公司 | 用于实现上下层金属互联的电路结构 |
US20130185687A1 (en) * | 2012-01-12 | 2013-07-18 | Chien-Fu Chung | Parameterized cell layout generation guided by a design rule checker |
US8701055B1 (en) * | 2012-12-07 | 2014-04-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Macro cell based process design kit for advanced applications |
CN103646946A (zh) * | 2013-12-03 | 2014-03-19 | 北京中电华大电子设计有限责任公司 | 一种模拟io静电放电电路 |
CN105095535A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种工艺开发包中参数化单元的drc验证方法 |
CN105205195A (zh) * | 2014-06-25 | 2015-12-30 | 鸿合科技有限公司 | 一种连接方法与装置 |
CN106295673A (zh) * | 2015-06-25 | 2017-01-04 | 阿里巴巴集团控股有限公司 | 物品信息处理方法及处理装置 |
Non-Patent Citations (1)
Title |
---|
上传者:CHANGESU: ""第3章_MOSFET版图设计"", 《HTTPS://WWW.DOC88.COM/P-6436784787441.HTML》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112685987A (zh) * | 2020-12-23 | 2021-04-20 | 泉芯集成电路制造(济南)有限公司 | 一种参数化单元及其实现方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106897536B (zh) | 2020-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Persky et al. | LTX-A system for the directed automatic design of LSI circuits | |
Chiprout | Fast flip-chip power grid analysis via locality and grid shells | |
CN108255489A (zh) | 前端界面代码生成方法、装置、电子设备及存储介质 | |
JPH04568A (ja) | レイアウトのコンパクション方法 | |
CN103886023B (zh) | Excel数据表的存储、提取方法及系统 | |
CN108052662A (zh) | 基于网页的组件布局方法、装置、设备及存储介质 | |
US6934924B2 (en) | Layout methodology and system for automated place and route | |
US20030135835A1 (en) | Method of designing layout of semiconductor device | |
CN102446214B (zh) | 工程勘察内业数据处理方法及装置 | |
CN110516378A (zh) | 一种锡基二元共晶相分离的有限元模拟方法 | |
US7818157B2 (en) | Instantaneous voltage drop sensitivity analysis tool (IVDSAT) | |
CN109272571A (zh) | 一种PDS三维数据转换为Flowmaster模型的系统和方法 | |
CN106897536A (zh) | 一种基于最小设计规则邻接参数化单元的方法 | |
CN106682816A (zh) | 一种基于特征的三维机加工艺编排系统及方法 | |
US8601429B1 (en) | Method for connecting flip chip components | |
CN106330759A (zh) | 一种调整acl表项的方法及装置 | |
CN105320802B (zh) | 一种基于AutoCAD通用图形对象实现辅助规划设计的方法 | |
CN105243020B (zh) | 一种适用于广域分布式实时数据库的自动化测试方法 | |
CN104268337B (zh) | 仿真支撑平台图像连线的路径生成方法及系统 | |
CN107423105A (zh) | 一种接口文档的自动生成方法 | |
CN107463696A (zh) | 一种网页页面最大块提取的方法 | |
CN104077221B (zh) | 前端页面的样式测试方法及装置 | |
US7712057B2 (en) | Determining allowance antenna area as function of total gate insulator area for SOI technology | |
US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
US6734046B1 (en) | Method of customizing and using maps in generating the padring layout design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing Patentee after: Beijing Huada Jiutian Technology Co.,Ltd. Address before: 100102 floor 2, block a, No.2 lizezhong 2nd Road, Chaoyang District, Beijing Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd. |
|
CP03 | Change of name, title or address |