CN106888093B - 一种nmos零温度系数点的多端口puf电路 - Google Patents

一种nmos零温度系数点的多端口puf电路 Download PDF

Info

Publication number
CN106888093B
CN106888093B CN201710007792.9A CN201710007792A CN106888093B CN 106888093 B CN106888093 B CN 106888093B CN 201710007792 A CN201710007792 A CN 201710007792A CN 106888093 B CN106888093 B CN 106888093B
Authority
CN
China
Prior art keywords
input
pmos transistor
current
output
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710007792.9A
Other languages
English (en)
Other versions
CN106888093A (zh
Inventor
汪鹏君
李刚
张跃军
张会红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201710007792.9A priority Critical patent/CN106888093B/zh
Publication of CN106888093A publication Critical patent/CN106888093A/zh
Priority to US15/682,560 priority patent/US9948464B1/en
Application granted granted Critical
Publication of CN106888093B publication Critical patent/CN106888093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17768—Structural details of configuration resources for security
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种NMOS零温度系数点的多端口PUF电路，包括输入寄存器、偏差电流源、判决器和扰乱模块构建多端口PUF电路，输入寄存器包括m个D触发器，偏差电流模块包括m个偏差电流单元，判决器包括2n个电流灵敏放大器，扰乱模块包括n个二输入异或门；优点是通过激励信号配置偏差电流产生模块，无需更换硬件便可实现输出密钥的变化，且可在一个时钟周期内输出多位密钥，实验结果表明，该PU电路具有良好的唯一性和随机性，且工作在不同温度(‑40℃～125℃)和电压(1.02V～1.32V)下的可靠性高达98.2％，可应用于信息安全领域。

Description

一种NMOS零温度系数点的多端口PUF电路
技术领域
本发明涉及一种多端口PUF电路，尤其是涉及一种NMOS零温度系数点的多端口PUF电路。
背景技术
随着计算机技术和集成电路技术的飞速发展，信息安全与隐私越来越受到人们关注。物理不可克隆函数(Physical Unclonable Function，PUF)电路，采用提取硬件纹理特性的方式，提供了一种增强信息安全的途径。这种技术是集成电路领域的“DNA特征识别技术”。硅基PUF电路是PUF电路最主要的研究方向之一，利用结构和设计参数完全相同的单元电路之间存在的微小工艺偏差(表现在电学特性上为延时、电流、电压等大小不同)，通过相应对比机制产生具有唯一性、随机性和不可克隆性的密钥。这些微小工艺偏差可分为两类：第一类为工艺参数偏差，包括掺杂浓度、氧化层厚度、扩散深度等，是由沉积和掺杂剂扩散的非均匀性导致；第二类为几何尺度偏差，主要包括晶体管宽度和长度偏差，是由光刻技术的精度决定。PUF电路输出响应的唯一性、随机性和不可克隆性这三大特性使得它在设备认证、密钥生成、IP保护等信息安全领域具有广阔的应用前景。
由于PUF电路的设计是基于集成电路制造过程中微弱的工艺参数偏差，电路的函数功能容易受供电电压、温度以及老化(包括负偏压温度不稳定、氧化层击穿和热载流子效应等)等因素的影响。可靠性是指在各种因素影响下PUF电路仍保持正常工作的属性，是PUF电路的一个重要性能指标。PUF电路的可靠性严重影响应用系统的安全性，高可靠性PUF电路已经成为当前研究和设计的重点。
鉴此，设计一种在保持良好的唯一性和随机性基础上，可靠性较高的NMOS零温度系数点的多端口PUF电路具有重要意义。
发明内容
本发明所要解决的技术问题是提供一种在保持良好的唯一性和随机性基础上，可靠性较高的一种NMOS零温度系数点的多端口PUF电路。
本发明解决上述技术问题所采用的技术方案为：一种NMOS零温度系数点的多端口PUF电路，包括输入寄存器、偏差电流源、判决器和扰乱模块，所述的输入寄存器包括m个D触发器，所述的D触发器具有输入端、输出端和时钟端，m≥1，m个D触发器的时钟端连接且其连接端为所述的输入寄存器的时钟端，m个D触发器的输出端构成所述的输入寄存器的m个输出端，所述的偏差电流源包括2n个偏差电流模块，所述的偏差电流模块包括m个偏差电流单元，所述的偏差电流单元具有输入端、零温度系数控制端、第一输出端和第二输出端，n≥2，m个所述的偏差电流单元的输入端构成所述的偏差电流模块的m个输入端，m个所述的偏差电流单元的零温度系数控制端连接且其连接端为所述的偏差电流模块的零温度系数控制端，m个所述的偏差电流单元的第一输出端连接且其连接端为所述的偏差电流模块的第一输出端，m个所述的偏差电流单元的第二输出端连接且其连接端为所述的偏差电流模块的第二输出端，所述的判决器包括2n个电流灵敏放大器，所述的电流灵敏放大器具有使能端、触发端、第一输入端、第二输入端和输出端，所述的扰乱模块包括n个二输入异或门，所述的二输入异或门具有第一输入端、第二输入端和输出端，所述的输入寄存器的m个输出端分别与2n个所述的偏差电流模块的m个输入端一一对应连接；第j个所述的偏差电流模块的第一输出端和第j个所述的电流灵敏放大器的第一输入端连接，第j个所述的偏差电流模块的第二输出端和第j个所述的电流灵敏放大器的第二输入端连接，j＝1，2，…，2n，第k个所述的电流灵敏放大器的输出端和第k个所述的二输入异或门的第一输入端连接，第n+k个所述的电流灵敏放大器的输出端和第k个所述的二输入异或门的第二输入端连接，k＝1，2，…，n。
所述的偏差电流单元包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述的第一PMOS管的栅极和所述的第二PMOS管的栅极连接且其连接端为所述的偏差电流单元的输入端，所述的第一PMOS管的漏极和所述的第一NMOS管的漏极连接，所述的第二PMOS管的漏极和所述的第二NMOS管的漏极连接，所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接且其连接端为所述的偏差电流单元的零温度系数控制端，所述的所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地，所述的第一PMOS管的源极为所述的偏差电流单元的第一输出端，所述的第二PMOS管的源极为所述的偏差电流单元的第二输出端。
所述的电流灵敏放大器包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第一二输入与非门和第二二输入与非门，所述的第一二输入与非门和所述的第二二输入与非门分别具有第一输入端、第二输入端和输出端，所述的第三PMOS管的栅极和所述的第六PMOS管的栅极连接且其连接端为所述的电流灵敏放大器的触发端，所述的第三PMOS管的源极、所述的第四PMOS管的源极、所述的第五PMOS管的源极、所述的第六PMOS管的源极和所述的第七PMOS管的漏极连接，所述的第七PMOS管的栅极为所述的电流灵敏放大器的使能端，所述的第七PMOS管的源极接入电源，所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第五PMOS管的栅极、所述的第三NMOS管的漏极、所述的第四NMOS管的栅极和所述的第一二输入与非门的第一输入端连接，所述的第五PMOS管的漏极、所述的第六PMOS管的漏极、所述的第四PMOS管的栅极、所述的第四NMOS管的漏极、所述的第三NMOS管的栅极和所述的第二二输入与非门的第二输入端连接，所述的第三NMOS管的源极为所述的电流灵敏放大器的第一输入端，所述的第四NMOS管的源极为所述的电流灵敏放大器的第二输入端，所述的第一二输入与非门的第二输入端和所述的第二二输入与非门的输出端连接，所述的第二二输入与非门的第一输入端和所述的第一二输入与非门的输出端连接且其连接端为所述的电流灵敏放大器的输出端。
现有技术相比，本发明的优点在于通过输入寄存器、偏差电流源、判决器和扰乱模块构建多端口PUF电路，输入寄存器包括m个D触发器，D触发器具有输入端、输出端和时钟端，m≥1，m个D触发器的时钟端连接且其连接端为输入寄存器的时钟端，m个D触发器的输出端构成输入寄存器的m个输出端，偏差电流源包括2n个偏差电流模块，偏差电流模块包括m个偏差电流单元，偏差电流单元具有输入端、零温度系数控制端、第一输出端和第二输出端，n≥2，m个偏差电流单元的输入端构成偏差电流模块的m个输入端，m个偏差电流单元的零温度系数控制端连接且其连接端为偏差电流模块的零温度系数控制端，m个偏差电流单元的第一输出端连接且其连接端为偏差电流模块的第一输出端，m个偏差电流单元的第二输出端连接且其连接端为偏差电流模块的第二输出端，判决器包括2n个电流灵敏放大器，电流灵敏放大器具有使能端、触发端、第一输入端、第二输入端和输出端，扰乱模块包括n个二输入异或门，二输入异或门具有第一输入端、第二输入端和输出端，输入寄存器的m个输出端分别与2n个偏差电流模块的m个输入端一一对应连接；第j个偏差电流模块的第一输出端和第j个电流灵敏放大器的第一输入端连接，第j个偏差电流模块的第二输出端和第j个电流灵敏放大器的第二输入端连接，j＝1，2，…，2n，第k个电流灵敏放大器的输出端和第k个二输入异或门的第一输入端连接，第n+k个电流灵敏放大器的输出端和第k个二输入异或门的第二输入端连接，k＝1，2，…，n，通过激励信号配置偏差电流产生模块，无需更换硬件便可实现输出密钥的变化，且可在一个时钟周期内输出多位密钥，在TSMC-LP 65nm CMOS工艺下，采用全定制方式设计具有64个输出端口的PUF电路，版图面积为131μm×242μm，实验结果表明，该PUF电路具有良好的唯一性和随机性，且工作在不同温度(-40℃～125℃)和电压(1.02V～1.32V)下的可靠性高达98.2％，可应用于信息安全领域。
附图说明
图1为本发明的一种NMOS零温度系数点的多端口PUF电路的结构图；
图2为本发明的偏差电流单元的电路图；
图3为本发明的电流灵敏放大器的电路图；
图4为NMOS管在TSMC-LP 65nm最小工艺尺寸下(W/L＝120nm/60nm)I-V特性随温度的变化曲线；
图5为NMOS管参数失配时的I-V特性曲线；
图6为本发明在4096组不同激励下HDinter的统计图；
图7为本发明的E(HDinter)与激励HW的关系；
图8为激励HW为1-2-4时，本发明的各端口信息熵随激励HW增加的拟合曲线；
图9为激励HW为8-16-32时，本发明的各端口信息熵随激励HW增加的拟合曲线；
图10为在不同温度(-40℃,125℃)，本发明的HDintra的变化曲线图；
图11为在不同电压(1.08V,1.32V)下，本发明的HDintra的变化曲线图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图1所示，一种NMOS零温度系数点的多端口PUF电路，包括输入寄存器、偏差电流源、判决器和扰乱模块，输入寄存器包括m个D触发器，D触发器具有输入端、输出端和时钟端，m≥1，m个D触发器的时钟端连接且其连接端为输入寄存器的时钟端，m个D触发器的输出端构成输入寄存器的m个输出端，偏差电流源包括2n个偏差电流模块，偏差电流模块包括m个偏差电流单元，偏差电流单元具有输入端、零温度系数控制端、第一输出端和第二输出端，n≥2，m个偏差电流单元的输入端构成偏差电流模块的m个输入端，m个偏差电流单元的零温度系数控制端连接且其连接端为偏差电流模块的零温度系数控制端，m个偏差电流单元的第一输出端连接且其连接端为偏差电流模块的第一输出端，m个偏差电流单元的第二输出端连接且其连接端为偏差电流模块的第二输出端，判决器包括2n个电流灵敏放大器，电流灵敏放大器具有使能端、触发端、第一输入端、第二输入端和输出端，扰乱模块包括n个二输入异或门，二输入异或门具有第一输入端、第二输入端和输出端，输入寄存器的m个输出端分别与2n个偏差电流模块的m个输入端一一对应连接；第j个偏差电流模块的第一输出端和第j个电流灵敏放大器的第一输入端连接，第j个偏差电流模块的第二输出端和第j个电流灵敏放大器的第二输入端连接，j＝1，2，…，2n，第k个电流灵敏放大器的输出端和第k个二输入异或门的第一输入端连接，第n+k个电流灵敏放大器的输出端和第k个二输入异或门的第二输入端连接，k＝1，2，…，n。
实施例二：如图1所示，一种NMOS零温度系数点的多端口PUF电路，包括输入寄存器、偏差电流源、判决器和扰乱模块，输入寄存器包括m个D触发器，D触发器具有输入端、输出端和时钟端，m≥1，m个D触发器的时钟端连接且其连接端为输入寄存器的时钟端，m个D触发器的输出端构成输入寄存器的m个输出端，偏差电流源包括2n个偏差电流模块，偏差电流模块包括m个偏差电流单元，偏差电流单元具有输入端、零温度系数控制端、第一输出端和第二输出端，n≥2，m个偏差电流单元的输入端构成偏差电流模块的m个输入端，m个偏差电流单元的零温度系数控制端连接且其连接端为偏差电流模块的零温度系数控制端，m个偏差电流单元的第一输出端连接且其连接端为偏差电流模块的第一输出端，m个偏差电流单元的第二输出端连接且其连接端为偏差电流模块的第二输出端，判决器包括2n个电流灵敏放大器，电流灵敏放大器具有使能端、触发端、第一输入端、第二输入端和输出端，扰乱模块包括n个二输入异或门，二输入异或门具有第一输入端、第二输入端和输出端，输入寄存器的m个输出端分别与2n个偏差电流模块的m个输入端一一对应连接；第j个偏差电流模块的第一输出端和第j个电流灵敏放大器的第一输入端连接，第j个偏差电流模块的第二输出端和第j个电流灵敏放大器的第二输入端连接，j＝1，2，…，2n，第k个电流灵敏放大器的输出端和第k个二输入异或门的第一输入端连接，第n+k个电流灵敏放大器的输出端和第k个二输入异或门的第二输入端连接，k＝1，2，…，n。
如图2所示，本实施例中，偏差电流单元包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1和第二NMOS管N2，第一PMOS管P1的栅极和第二PMOS管P2的栅极连接且其连接端为偏差电流单元的输入端，第一PMOS管P1的漏极和第一NMOS管N1的漏极连接，第二PMOS管P2的漏极和第二NMOS管N2的漏极连接，第一NMOS管N1的栅极和第二NMOS管N2的栅极连接且其连接端为偏差电流单元的零温度系数控制端，第一NMOS管N1的源极和第二NMOS管N2的源极均接地，第一PMOS管P1的源极为偏差电流单元的第一输出端，第二PMOS管P2的源极为偏差电流单元的第二输出端。
如图3所示，本实施例中，电流灵敏放大器包括第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第三NMOS管N3、第四NMOS管N4、第一二输入与非门NAND1和第二二输入与非门NAND2，第一二输入与非门NAND1和第二二输入与非门NAND2分别具有第一输入端、第二输入端和输出端，第三PMOS管P3的栅极和第六PMOS管P6的栅极连接且其连接端为电流灵敏放大器的触发端，第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第六PMOS管P6的源极和第七PMOS管P7的漏极连接，第七PMOS管P7的栅极为电流灵敏放大器的使能端，第七PMOS管P7的源极接入电源，第三PMOS管P3的漏极、第四PMOS管P4的漏极、第五PMOS管P5的栅极、第三NMOS管N3的漏极、第四NMOS管N4的栅极和第一二输入与非门NAND1的第一输入端连接，第五PMOS管P5的漏极、第六PMOS管P6的漏极、第四PMOS管P4的栅极、第四NMOS管N4的漏极、第三NMOS管N3的栅极和第二二输入与非门NAND2的第二输入端连接，第三NMOS管N3的源极为电流灵敏放大器的第一输入端，第四NMOS管N4的源极为电流灵敏放大器的第二输入端，第一二输入与非门NAND1的第二输入端和第二二输入与非门NAND2的输出端连接，第二二输入与非门NAND2的第一输入端和第一二输入与非门NAND1的输出端连接且其连接端为电流灵敏放大器的输出端。
图4给出了NMOS管在TSMC-LP 65nm最小工艺尺寸下(W/L＝120nm/60nm)I-V特性随温度的变化曲线。从图4可以发现，在相同栅源电压(VGS)下，NMOS管的漏电流(ID)会随着温度的变化而变化，表明温度会影响NMOS管的漏电流；同时还可以发现不同温度的I-V曲线相交于一点，这个点称为NMOS管的ZTC点(零温度系数点)，该点坐标为(852mV，23.5μA)。此时NMOS管的ID在温度变化时保持恒定，因此工作在零温度系数点的NMOS管具有更高的鲁棒性。图5给出了NMOS管参数失配时的I-V特性曲线，M1、M2、M3、M4、M5分别表示不同失配参数下的NMOS管。分析图5可以发现不同失配参数下的NMOS管具有不同的ZTC点，同时发现不同ZTC点的VGS几乎相等，也就是说此时NMOS管具有不同的漏电流，但均不受温度变化的影响，满足提高PUF电路可靠性的第二种条件(增强待对比偏差信号对非工艺参数的鲁棒性)。因此，可以利用NMOS管的ZTC点特性构建高可靠性PUF电路。
以下分别通过实验验证本发明的唯一性、随机性和可靠性。
唯一性表征同一结构PUF电路的任意个体与其他个体的区分度，即产生唯一标识自身数字信息的能力。通常采用统计同一结构PUF不同个体输出响应间汉明距离(HammingDistance，HD)的方式衡量。本发明的PUF电路激励长度为64bit时，激励的有效汉明重量(Hamming Weight，HW)为1～64。为了实验结果的准确性，每种HW的激励随机选取64组(不重复)，则共选取4096组(64x64)不同激励。在同一组激励下对所提PUF电路进行10000次MonteCarlo仿真(k＝10000)，得到10000个长度为64bit(N＝64)的输出响应，计算HDinter，得到本发明PUF电路在4096组不同激励下HDinter的统计图如图6所示。分析图6可知，本发明计算E(HDinter)为49.6％非常接近理想值(50％)。图7为本发明的E(HDinter)与激励HW的关系，由图7可知E(HDinter)在不同激励HW下围绕50％上下波动。
信息熵可用于定量分析一个信源的随机(混乱)程度。目前可以使用信息熵来评价PUF输出响应的随机性，从而评估PUF电路的安全性为准确测试所提PUF各端口输出响应的信息熵，选择6种HW逐次增加的激励(1、2、4、8、16、32)，对于每一种HW的激励随机选取64组(不重复)，在每一组激励下进行10000次Monte Carlo仿真，计算各端口输出数据中逻辑电平0和逻辑电平1的概率，并计算信息熵。各端口信息熵随激励HW变化的拟合曲线如图8和图9所示，分析图8和图9可知在不同激励HW下各端口信息熵均大于0.97，因此该PUF电路输出数据具有较高的随机性。
可靠性作为PUF电路的重要性能指标，用于说明PUF电路在不同工作环境中的性能。通常采用统计PUF电路工作在不同环境中的片内汉明距离(HDintra)的方式衡量。首先在1.2V/25℃条件下，对本发明的电路施加4096组激励(每种HW的激励随机选取64组)，从而得到4096组长度为64bit的输出响应，以此作为参考响应。然后使电路工作在不同的温度和电压条件下，在每一种条件下施加与参考响应相同的激励，统计输出响应相对于参考响应改变的位数，统计结果如图10和图11所示，本发明的可靠性为98.2％。

Claims (3)

1.一种NMOS零温度系数点的多端口PUF电路，其特征在于包括输入寄存器、偏差电流源、判决器和扰乱模块，所述的输入寄存器包括m个D触发器，所述的D触发器具有输入端、输出端和时钟端，m≥1，m个D触发器的时钟端连接且其连接端为所述的输入寄存器的时钟端，m个D触发器的输出端构成所述的输入寄存器的m个输出端，所述的偏差电流源包括2n个偏差电流模块，所述的偏差电流模块包括m个偏差电流单元，所述的偏差电流单元具有输入端、零温度系数控制端、第一输出端和第二输出端，n≥2，m个所述的偏差电流单元的输入端构成所述的偏差电流模块的m个输入端，m个所述的偏差电流单元的零温度系数控制端连接且其连接端为所述的偏差电流模块的零温度系数控制端，m个所述的偏差电流单元的第一输出端连接且其连接端为所述的偏差电流模块的第一输出端，m个所述的偏差电流单元的第二输出端连接且其连接端为所述的偏差电流模块的第二输出端，所述的判决器包括2n个电流灵敏放大器，所述的电流灵敏放大器具有使能端、触发端、第一输入端、第二输入端和输出端，所述的扰乱模块包括n个二输入异或门，所述的二输入异或门具有第一输入端、第二输入端和输出端，所述的输入寄存器的m个输出端分别与2n个所述的偏差电流模块的m个输入端一一对应连接；第j个所述的偏差电流模块的第一输出端和第j个所述的电流灵敏放大器的第一输入端连接，第j个所述的偏差电流模块的第二输出端和第j个所述的电流灵敏放大器的第二输入端连接，j＝1，2，…，2n，第k个所述的电流灵敏放大器的输出端和第k个所述的二输入异或门的第一输入端连接，第n+k个所述的电流灵敏放大器的输出端和第k个所述的二输入异或门的第二输入端连接，k＝1，2，…，n。
2.根据权利要求1所述的一种NMOS零温度系数点多端口PUF电路，其特征在于所述的偏差电流单元包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述的第一PMOS管的栅极和所述的第二PMOS管的栅极连接且其连接端为所述的偏差电流单元的输入端，所述的第一PMOS管的漏极和所述的第一NMOS管的漏极连接，所述的第二PMOS管的漏极和所述的第二NMOS管的漏极连接，所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接且其连接端为所述的偏差电流单元的零温度系数控制端，所述的所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地，所述的第一PMOS管的源极为所述的偏差电流单元的第一输出端，所述的第二PMOS管的源极为所述的偏差电流单元的第二输出端。
3.根据权利要求1所述的一种NMOS零温度系数点多端口PUF电路，其特征在于所述的电流灵敏放大器包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第一二输入与非门和第二二输入与非门，所述的第一二输入与非门和所述的第二二输入与非门分别具有第一输入端、第二输入端和输出端，所述的第三PMOS管的栅极和所述的第六PMOS管的栅极连接且其连接端为所述的电流灵敏放大器的触发端，所述的第三PMOS管的源极、所述的第四PMOS管的源极、所述的第五PMOS管的源极、所述的第六PMOS管的源极和所述的第七PMOS管的漏极连接，所述的第七PMOS管的栅极为所述的电流灵敏放大器的使能端，所述的第七PMOS管的源极接入电源，所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第五PMOS管的栅极、所述的第三NMOS管的漏极、所述的第四NMOS管的栅极和所述的第一二输入与非门的第一输入端连接，所述的第五PMOS管的漏极、所述的第六PMOS管的漏极、所述的第四PMOS管的栅极、所述的第四NMOS管的漏极、所述的第三NMOS管的栅极和所述的第二二输入与非门的第二输入端连接，所述的第三NMOS管的源极为所述的电流灵敏放大器的第一输入端，所述的第四NMOS管的源极为所述的电流灵敏放大器的第二输入端，所述的第一二输入与非门的第二输入端和所述的第二二输入与非门的输出端连接，所述的第二二输入与非门的第一输入端和所述的第一二输入与非门的输出端连接且其连接端为所述的电流灵敏放大器的输出端。
CN201710007792.9A 2017-01-05 2017-01-05 一种nmos零温度系数点的多端口puf电路 Active CN106888093B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710007792.9A CN106888093B (zh) 2017-01-05 2017-01-05 一种nmos零温度系数点的多端口puf电路
US15/682,560 US9948464B1 (en) 2017-01-05 2017-08-22 Multi-port PUF circuit based on NMOS zero temperature coefficient point

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710007792.9A CN106888093B (zh) 2017-01-05 2017-01-05 一种nmos零温度系数点的多端口puf电路

Publications (2)

Publication Number Publication Date
CN106888093A CN106888093A (zh) 2017-06-23
CN106888093B true CN106888093B (zh) 2023-03-21

Family

ID=59176554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710007792.9A Active CN106888093B (zh) 2017-01-05 2017-01-05 一种nmos零温度系数点的多端口puf电路

Country Status (2)

Country Link
US (1) US9948464B1 (zh)
CN (1) CN106888093B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107544607B (zh) * 2017-09-28 2018-10-23 宁波大学 一种利用基准电流源的电流型puf电路
CN109067552B (zh) * 2018-10-11 2021-02-09 温州大学 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN111130536B (zh) * 2019-12-09 2023-04-28 宁波大学 一种同时具有老化检测和puf功能的电路
CN113268745B (zh) * 2021-04-12 2022-06-21 温州大学 基于Camellia加密算法的软PUF
CN114928454B (zh) * 2022-06-09 2024-01-09 湖南大学 Crp混淆电路及数据混淆方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104318181A (zh) * 2014-09-22 2015-01-28 宁波大学 基于阈值偏差延迟的物理不可克隆函数电路
CN105676942A (zh) * 2016-03-08 2016-06-15 宁波大学 一种偏差信号产生电路及多端口可配置puf电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926131A (en) * 1987-06-25 1990-05-15 Schlumberger Industries, Inc. Triangle waveform generator for pulse-width amplitude multiplier
US4924412A (en) * 1987-06-25 1990-05-08 Schlumberger Industries, Inc. Integrated poly-phase power meter
US7071752B2 (en) * 2001-08-31 2006-07-04 Texas Instruments Incorporated Amplifiers
US8050409B2 (en) * 2004-04-02 2011-11-01 University Of Cincinnati Threshold and identity-based key management and authentication for wireless ad hoc networks
WO2009079050A2 (en) * 2007-09-19 2009-06-25 Verayo, Inc. Authentication with physical unclonable functions
US7898283B1 (en) * 2009-08-31 2011-03-01 Farinaz Koushanfar Lightweight secure physically unclonable functions
US8458489B2 (en) * 2010-03-25 2013-06-04 Empire Technology Development Llc Differential uncloneable variability-based cryptography
TWI422847B (zh) * 2010-09-01 2014-01-11 Univ Nat Chiao Tung 全晶片上寬工作電壓溫度製程電壓的感測系統
EP2933944B1 (en) * 2012-12-11 2017-09-20 Mitsubishi Electric Corporation Integrated security device and signal processing method used by integrated security device
CN103198268B (zh) * 2013-03-18 2016-06-08 宁波大学 一种可重构多端口物理不可克隆函数电路
US9628272B2 (en) * 2014-01-03 2017-04-18 William Marsh Rice University PUF authentication and key-exchange by substring matching
US9946858B2 (en) * 2014-05-05 2018-04-17 Analog Devices, Inc. Authentication system and device including physical unclonable function and threshold cryptography
US9806718B2 (en) * 2014-05-05 2017-10-31 Analog Devices, Inc. Authenticatable device with reconfigurable physical unclonable functions
US9584329B1 (en) * 2014-11-25 2017-02-28 Xilinx, Inc. Physically unclonable function and helper data indicating unstable bits
US9501664B1 (en) * 2014-12-15 2016-11-22 Sandia Corporation Method, apparatus and system to compensate for drift by physically unclonable function circuitry
US20170077046A1 (en) * 2015-09-11 2017-03-16 The Regents Of The University Of California Physical unclonable functions through locally enhanced defectivity

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104318181A (zh) * 2014-09-22 2015-01-28 宁波大学 基于阈值偏差延迟的物理不可克隆函数电路
CN105676942A (zh) * 2016-03-08 2016-06-15 宁波大学 一种偏差信号产生电路及多端口可配置puf电路

Also Published As

Publication number Publication date
CN106888093A (zh) 2017-06-23
US9948464B1 (en) 2018-04-17

Similar Documents

Publication Publication Date Title
CN106888093B (zh) 一种nmos零温度系数点的多端口puf电路
US10659238B2 (en) Multi-port PUF circuit based on MOSFET current division deviations
CN109241782B (zh) 一种利用pmos工艺偏差的弱物理不可克隆函数电路
US10048939B2 (en) Systems and methods for analyzing stability using metal resistance variations
Kumar et al. On design of temperature invariant physically unclonable functions based on ring oscillators
Mispan et al. TCO-PUF: A subthreshold physical unclonable function
CN104283549A (zh) 一种基于mosfet零温度系数点的puf电路
Xu et al. Understanding sources of variations in flash memory for physical unclonable functions
CN109067552A (zh) 一种利用nmos工艺偏差的弱物理不可克隆函数电路
Shifman et al. An SRAM PUF with 2 independent bits/cell in 65nm
Sahoo et al. A novel aging tolerant RO-PUF for low power application
Amsaad et al. An efficient and reliable lightweight PUF for IoT-based applications
Shifman et al. A 2 bit/cell tilting SRAM-based PUF with a BER of 3.1 E-10 and an energy of 21 FJ/bit in 65nm
Loong et al. Performance analysis of CMOS-memristor hybrid ring oscillator Physically Unclonable Function (RO-PUF)
Kamal et al. Mixed-signal physically unclonable function with CMOS capacitive cells
Saqib et al. ASIC implementation of a hardware‐embedded physical unclonable function
US20230092828A1 (en) Reliable multi-information entropy physical unclonable function (puf) for internet of things security
Sahoo et al. A novel reliable and aging tolerant modified RO PUF for low power application
Shaik et al. Statistical analysis of arbiter physical unclonable functions using reliable and secure transmission gates
Deyati et al. Design of efficient analog physically unclonable functions using alternative test principles
Forte et al. Manipulating manufacturing variations for better silicon-based physically unclonable functions
CN107017990B (zh) 用于稳定的物理不可克隆函数的系统以及方法
Deyati et al. Challenge engineering and design of analog push pull amplifier based physically unclonable function for hardware security
CN113946882B (zh) 基于施密特触发器的超低功耗弱物理不可克隆函数电路
Fujimoto et al. A fast power current analysis methodology using capacitor charging model for side channel attack evaluation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant