CN106887379B - 一种半透掩膜构图方法及阵列基板、显示装置 - Google Patents

一种半透掩膜构图方法及阵列基板、显示装置 Download PDF

Info

Publication number
CN106887379B
CN106887379B CN201710119773.5A CN201710119773A CN106887379B CN 106887379 B CN106887379 B CN 106887379B CN 201710119773 A CN201710119773 A CN 201710119773A CN 106887379 B CN106887379 B CN 106887379B
Authority
CN
China
Prior art keywords
etching
substrate
thin film
layer
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710119773.5A
Other languages
English (en)
Other versions
CN106887379A (zh
Inventor
黄中浩
赵永亮
周厚峰
宁智勇
周宏儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710119773.5A priority Critical patent/CN106887379B/zh
Publication of CN106887379A publication Critical patent/CN106887379A/zh
Priority to US15/791,107 priority patent/US10276608B2/en
Application granted granted Critical
Publication of CN106887379B publication Critical patent/CN106887379B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明实施例提供一种半透掩膜构图方法及阵列基板、显示装置，涉及显示技术领域，能够减小位于基板上相邻的两个图案层中靠近基板一侧的图案层的突出部(Tail)。该半透掩膜构图方法包括在衬底基板上依次形成第一薄膜层、第二薄膜层、光阻薄膜层，通过半透掩膜板对光阻薄膜层进行曝光以及显影处理，对经过曝光和显影后的基板进行第一次刻蚀，对经过第一次刻蚀后的基板进行第二次刻蚀，对经过第一次刻蚀后的基板进行钝化处理，对经过钝化处理后的基板进行灰化处理，对经过灰化处理和第二次刻蚀后的基板进行第三次刻蚀，对经过第三次刻蚀后的基板进行剥离处理。

Description

一种半透掩膜构图方法及阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种半透掩膜构图方法及阵列基板、显示装置。
背景技术
半透掩膜(Half Tone Mask)构图方法通过采用半透掩膜板对两个薄膜层进行一次曝光和多次刻蚀以形成两个膜层图案，能够大幅简化阵列基板制作工艺，降低制作成本，从而成为制作阵列基板时的常用制作工艺。
然而采用上述半透掩膜构图方法在经过多次刻蚀形成两个膜层图案时，容易造成位于基板上的两个膜层图案中靠近基板的膜层图案具有突出部(Tail)，而该突出部(Tail)对于传导和显示均无作用，同时在该阵列基板用于显示时，还会与其他膜层的电极图案形成寄生电容，导致漏光和能耗增加等弊端。
具体的，以a-Si(非晶硅)TFT-LCD(Thin Film Transistor Liquid CrystalDisplay，薄膜晶体管-液晶显示器)的阵列基板制作过程中采用半透掩膜构图方法形成源漏、数据线图案层和半导体有源层图案层为例，如图1所示，在衬底基板10上依次形成半导体层20、金属层30、光阻薄膜层40，对该基板进行曝光显影、第一次刻蚀、第二次刻蚀、灰化、第三次刻蚀、剥离处理(具体见图1中a-b-c-d-e-f-g)，形成在金属层30中形成源漏、数据线图案层，在半导体层20中形成半导体有源层图案层，当然对于a-Si TFT-LCD，在第三次刻蚀和剥离处理之间还包括第四次刻蚀，以去除半导体有源层图案层中对应源极和漏极之间的导电性较好的N+a-Si层，以保证TFT的正常工作。
由于第一次刻蚀和第二次刻蚀之间存在一定的工艺差异，如图1中(d)所示，会导致半导体层20中的图案相对于金属层30中的图案具有突出部200；另外，在经过第三次刻蚀后，如图1中(f)所示，由于第三次刻蚀对金属层30中形成的图案产生进一步的刻蚀，从而导致上述突出部200进一步的增加，而该突出部200对数据线信号没有传导作用，但是光照情况下会产生较高的光生载流子浓度，从而增加了数据线与TFT中的栅极，以及LCD中的像素电极、公共电极间的寄生电容，对显示画面造成不良影响，并使得显示装置的功耗增加。
另外，如图2所示，通过上述半透掩膜构图方法形成源漏、数据线图案层中数据线301下方的半导体有源层图案层具有的突出部200，会与显示装置中的公共电极之间产生电场，从而影响液晶分子的偏转，造成漏光现象，当然现有技术中，一般采用增加黑矩阵的宽度来遮挡漏光位置，从而导致开口率减小。
发明内容
本发明的实施例提供一种半透掩膜构图方法及阵列基板、显示装置，能够减小位于基板上相邻的两个图案层中靠近基板一侧的图案层的突出部(Tail)。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种半透掩膜构图方法，包括：在衬底基板上依次形成第一薄膜层、第二薄膜层、光阻薄膜层；通过半透掩膜板对所述光阻薄膜层进行曝光以及显影处理，得到光阻图案层，所述光阻图案层包括光阻完全保留区、光阻半保留区和光阻去除区；对经过曝光和显影后的基板进行第一次刻蚀，去除所述第二薄膜层中对应所述光阻去除区的部分；对经过第一次刻蚀后的基板进行第二次刻蚀，去除所述第一薄膜层中对应所述光阻去除区的部分，形成第一图案层；对经过第一次刻蚀后的基板进行钝化处理，以在所述第二薄膜层保留部分的裸露表面上形成保护层；对经过钝化处理后的基板进行灰化处理，去除所述光阻图案层中位于所述光阻半保留区的部分；对经过灰化处理和第二次刻蚀后的基板进行第三次刻蚀，去除所述第二薄膜层保留部分中对应所述光阻半保留区的部分，形成第二图案层；对经过第三次刻蚀后的基板进行剥离处理，去除所述光阻图案层中剩余的部分。
进一步的，所述第一图案层为包含半导体有源层的图案层，所述第二图案层为包括源极、漏极和数据线的图案层，或者，所述第一图案层为包括透明电极的图案层，所述第二图案层为包括栅极的图案层。
进一步的，所述对经过第一次刻蚀后的基板进行第二次刻蚀的步骤，在所述对经过钝化处理后的基板进行灰化处理的步骤之后进行。
进一步的，所述对经过第一次刻蚀后的基板进行钝化处理，以在所述第二薄膜层保留部分的裸露表面上形成保护层为：对经过第二次刻蚀后的基板进行钝化处理，以在所述第二薄膜层保留部分的裸露表面上形成保护层。
进一步的，所述对经过第一次刻蚀后的基板进行钝化处理，以在所述第二薄膜层中保留部分的裸露表面上形成保护层包括：将经过第一次刻蚀后的基板置于钝化反应体系中，以使得所述第二薄膜层保留部分的裸露表面发生钝化反应形成保护层。
进一步的，所述对经过第一次刻蚀后的基板进行钝化处理，以在所述第二薄膜层中剩余部分的裸露表面上形成保护层还包括：将外电源的阳极与所述经过第一次刻蚀后的基板中的所述第二薄膜层保留部分连接，以使得基板中的所述第二薄膜层保留部分、外电源通过钝化反应体系形成闭合回路。
进一步的，所述对经过曝光和显影后的基板进行第一次刻蚀后形成的所述第二薄膜层保留部分包括位于显示区域的数据线、源漏连接图案和位于非显示区域的连接部，所述连接部连接所有数据线的端部；所述外电源的阳极通过所述连接部向所述数据线、源漏连接图案施加阳极电信号。
进一步的，所述对经过灰化处理和第二次刻蚀后的基板进行第三次刻蚀后形成的所述第二图案层包括位于所述连接部处的多个薄膜晶体管的源极和漏极以及连接所有薄膜晶体管源极的信号线，且所述薄膜晶体管的漏极一一对应连接所述数据线的端部。
进一步的，所述对经过第一次刻蚀后的基板进行钝化处理，以在所述第二薄膜层保留部分的裸露表面上形成保护层包括：对经过第一次刻蚀后的基板置进行等离子体钝化处理，以使得所述第二薄膜层保留部分的裸露表面与等离子体中的离子发生钝化反应形成保护层。
进一步的，所述对经过钝化处理后的基板进行灰化处理，去除所述光阻图案层中位于所述光阻半保留区的部分包括：对经过钝化处理后的基板进行第一次灰化处理，去除位于所述光阻半保留区的部分所述光阻图案层；对第一次灰化处理后的基板进行第二次灰化处理，去除位于所述光阻半保留区的剩余所述光阻图案层；且所述对经过第一次刻蚀后的基板进行第二次刻蚀，去除所述第一薄膜层中对应所述光阻去除区的部分，形成第一图案层包括：对经过第一次灰化处理后、第二次灰化处理前的基板进行第二次刻蚀，去除所述第一薄膜层中对应所述光阻去除区的部分，形成第一图案层。
本发明实施例另一方面还提供一种阵列基板，其特征在于，包括层叠的两个图案层，所述层叠的两个图案层采用上述的构图方法形成。
本发明实施例再一方面还提供一种显示装置，包括上述的阵列基板。
本发明实施例提供一种半透掩膜构图方法及阵列基板、显示装置，该半透掩膜构图方法包括：在衬底基板上依次形成第一薄膜层、第二薄膜层、光阻薄膜层；通过半透掩膜板对光阻薄膜层进行曝光以及显影处理，得到光阻图案层，光阻图案层包括光阻完全保留区、光阻半保留区和光阻去除区；对经过曝光和显影后的基板进行第一次刻蚀，去除第二薄膜层中对应光阻去除区的部分；对经过第一次刻蚀后的基板进行第二次刻蚀，去除第一薄膜层中对应光阻去除区的部分，形成第一图案层；对经过第一次刻蚀后的基板进行钝化处理，以在第二薄膜层保留部分的裸露表面上形成保护层；对经过钝化处理后的基板进行灰化处理，去除光阻图案层中位于光阻半保留区的部分；对经过灰化处理后的基板进行第三次刻蚀，去除第二薄膜层中对应光阻半保留区的部分，形成第二图案层；对经过第三次刻蚀后的基板进行剥离处理，去除光阻图案层中剩余的部分。
综上所述，采用上述半透掩膜构图方法能够对层叠的第一薄膜层和第二薄膜层通过一次曝光多次刻蚀，形成层叠的第一图案层和第二图案层，由于通过第一次刻蚀和第二次刻蚀后，层叠的两个薄膜层形成相同或者接近相同的图案，且第一次刻蚀和第三次刻蚀均是对第二薄膜层进行刻蚀的，在此基础上，本发明采用对第一次刻蚀后的基板进行钝化处理，能够使得第二薄膜层在经过第一次刻蚀后保留部分的裸露表面上形成保护层，这样一来，即使在对第二薄膜层进行第三次刻蚀处理时，由于第一次刻蚀后的第二薄膜层保留部分的裸露表面上已经通过钝化处理形成保护层，从而使得第三次刻蚀不会对第二薄膜层保留部分的裸露表面进一步刻蚀，减小了第一图案层相对于第二图案层的突出部(Tail)。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种采用半透掩膜构图方法制作阵列基板的结构示意图；
图2为现有技术提供的一种通过半透掩膜构图方法形成的图案层示意图；
图3为本发明实施例提供的一种半透掩膜构图方法的流程示意图；
图4为本发明实施例提供的一种半透掩膜构图方法阵列基板的结构示意图之一；
图5为本发明实施例提供的一种半透掩膜构图方法阵列基板的结构示意图之一；
图6为本发明实施例提供的一种半透掩膜构图方法阵列基板的结构示意图之一；
图7为本发明实施例提供的一种半透掩膜构图方法阵列基板的结构示意图之一；
图8a为本发明实施例提供的一种半透掩膜构图方法阵列基板的结构示意图之一；
图8b为本发明实施例提供的一种半透掩膜构图方法阵列基板的结构示意图之一；
图9为本发明实施例提供的一种半透掩膜构图方法阵列基板的结构示意图之一；
图10为本发明实施例提供的一种半透掩膜构图方法阵列基板的结构示意图之一；
图11a为本发明实施例提供的一种钝化处理过程的图案层的连接示意图；
图11b为图11a图案层的局部连接示意图；
图12为本发明实施例提供的一种半透掩膜构图方法阵列基板的结构示意图之一。
附图标记：
10-衬底基板；20-半导体层；200-突出部；30-金属层；301-数据线；310-连接部；40-光阻薄膜层；400-光阻图案层；401-光阻半保留区；402-光阻完全保留区；403-光阻去除区；101-第一薄膜层；1011-第一图案层；102-第二薄膜层；1021-第二薄膜层保留部分；1022-第二图案层；110-保护层；50-半透掩膜板；501-半透光区；502-不透光区；503-全透光区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种半透掩膜构图方法，采用该半透掩膜构图方法能够对两个薄膜层进行一次曝光和多次刻蚀以形成两个膜层图案，该两个膜层图案可以是包含半导体有源层的图案层和包括源极、漏极和数据线的图案层，或者包括透明电极的图案层和包括栅极的图案层，当然还可以是其他的两个膜层图案，本发明对此不作限定，以下实施例仅是以上述两个膜层图案为包含半导体有源层的图案层和包括源极、漏极和数据线的图案层为例进行说明。
如图3所示，该半透掩膜构图方法包括以下步骤，且以下按照序号排列的步骤间并不代表必然的先后关系。
步骤S101、如图4所示，在衬底基板10上依次形成第一薄膜层101、第二薄膜层102、光阻薄膜层40。
具体的，上述第一薄膜层101可以主要由半导体材料组成，第二薄膜层102可以主要由金属材料组成。
步骤S102、如图4所示，通过半透掩膜板50对光阻薄膜层40进行曝光以及显影处理，如图5所示，得到光阻图案层400，其中，该光阻图案层400包括光阻半保留区401、光阻完全保留区402和光阻去除区403。
其中，如图4所示，上述半透掩膜板50包括半透光区501、不透光区502和全透光区503，以光阻薄膜层40为正性光刻胶为例，则上述半透掩膜板50的半透光区501对应光阻图案层400中的光阻半保留区401，不透光区502对应光阻图案层400中的光阻完全保留区402，全透光区503对应光阻图案层400中的光阻去除区403。
步骤S103、对图5中经过曝光和显影后的基板进行第一次刻蚀E1，如图6所示，去除第二薄膜层102中对应光阻去除区403的部分，得到第二薄膜层保留部分1021。
具体的，可以采用湿法刻蚀对主要由金属材料组成的第二薄膜层102中对应光阻去除区403的部分，即第二薄膜层102中未覆盖光刻胶的部分，进行刻蚀。需要说明的是，在刻蚀过程中，刻蚀液(例如硝酸、磷酸等)与金属反应在去除未覆盖光刻胶部分的金属层的同时，会对覆盖有光刻胶部分的金属层的边缘进行一定的刻蚀，造成第二薄膜层保留部分1021产生关键线宽偏差(CD-Bias)，即，如图6所示，经过第一次刻蚀E1后得到的第二薄膜层保留部分1021相对于光阻图案层400具有一定的横向缩进D1，当然考虑到该刻蚀的横向缩进，在设置设计掩膜板时，会适当的增加光阻完全保留区402对应位置的图案宽度。
步骤S104、对经过第一次刻蚀E1后的基板进行第二次刻蚀E2，去除第一薄膜层101中对应光阻去除区403的部分，如图7所示，形成第一图案层1011。
具体的，可以采用干法刻蚀对主要由半导体材料组成的第一薄膜层101中对应光阻去除区403的部分，即第二薄膜层102中未覆盖光刻胶和第二薄膜层保留部分1021的区域，进行刻蚀。当然，如图7所示，刻蚀气体去除未覆盖光刻胶部分的金属层的同时，会对覆盖有光刻胶部分的金属层的边缘进行一定的刻蚀，从而使得经过第二次刻蚀E2后得到的第一图案层1011相对于光阻图案层400具有一定的横向缩进D2。
然而，由于干法刻蚀工艺与湿法刻蚀工艺的差异，以及第一薄膜层101和第二薄膜层102厚度和材料的不同，从而使得横向缩进D2小于横向缩进D1，这样一来，使得第一图案层1011相对于第二薄膜层保留部分1021具有突出部(Tail)200。在实际的制作工艺中，一般可以控制工艺条件，尽量的减小第二薄膜层保留部分1021相对于光阻图案层400具有一定的横向缩进D1，从而减小第一图案层1011相对于第二薄膜层保留部分1021的突出部(Tail)200。
步骤S105、对经过第一次刻蚀E1后的基板进行钝化处理，如图7所示，以在第二薄膜层保留部分1021的裸露表面上形成保护层110。
需要说明的是的，该步骤中的对经过第一次刻蚀后的基板进行钝化处理可以是在步骤S103中第一次刻蚀E1后，且在步骤S104中的第二次刻蚀E2前进行，以在第二薄膜层保留部分1021的裸露表面形成保护层110；也可以是在步骤S104中的第二次刻蚀E2后，以在第二薄膜层保留部分1021的裸露表面形成保护层110。
采用在第二次刻蚀E2对第二薄膜层保留部分1021的裸露表面进行钝化处理，通过钝化处理对第二薄膜层保留部分1021的裸露表面起到保护作用的同时，对第一图案层1011的裸露表面也能起到一定的保护作用。
步骤S106、对经过钝化处理后的基板进行灰化处理，如图8a所示，去除光阻图案层400中位于光阻半保留区401的部分。
其中，上述步骤S106中的灰化处理，可以是在步骤S104中的第二次刻蚀E2之后进行，例如，在步骤S103中第一次刻蚀E1后，进行步骤S105中的钝化处理，然后，进行步骤S104中的第二次刻蚀E2，接下来，进行该步骤S106中的灰化处理。
当然，上述步骤S106中的灰化处理，可以是在步骤S104中的第二次刻蚀E2之前进行，例如，在步骤S103中第一次刻蚀E1后，进行步骤S105中的钝化处理，然后，进行该步骤S106中的灰化处理，接下来，进行步骤S104中的第二次刻蚀E2。这样一来，由于灰化处理在在第二次刻蚀E2之前进行，光阻图案层400在灰化处理后具有一定的横向缩进，这样一来，第二次刻蚀E2能够对第一薄膜层101对应光阻去除区403的横向缩进部分相应的进行刻蚀，从而使得图7中第一图案层1011相对于第二薄膜层保留部分1021具有突出部(Tail)200减小。
此处，如图8b所示，以数据线301对应部分(图2中O-O’的剖面图)为例，对上述先进行灰化处理后，再进行第二次刻蚀E2的过程作进一步的说明。
通常情况下，灰化处理的过程中横向缩进量D3比第一刻蚀E1时形成的第二薄膜层保留部分1021产生的关键线宽偏差(CD-Bias)大，因此在灰化处理后，第二薄膜层保留部分1021可能存在未经钝化处理的上表面裸露，从而在后续的刻蚀过程中会对该部分裸露表面进行刻蚀，从而造成不良影响，因此，可以通过增加第一刻蚀E1的刻蚀时间，使得第二薄膜层保留部分1021相对于光阻图案层400的横向缩进D1增加，从而保证在灰化处理不会造成第二薄膜层保留部分1021未经钝化处理的上表面裸露。在此基础上，由于在灰化处理前进行了钝化处理，可以保证后续对第二薄膜层保留部分1021的再次刻蚀产生关键线宽偏差(CD-Bias)减小到接近为零。
同时，通过控制第一刻蚀E1的刻蚀时间和灰化处理程度，如图8b所示，保证灰化处理的过程中光阻图案层400的横向缩进D3与第一图案层1011相对于光阻图案层400的横向缩进D2之和与第二薄膜层保留部分1021相对于光阻图案层400的横向缩进D1尽可能的接近，即D1-D2-D3＝D4，其中，D4为第一图案层1011在刻蚀后具有一定坡度角θ的侧面的横向宽度，从而使得第二薄膜层保留部分1021的底部与第一图案层1011的顶部平齐，进而避免了第二薄膜层保留部分1021未经钝化处理的下表面裸露。
在此情况下，第一图案层1011相对于第二薄膜层保留部分1021的突出部(Tail)200(图8b中的D4)最小，以第一图案层1011在刻蚀后的坡度角θ等于70°，第一图案层1011厚度等于0.2μm为例，则D4＝0.2/tan70°＝0.07μm。当然在实际的生产中，考虑到工艺波动，例如±0.3μm，可以调整D1-D2-D3＝0.4μm(0.3+0.07的近似值)，从而确保第二薄膜层保留部分1021未经钝化处理的表面不会裸露，保护层110完全发挥作用，且第一图案层1011相对于第二薄膜层保留部分1021的突出部(Tail)200最小。
步骤S107、对经过灰化处理和第二次刻蚀E2后的基板进行第三次刻蚀E3，去除第二薄膜层保留部分1021中对应光阻半保留区401的部分(图8a)，形成如图9所示的第二图案层1022。
具体的，在第二薄膜层保留部分1021进行第三次刻蚀E3时，由于在该步骤前已经对第二薄膜层保留部分1021裸露表面进行了钝化处理，如图8b所示，在第二薄膜层保留部分1021裸露表面存在保护层110，在对该第二薄膜层保留部分1021对应光阻半保留区401的部分进行第三次刻蚀E3时，在上述保护层110的保护作用下，不会对该具有保护层110的裸露表面部分造成进一步的刻蚀，也即第二薄膜层102经过第三次刻蚀E3后的关键线宽偏差(CD-Bias)接近为零，从而保证了第一图案层1011相对于第二薄膜层保留部分1021的突出部(Tail)200不会进一步的增加，进而减小因该突出部(Tail)产生的较大寄生电容，降低了对显示画面造成不良影响，并使得显示装置的功耗减小，同时避免了在数据线位置产生的漏光现象。
步骤S108、对经过第三次刻蚀E3后的基板进行剥离处理，去除光阻图案层中剩余的部分，如图10所示，在衬底基板10上保留第一图案层1011和第二图案层1022。
需要说明的是，上述衬底基板10上，可能还具有其他的膜层图案，图中并未示出，此处仅是示出了本发明相关的膜层图案。
另外，对于a-Si TFT-LCD，第三次刻蚀和剥离处理之间还包括第四次刻蚀，以去除半导体有源层图案层中对应源极和漏极之间的导电性较好的N+a-Si层，以保证TFT的正常工作，此处不再附图赘述。
综上所述，采用上述半透掩膜构图方法能够对层叠的第一薄膜层和第二薄膜层通过一次曝光多次刻蚀，形成层叠的第一图案层和第二图案层，由于通过第一次刻蚀和第二次刻蚀后，层叠的两个薄膜层形成相同或者接近相同的图案，且第一次刻蚀和第三次刻蚀均是对第二薄膜层进行刻蚀的，在此基础上，本发明采用对第一次刻蚀后的基板进行钝化处理，能够使得第二薄膜层在经过第一次刻蚀后保留部分的裸露表面上形成保护层，这样一来，即使在对第二薄膜层进行第三次刻蚀处理时，由于第一次刻蚀后的第二薄膜层保留部分的裸露表面上已经通过钝化处理形成保护层，从而使得第三次刻蚀不会对第二薄膜层保留部分的裸露表面进一步刻蚀，减小了第一图案层相对于第二图案层的突出部(Tail)。
以下通过具体的实施例对上述步骤S105中的钝化处理作进一步的说明。
实施例一
上述步骤S105中，对经过第一次刻蚀E1后的基板进行钝化处理，以在第二薄膜层中保留部分1021的裸露表面上形成保护层110具体的可以包括：将经过第一次刻蚀E1后的基板置于钝化反应体系中，以使得第二薄膜层保留部分1021的裸露表面发生钝化反应形成保护层110。
具体的，现有的主要由金属材料构成的第二薄膜层102一般采用钼-铝-钼的多层金属层复合而成，可以采用钝化剂，例如浓硝酸、重铬酸钾、高锰酸钾等钝化液，在一定的反应条件下，对第二薄膜层保留部分1021的裸露表面进行钝化，且钝化后的金属难于被再次刻蚀，从而起到一定的保护作用，进而可以将第二薄膜层102经过两次刻蚀后形成的数据线、源极、漏极的关键线宽偏差(CD-Bias)控制到接近零的水平。
需要说明的是，对于湿法刻蚀而言，一般包括多个刻蚀区间以及多个水洗区间，在此情况下，可将上述用于钝化处理的钝化区间设置与前述的刻蚀区间与水洗区间之间，在刻蚀区间通过刻蚀液对第二薄膜层102进行刻蚀后，再在钝化区间通过钝化溶液第二薄膜层保留部分1021的裸露表面进行钝化，接下来，在水洗区间进行清洗。
进一步的，为了加快上述钝化反应的速率，提高钝化效率，上述步骤S105还可以包括，将外电源的阳极与经过第一次刻蚀E1后的基板中的第二薄膜层保留部分1021连接，以使得基板中的第二薄膜层保留部分1021、外电源通过钝化反应体系形成闭合回路。
在此情况下，上述第二薄膜层保留部分1021与钝化液发生化学反应的同时发生电解反应，该电解反应能够促进第二薄膜层保留部分1021在钝化液的反应，从而提高了钝化效率。
另外，为了能够直接利用基板上现有的检测线，来实现上述第二薄膜层保留部分1021、外电源通过钝化反应体系形成闭合回路，以达到简化工艺降低成本的目的。对于上述经过曝光和显影后的基板进行第一次刻蚀E1后形成的第二薄膜层保留部分1021，如图11a所示，包括位于显示区域A1的数据线、源漏连接图案和位于非显示区域A2的连接部310，连接部310连接数据线301的端部，其中图11a的显示区域A1中仅示意性的给出了数据线301，并未示出源漏连接图案。
其中，在第一次刻蚀E1后的连接部310中预形成的Switch TFT的源极和漏极未形成，此时，该连接部310为整体结构，并将显示区域A1的数据线、源漏连接图案整体进行连接，且该连接部310设置有用于输入信号的检测端(Test Pad)；当然还包括控制预形成的Switch TFT的开启端(Switch Pad)，由于该开启端(Switch Pad)此时被处于连接部310下方的栅极绝缘层覆盖，此时并不起作用。
在此情况下，如图11b所示，通过与外电源的阳极连接的探针P，穿透光阻图案层400与检测端(Test Pad)接触，而该检测端(Test Pad)通过连接部310直接与显示区域A1的数据线、源漏连接图案整体连接，探针P未进入光阻图案层400的探针部分P1经过表面绝缘处理，而进入光阻图案层400的探针部分P2(约1μm～2μm)为导电部分；另外，将外电源的阴极直接与钝化反应体系中的钝化液接触，则第二薄膜层保留部分1021、外电源通过钝化反应体系形成闭合回路，从而能够进行电解反应。
在此基础上，对于上述连接部310中预形成的Switch TFT的源极和漏极的具体形成过程与显示区域A1中源极和漏极的形成过程一致，通过在上述步骤进行第三次刻蚀E3时，对该连接部310进行刻蚀，形成多个Switch TFT的源极和漏极以及连接所有Switch TFT的信号线(图11a中非显示区域A2中的虚线部分)，且Switch TFT的漏极一一对应连接数据线301的端部。
实施例二
上述步骤S105中，对经过第一次刻蚀E1后的基板进行钝化处理，以在第二薄膜层中保留部分1021的裸露表面上形成保护层110具体的可以包括：对经过第一次刻蚀E1后的基板置进行等离子体钝化处理，以使得第二薄膜层保留部分1021的裸露表面与等离子体中的离子发生钝化反应形成保护层110。
具体的，可以采用较高浓度氟和氮等离子体，通过控制等离子体源(Souse RFPower和Bias RF Power)，控制等离子体的离子浓度和离子运动方向，进行等离子体钝化处理，在第二薄膜层中保留部分1021的裸露表面上氟化物和氮化物的保护层。
在此基础上，本发明为了进一步的，减小第一图案层1011相对于第二薄膜层保留部分1021的突出部(Tail)200，上述步骤S106中对经过钝化处理后的基板进行灰化处理，去除光阻图案层400中位于光阻半保留区401的部分具体包括第一次灰化处理和第二次灰化处理，并将步骤S104中的第二次刻蚀E2设置与第一次灰化处理和第二次灰化处理之间。
具体的，对经过钝化处理后的基板进行第一次灰化处理，去除位于光阻半保留区401的部分光阻图案层，然后对第一次灰化处理后的基板进行第二次刻蚀E2，去除第一薄膜层101中对应光阻去除区403的部分，形成第一图案层1011，接下来，对第二次刻蚀E2后的基板进行第二次灰化处理，去除位于光阻半保留区401的剩余光阻图案层。
如图12所示，以数据线301对应部分(图2中O-O’的剖面图)为例，为了保证第二薄膜层保留部分1021的底部与第一图案层1011的顶部平齐，且确保第二薄膜层保留部分1021未经钝化处理的表面不会裸露，第一图案层1011相对于第二薄膜层保留部分1021的突出部(Tail)200最小，需要通过控制第一刻蚀E1的刻蚀时间和两次灰化处理程度，使得第二薄膜层保留部分1021相对于光阻图案层400的横向缩进D1与第一次灰化处理和第二次灰化处理的过程中光阻图案层400的横向缩进D31、D32和第一图案层1011相对于光阻图案层400的横向缩进D2之和的差值，与第一图案层1011在刻蚀后具有一定坡度角θ的侧面的横向宽度D4相等，即D1-D2-D31-D32＝D4。当然考虑到工艺波动，可以控制第一刻蚀E1的刻蚀时间，适当增加D1的尺寸。
另外，由于干法刻蚀与等离子体钝化处理可以采用相同的设备进行，仅需要将刻蚀气体与等离子钝化气体进行调整即可，因此对于上述第二次刻蚀E2为干法刻蚀时，可以在第二次刻蚀E2与离子体钝化处理两个步骤紧邻设置，从而能够简化工艺，降低制作成本。例如，对于上述第二次刻蚀E2设置于第一次灰化处理和第二次灰化处理之间的工艺中，可以在第二次刻蚀E2与第二次灰化处理之间进行上述等离子体钝化处理。
本发明实施例提供一种阵列基板，包括层叠的两个图案层，层叠的两个图案层采用上述的构图方法形成，具有与前述实施例提供的半透掩膜构图方法相同的有益效果。由于前述实施例已经对半透掩膜构图方法及其有益效果进行了详细的描述，此处不再赘述。
本发明实施例还提供一种显示装置，包括前述的阵列基板，且该显示装置与前述的阵列基板相同，与前述实施例提供的半透掩膜构图方法相同的有益效果。由于前述实施例已经对半透掩膜构图方法及其有益效果进行了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，显示装置具体至少可以包括液晶显示面板和有机发光二极管显示面板，例如该显示面板可以应用至液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件中。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种半透掩膜构图方法，其特征在于，包括：
在衬底基板上依次形成第一薄膜层、第二薄膜层、光阻薄膜层；
通过半透掩膜板对所述光阻薄膜层进行曝光以及显影处理，得到光阻图案层，所述光阻图案层包括光阻完全保留区、光阻半保留区和光阻去除区；
对经过曝光和显影后的基板进行第一次刻蚀，去除所述第二薄膜层中对应所述光阻去除区的部分；
对经过第一次刻蚀后的基板进行第二次刻蚀，去除所述第一薄膜层中对应所述光阻去除区的部分，形成第一图案层；
对经过第一次刻蚀后的基板进行钝化处理，以在所述第二薄膜层保留部分的裸露表面上形成保护层；
对经过钝化处理后的基板进行灰化处理，去除所述光阻图案层中位于所述光阻半保留区的部分；
对经过灰化处理和第二次刻蚀后的基板进行第三次刻蚀，去除所述第二薄膜层保留部分中对应所述光阻半保留区的部分，形成第二图案层；
对经过第三次刻蚀后的基板进行剥离处理，去除所述光阻图案层中剩余的部分；
所述第一次刻蚀为湿法刻蚀；
所述第二次刻蚀为干法刻蚀。
2.根据权利要求1所述的构图方法，其特征在于，所述第一图案层为包含半导体有源层的图案层，所述第二图案层为包括源极、漏极和数据线的图案层，或者，所述第一图案层为包括透明电极的图案层，所述第二图案层为包括栅极的图案层。
3.根据权利要求1所述的构图方法，其特征在于，所述对经过第一次刻蚀后的基板进行第二次刻蚀的步骤，在所述对经过钝化处理后的基板进行灰化处理的步骤之后进行。
4.根据权利要求1所述的构图方法，其特征在于，所述对经过第一次刻蚀后的基板进行钝化处理，以在所述第二薄膜层保留部分的裸露表面上形成保护层为：
对经过第二次刻蚀后的基板进行钝化处理，以在所述第二薄膜层保留部分的裸露表面上形成保护层。
5.根据权利要求1所述的构图方法，其特征在于，所述对经过第一次刻蚀后的基板进行钝化处理，以在所述第二薄膜层中保留部分的裸露表面上形成保护层包括：
将经过第一次刻蚀后的基板置于钝化反应体系中，以使得所述第二薄膜层保留部分的裸露表面发生钝化反应形成保护层。
6.根据权利要求5所述的构图方法，其特征在于，所述对经过第一次刻蚀后的基板进行钝化处理，以在所述第二薄膜层中剩余部分的裸露表面上形成保护层还包括：
将外电源的阳极与所述经过第一次刻蚀后的基板中的所述第二薄膜层保留部分连接，以使得基板中的所述第二薄膜层保留部分、外电源通过钝化反应体系形成闭合回路。
7.根据权利要求6所述的构图方法，其特征在于，所述对经过曝光和显影后的基板进行第一次刻蚀后形成的所述第二薄膜层保留部分包括位于显示区域的数据线、源漏连接图案和位于非显示区域的连接部，所述连接部连接所有数据线的端部；
所述外电源的阳极通过所述连接部向所述数据线、源漏连接图案施加阳极电信号。
8.根据权利要求7所述的构图方法，其特征在于，所述对经过灰化处理和第二次刻蚀后的基板进行第三次刻蚀后形成的所述第二图案层包括位于所述连接部处的多个薄膜晶体管的源极和漏极以及连接所有薄膜晶体管源极的信号线，且所述薄膜晶体管的漏极一一对应连接所述数据线的端部。
9.根据权利要求1所述的构图方法，其特征在于，所述对经过第一次刻蚀后的基板进行钝化处理，以在所述第二薄膜层保留部分的裸露表面上形成保护层包括：
对经过第一次刻蚀后的基板置进行等离子体钝化处理，以使得所述第二薄膜层保留部分的裸露表面与等离子体中的离子发生钝化反应形成保护层。
10.根据权利要求9所述的构图方法，其特征在于，所述对经过钝化处理后的基板进行灰化处理，去除所述光阻图案层中位于所述光阻半保留区的部分包括：对经过钝化处理后的基板进行第一次灰化处理，去除位于所述光阻半保留区的部分所述光阻图案层；对第一次灰化处理后的基板进行第二次灰化处理，去除位于所述光阻半保留区的剩余所述光阻图案层；
且所述对经过第一次刻蚀后的基板进行第二次刻蚀，去除所述第一薄膜层中对应所述光阻去除区的部分，形成第一图案层包括：对经过第一次灰化处理后、第二次灰化处理前的基板进行第二次刻蚀，去除所述第一薄膜层中对应所述光阻去除区的部分，形成第一图案层。
11.一种阵列基板，其特征在于，包括层叠的两个图案层，所述层叠的两个图案层采用权利要求1-10任一项所述的构图方法形成。
12.一种显示装置，其特征在于，包括权利要求11所述的阵列基板。
CN201710119773.5A 2017-03-01 2017-03-01 一种半透掩膜构图方法及阵列基板、显示装置 Expired - Fee Related CN106887379B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710119773.5A CN106887379B (zh) 2017-03-01 2017-03-01 一种半透掩膜构图方法及阵列基板、显示装置
US15/791,107 US10276608B2 (en) 2017-03-01 2017-10-23 Patterning method employing half tone mask, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710119773.5A CN106887379B (zh) 2017-03-01 2017-03-01 一种半透掩膜构图方法及阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN106887379A CN106887379A (zh) 2017-06-23
CN106887379B true CN106887379B (zh) 2019-12-31

Family

ID=59180294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710119773.5A Expired - Fee Related CN106887379B (zh) 2017-03-01 2017-03-01 一种半透掩膜构图方法及阵列基板、显示装置

Country Status (2)

Country Link
US (1) US10276608B2 (zh)
CN (1) CN106887379B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109116593B (zh) * 2018-08-02 2021-07-20 深圳市华星光电半导体显示技术有限公司 母板曝光方法
CN109860043B (zh) * 2018-12-13 2021-03-16 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法
CN111123561B (zh) * 2019-12-12 2021-10-08 Tcl华星光电技术有限公司 金属线制备装置和金属线制备方法
CN113161291B (zh) * 2021-04-08 2022-11-15 北海惠科光电技术有限公司 阵列基板制作方法及阵列基板
CN114038737B (zh) * 2021-08-17 2022-08-26 重庆康佳光电技术研究院有限公司 掩膜版的使用方法、发光器件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715137A (zh) * 2013-12-26 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010112908A1 (en) * 2009-03-30 2010-10-07 Accentus Plc Metal treatment
US9006106B2 (en) * 2013-03-14 2015-04-14 Applied Materials, Inc. Method of removing a metal hardmask

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715137A (zh) * 2013-12-26 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
US20180254289A1 (en) 2018-09-06
CN106887379A (zh) 2017-06-23
US10276608B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
CN106887379B (zh) 一种半透掩膜构图方法及阵列基板、显示装置
US10304861B2 (en) Array substrate and method of manufacturing the same, and display panel
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
US8298883B2 (en) Method of forming photoresist burr edge and method of manufacturing array substrate
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
US20150340504A1 (en) Oxide thin film transistor and manufacturing method thereof, array substrate and display device
US10128281B2 (en) Array substrate, fabrication method thereof and display device
US9276014B2 (en) Array substrate and method of fabricating the same, and liquid crystal display device
US11018165B2 (en) Manufacturing method of array substrate and array substrate
US20100230682A1 (en) Array substrate and method of manufacturing the same
CN108538855B (zh) 一种阵列基板的制作方法
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US10312272B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display panel
CN102629588B (zh) 阵列基板的制造方法
CN114089571B (zh) 阵列基板及制作方法和显示面板
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
US8420420B2 (en) Method of manufacturing thin film transistor array substrate and structure thereof
CN107564803B (zh) 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
CN113948532A (zh) 阵列基板及其制作方法和显示面板
CN109119428B (zh) Tft基板的制作方法
CN111192855A (zh) 一种阵列基板的制造方法、显示面板及显示装置
KR20080035045A (ko) 표시 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191231

CF01 Termination of patent right due to non-payment of annual fee