CN106847902A - 用于套筒天线具有台状有源区的pin二极管串的制备方法 - Google Patents
用于套筒天线具有台状有源区的pin二极管串的制备方法 Download PDFInfo
- Publication number
- CN106847902A CN106847902A CN201611184383.8A CN201611184383A CN106847902A CN 106847902 A CN106847902 A CN 106847902A CN 201611184383 A CN201611184383 A CN 201611184383A CN 106847902 A CN106847902 A CN 106847902A
- Authority
- CN
- China
- Prior art keywords
- areas
- mesa
- pin diodes
- shaped active
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 43
- 238000001259 photo etching Methods 0.000 claims abstract description 27
- 238000011065 in-situ storage Methods 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000011241 protective layer Substances 0.000 claims description 43
- 239000010410 layer Substances 0.000 claims description 38
- 238000005516 engineering process Methods 0.000 claims description 21
- 238000001039 wet etching Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000011160 research Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052752 metalloid Inorganic materials 0.000 description 2
- 150000002738 metalloids Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000011514 reflex Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
- H01L21/0415—Making n- or p-doped regions using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种用于套筒天线具有台状有源区的pin二极管串的制备方法。该制备方法包括：(a)选取SOI衬底；(b)刻蚀SOI衬底形成台状有源区；(c)对所述台状有源区四周利用原位掺杂工艺分别淀积P型Si材料和N型Si材料形成P区和N区；(d)在所述台状有源区四周淀积多晶Si材料；(e)在所述多晶Si材料表面制作引线光刻PAD以形成所述pin二极管串。本发明实施例利用原位掺杂工艺能够制备并提供适用于形成固态等离子天线的高性能具有台状有源区的pin二极管串。
Description
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种用于套筒天线具有台状有源区的pin二极管串的制备方法。
背景技术
传统金属天线由于其重量和体积都相对较大，设计制作不灵活，自重构性和适应性较差，严重制约了雷达与通信系统的发展和性能的进一步提高。因此，近年来，研究天线宽频带、小型化、以及重构与复用的理论日趋活跃。
在这种背景下，研究人员提出了一种新型天线概念-等离子体天线，该天线是一种将等离子体作为电磁辐射导向媒质的射频天线。等离子体天线的可利用改变等离子体密度来改变天线的瞬时带宽、且具有大的动态范围；还可以通过改变等离子体谐振、阻抗以及密度等，调整天线的频率、波束宽度、功率、增益和方向性动态参数；另外，等离子体天线在没有激发的状态下，雷达散射截面可以忽略不计，而天线仅在通信发送或接收的短时间内激发，提高了天线的隐蔽性，这些性质可广泛的应用于各种侦察、预警和对抗雷达，星载、机载和导弹天线，微波成像天线，高信噪比的微波通信天线等领域，极大地引起了国内外研究人员的关注，成为了天线研究领域的热点。
但是当前绝大多数的研究只限于气态等离子体天线，对固态等离子体天线的研究几乎还是空白。而固态等离子体一般存在于半导体器件中，无需像气态等离子那样用介质管包裹，具有更好的安全性和稳定性。经理论研究发现，pin二极管在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
因此，如何制作一种pin二极管来应用于固态等离子天线就变得尤为重要。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种用于套筒天线具有台状有源区的pin二极管串的制备方法。
具体地，本发明实施例提出的一种用于套筒天线具有台状有源区的pin二极管串的制备方法，所述pin二极管串用于制作套筒天线，所述套筒天线包括：半导体基片(1)、pin二极管天线臂(2)、第一pin二极管套筒(3)、第二pin二极管套筒(4)、同轴馈线(5)、直流偏置线(9、10、11、12、13、14、15、16、17、18、19)；所述制备方法包括步骤：
(a)选取SOI衬底；
(b)利用CVD工艺，在所述SOI衬底表面形成第一保护层；
(c)采用第一掩膜版，利用光刻工艺在所述第一保护层上形成有源区图形；
(d)利用干法刻蚀工艺，对所述有源区图形的指定位置四周刻蚀所述第一保护层及所述SOI衬底的顶层Si层从而形成所述台状有源区。
(e)对所述台状有源区四周利用原位掺杂工艺分别淀积P型Si材料和N型Si材料形成P区和N区；
(f)在所述台状有源区四周淀积多晶Si材料；
(g)在所述多晶Si材料表面制作引线、光刻PAD并互连，以形成所述pin二极管串。
在本发明的一个实施例中，步骤(d)之后，还包括：
(x1)利用氧化工艺，对所述台状有源区的侧壁进行氧化以在所述台状有源区侧壁形成氧化层；
(x2)利用湿法刻蚀工艺刻蚀所述氧化层以完成对所述台状有源区侧壁的平整化处理。
在本发明的一个实施例中，步骤(e)包括：
(e1)在整个衬底表面淀积第二保护层；
(e2)采用第二掩膜板，利用光刻工艺在所述第二保护层表面形成P区图形；
(e3)利用湿法刻蚀工艺去除P区图形上的所述第二保护层；
(e4)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料形成所述P区；
(e5)在整个衬底表面淀积第三保护层；
(e6)采用第三掩膜板，利用光刻工艺在所述第三保护层表面形成N区图形；
(e7)利用湿法刻蚀工艺去除N区图形上的所述第三保护层；
(e8)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料形成所述N区。
在本发明的一个实施例中，其特征在于，步骤(e4)包括：
(e41)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料；
(e42)采用第四掩膜版，利用干法刻蚀工艺刻蚀所述P型Si材料以在所述台状有源区的侧壁形成所述P区；
(e43)利用选择性刻蚀工艺去除整个衬底表面的所述第二保护层。
在本发明的一个实施例中，步骤(e8)包括：
(e81)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料；
(e82)采用第五掩膜版，利用干法刻蚀工艺刻蚀所述N型Si材料以在所述台状有源区的另一侧壁形成所述N区；
(e83)利用选择性刻蚀工艺去除整个衬底表面的所述第三保护层。
在本发明的一个实施例中，步骤(f)包括：
(f1)利用CVD工艺，在所述台状有源区四周淀积所述多晶Si材料；
(f2)利用CVD工艺，在整个衬底表面淀积第四保护层；
(f3)利用退火工艺激活所述P区和所述N区中的杂质。
在本发明的一个实施例中，步骤(g)包括：
(g1)采用第六掩膜版，利用光刻工艺在所述第四保护层表面形成引线孔图形；
(g2)利用各向异性刻蚀工艺刻蚀所述第四保护层漏出部分所述多晶Si材料以形成所述引线孔；
(g3)对所述引线孔溅射金属材料以形成金属硅化物；
(g4)钝化处理、光刻PAD并互连，以形成所述pin二极管串。
在本发明的一个实施例中，所述pin二极管天线臂(2)、所述第一pin二极管套筒(3)、所述第二pin二极管套筒(4)及所述直流偏置线(9、10、11、12、13、14、15、16、17、18、19)均制作于所述半导体基片(1)上；所述pin二极管天线臂(2)与所述第一pin二极管套筒(3)及所述第二pin二极管套筒(4)通过所述同轴馈线(5)连接，所述同轴馈线(5)的内芯线(7)连接所述pin二极管天线臂(2)且所述同轴馈线(5)的外导体(8)连接所述第一pin二极管套筒(3)及所述第二pin二极管套筒(4)；
其中，所述pin二极管天线臂(2)包括串行连接的pin二极管串(w1、w2、w3)，所述第一pin二极管套筒(3)包括串行连接的pin二极管串(w4、w5、w6)，所述第二pin二极管套筒(4)包括串行连接的pin二极管串(w7、w8、w9)，每个所述pin二极管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)通过对应的所述直流偏置线(9、10、11、12、13、14、15、16、17、18、19)连接至直流偏置。
在本发明的一个实施例中，所述pin二极管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)包括pin二极管，所述pin二极管包括P+区(27)、N+区(26)、本征区(22)、P+接触区(23)及N+接触区(24)；所述P+接触区(23)分别连接所述P+区(27)与直流电源的正极，所述N+接触区(24)分别连接所述N+区(26)与直流电源的负极。
在本发明的一个实施例中，所述P+区(27)及所述N+区(26)的掺杂浓度为0.5×1020～5×1020cm-3。
由上可知，本发明实施例通过采用原位掺杂能够避免离子注入等方式带来的不利影响，且能够通过控制气体流量来控制材料的掺杂浓度，更有利于获得陡峭的掺杂界面，从而获得更好的器件性能。该pin二极管等离子可重构天线可以是由SOI基pin二极管按阵列排列组合而成，利用外部控制阵列中的pin二极管选择性导通，使该阵列形成动态固态等离子体条纹、具备天线的功能，对特定电磁波具有发射和接收功能，并且该天线可通过阵列中pin二极管的选择性导通，改变固态等离子体条纹形状及分布，从而实现天线的重构，在国防通讯与雷达技术方面具有重要的应用前景。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种可重构套筒天线的结构示意图；
图2为本发明实施例的一种用于套筒天线具有台状有源区的pin二极管的制作方法流程图；
图3为本发明实施例的一种用于套筒天线具有台状有源区的pin二极管结构示意图；
图4为本发明实施例的一种用于套筒天线具有台状有源区的pin二极管串结构示意图；
图5a-图5s为本发明实施例的另一种用于套筒天线具有台状有源区的pin二极管的制备方法示意图；
图6为本发明实施例的另一种具有台状有源区的pin二极管的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明提出了一种用于套筒天线具有台状有源区的pin二极管串制备方法。该pin二极管可以是基于绝缘衬底上的硅(Silicon-On-Insulator，简称SOI)形成横向pin二极管，其在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
以下，将对本发明制备的用于套筒天线具有台状有源区的pin二极管串的工艺流程作进一步详细描述。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。
实施例一
请参见图1，图1为本发明实施例的一种可重构套筒天线的结构示意图；所述pin二极管串用于制作套筒天线，如图1所示，所述套筒天线包括：半导体基片(1)、pin二极管天线臂(2)、第一pin二极管套筒(3)、第二pin二极管套筒(4)、同轴馈线(5)、直流偏置线(9、10、11、12、13、14、15、16、17、18、19)；
请参见图2，图2为本发明实施例的一种用于套筒天线具有台状有源区的pin二极管的制作方法流程图，该方法适用于制备基于SOI横向pin二极管，且该具有SiO2保护作用的pin二极管主要用于制作套筒天线。该方法包括如下步骤：
(a)选取SOI衬底；
其中，对于步骤(a)，采用SOI衬底的原因在于，对于固态等离子天线由于其需要良好的微波特性，而pin二极管为了满足这个需求，需要具备良好的载流子即固态等离子体的限定能力，而二氧化硅(SiO2)能够将载流子即固态等离子体限定在顶层硅中，所以优选采用SOI作为pin二极管的衬底。
(b)利用CVD工艺，在所述SOI衬底表面形成第一保护层；
(c)采用第一掩膜版，利用光刻工艺在所述第一保护层上形成有源区图形；
(d)利用干法刻蚀工艺，对所述有源区图形的指定位置四周刻蚀所述第一保护层及所述SOI衬底的顶层Si层从而形成所述台状有源区。
(e)对所述台状有源区四周利用原位掺杂工艺分别淀积P型Si材料和N型Si材料形成P区和N区；
(f)在所述台状有源区四周淀积多晶Si材料；
(g)在所述多晶Si材料表面制作引线、光刻PAD并互连，以形成所述pin二极管串。
另外，步骤(d)之后，还包括：
(x1)利用氧化工艺，对所述台状有源区的侧壁进行氧化以在所述台状有源区侧壁形成氧化层；
(x2)利用湿法刻蚀工艺刻蚀所述氧化层以完成对所述台状有源区侧壁的平整化处理。
再者，步骤(e)包括：
(e1)在整个衬底表面淀积第二保护层；
(e2)采用第二掩膜板，利用光刻工艺在所述第二保护层表面形成P区图形；
(e3)利用湿法刻蚀工艺去除P区图形上的所述第二保护层；
(e4)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料形成所述P区；
(e5)在整个衬底表面淀积第三保护层；
(e6)采用第三掩膜板，利用光刻工艺在所述第三保护层表面形成N区图形；
(e7)利用湿法刻蚀工艺去除N区图形上的所述第三保护层；
(e8)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料形成所述N区。
再者，步骤(e4)包括：
(e41)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料；
(e42)采用第四掩膜版，利用干法刻蚀工艺刻蚀所述P型Si材料以在所述台状有源区的侧壁形成所述P区；
(e43)利用选择性刻蚀工艺去除整个衬底表面的所述第二保护层。
需要说明的是：常规制作pin二极管的P区与N区的制备工艺中，均采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。
采用原位掺杂能够避免离子注入等方式带来的不利影响，且能够通过控制气体流量来控制材料的掺杂浓度，更有利于获得陡峭的掺杂界面，从而获得更好的器件性能。
其中，步骤(e8)包括：
(e81)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料；
(e82)采用第五掩膜版，利用干法刻蚀工艺刻蚀所述N型Si材料以在所述台状有源区的另一侧壁形成所述N区；
(e83)利用选择性刻蚀工艺去除整个衬底表面的所述第三保护层。
再者，步骤(f)包括：
(f1)利用CVD工艺，在所述台状有源区四周淀积所述多晶Si材料；
(f2)利用CVD工艺，在整个衬底表面淀积第四保护层；
(f3)利用退火工艺激活所述P区和所述N区中的杂质。
另外，步骤(g)包括：
(g1)采用第六掩膜版，利用光刻工艺在所述第四保护层表面形成引线孔图形；
(g2)利用各向异性刻蚀工艺刻蚀所述第四保护层漏出部分所述多晶Si材料以形成所述引线孔；
(g3)对所述引线孔溅射金属材料以形成金属硅化物；
(g4)钝化处理、光刻PAD并互连，以形成所述pin二极管串。
进一步地，所述pin二极管天线臂(2)、所述第一pin二极管套筒(3)、所述第二pin二极管套筒(4)及所述直流偏置线(9、10、11、12、13、14、15、16、17、18、19)均制作于所述半导体基片(1)上；所述pin二极管天线臂(2)与所述第一pin二极管套筒(3)及所述第二pin二极管套筒(4)通过所述同轴馈线(5)连接，所述同轴馈线(5)的内芯线(7)连接所述pin二极管天线臂(2)且所述同轴馈线(5)的外导体(8)连接所述第一pin二极管套筒(3)及所述第二pin二极管套筒(4)；
其中，所述pin二极管天线臂(2)包括串行连接的pin二极管串(w1、w2、w3)，所述第一pin二极管套筒(3)包括串行连接的pin二极管串(w4、w5、w6)，所述第二pin二极管套筒(4)包括串行连接的pin二极管串(w7、w8、w9)，每个所述pin二极管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)通过对应的所述直流偏置线(9、10、11、12、13、14、15、16、17、18、19)连接至直流偏置。
另外，所述pin二极管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)包括pin二极管，所述pin二极管包括P+区(27)、N+区(26)、本征区(22)、P+接触区(23)及N+接触区(24)；所述P+接触区(23)分别连接所述P+区(27)与直流电源的正极，所述N+接触区(24)分别连接所述N+区(26)与直流电源的负极。
再者，所述P+区(27)及所述N+区(26)的掺杂浓度为0.5×1020～5×1020cm-3。
本发明实施例利用原位掺杂工艺能够制备并提供适用于形成固态等离子天线的高性能具有台状有源区的pin二极管。
实施例二
请参见图5a-图5r，图5a-图5r为本发明实施例的另一种用于套筒天线具有台状有源区的pin二极管的制备方法示意图，在上述实施例一的基础上，以制备固态等离子区域长度为100微米具有台状有源区的pin二极管为例进行详细说明，具体步骤如下：
S10、选取SOI衬底。
请参见图5a，该SOI衬底101的晶向为(100)，另外，该SOI衬底101的掺杂类型为p型，掺杂浓度为1014cm-3的，顶层Si的厚度例如为20μm。
S20、在所述SOI衬底表面淀积一层氮化硅。
请参见图5b，采用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在SOI衬底101上淀积氮化硅层201。
S30、刻蚀SOI衬底形成有源区沟槽。
请参见图5c-1，利用光刻工艺在所述氮化硅层上形成台面有源区图形，利用干法刻蚀工艺在所述有源区图形的指定位置处刻蚀所述保护层及顶层硅从而形成台面有源区301，俯视图请参见图2c-2。
S40、台面的有源区四周平坦化处理。
请参见图5d-1，氧化所述台面有源区的四周侧壁以使所述台面有源区的四周侧壁形成氧化层401，俯视图请参见图2d-2；
请参见图5e-1，利用湿法刻蚀工艺刻蚀所述台面有源区的四周侧壁氧化层以完成所述台面有源区的四周侧壁平坦化，俯视图请参见2e-2。
S50、在所述衬底表面淀积一层SiO2。
请参见图5f，利用CVD方法在所述衬底上淀积一层二氧化硅601。
S60、光刻所述SiO2层。
请参见图5g，利用光刻工艺在所述SiO2层上形成P区图形，利用湿法刻蚀工艺去除P区图形上的SiO2层。
S70、形成P区。
请参见图5h，具体做法可以是：利用原位掺杂的方法，在所述SOI衬底表面的P区图形上淀积p型硅形成P区801，通过控制气体流量来控制P区的掺杂浓度。
S80、平整化衬底表面。
请参见图5i，具体做法可以是：先利用干法刻蚀工艺使P区表面平整化，再利用湿法刻蚀工艺去除衬底表面的SiO2层。
S90、在所述衬底表面淀积一层SiO2。
请参见图5j，具体做法可以是：利用CVD方法在所述衬底表面淀积二氧化硅层1001。
S100、光刻所述SiO2层。
请参见图5k，利用光刻工艺在所述SiO2层上形成N区图形；利用湿法刻蚀工艺去除N区上的SiO2层。
S110、形成N区。
请参见图5l，利用原位掺杂的方法，在所述SOI衬底表面的N区图形上淀积n型硅形成N区1201，通过控制气体流量来控制N区的掺杂浓度。
S120、平整化衬底表面。
请参见图5m，先利用干法刻蚀工艺使N区表面平整化，再利用湿法刻蚀工艺去除衬底表面的SiO2层。
S130、淀积多晶硅层。
请参见图5n，可以利用CVD的方法，在沟槽里溅射金属层1401。
S140、在表面形成二氧化硅(SiO2)层。
请参照图5o，可以利用CVD的方法，在表面淀积二氧化硅(SiO2)层1501，厚度为500nm。
S150、平整表面。
请参照图5p，可以采用CMP方法去除表面二氧化硅与氮化硅(SiN)层，使表面平整。
S160、杂质激活。
在950-1150℃，退火0.5～2分钟，使离子注入的杂质激活、并且推进有源区中杂质。
S170、光刻引线孔。
请参照图5q，在二氧化硅(SiO2)层上光刻引线孔1701。
S180、形成引线。
请参照图5r，可以在衬底表面溅射金属，合金化形成金属硅化物，并刻蚀掉表面的金属；再在衬底表面溅射金属1801，光刻引线。
S190、钝化处理，光刻PAD。
请参照图5s，可以通过淀积氮化硅(SiN)形成钝化层1901，光刻PAD。最终形成pin二极管，作为制备固态等离子天线材料。
实施例三
请参照图6，图6为本发明实施例的另一种具有台状有源区的pin二极管的器件结构示意图。该pin二极管采用上述如图1所示的制备方法制成。具体地，该pin二极管在SOI衬底301上制备形成，且pin二极管的P区303、N区304以及横向位于该P区303和该N区304之间的I区均位于该SOI衬底的顶层硅302内。
综上所述，本文中应用了具体个例对本发明pin二极管及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种用于套筒天线具有台状有源区的pin二极管串的制备方法，其特征在于，包括：所述pin二极管串用于制作套筒天线，所述套筒天线包括：半导体基片(1)、pin二极管天线臂(2)、第一pin二极管套筒(3)、第二pin二极管套筒(4)、同轴馈线(5)、直流偏置线(9、10、11、12、13、14、15、16、17、18、19)；所述制备方法包括步骤：
(a)选取SOI衬底；
(b)利用CVD工艺，在所述SOI衬底表面形成第一保护层；
(c)采用第一掩膜版，利用光刻工艺在所述第一保护层上形成有源区图形；
(d)利用干法刻蚀工艺，对所述有源区图形的指定位置四周刻蚀所述第一保护层及所述SOI衬底的顶层Si层从而形成所述台状有源区；
(e)对所述台状有源区四周利用原位掺杂工艺分别淀积P型Si材料和N型Si材料形成P区和N区；
(f)在所述台状有源区四周淀积多晶Si材料；
(g)在所述多晶Si材料表面制作引线、光刻PAD并互连，以形成所述pin二极管串。
2.如权利要求1所述的制备方法，其特征在于，步骤(d)之后，还包括：
(x1)利用氧化工艺，对所述台状有源区的侧壁进行氧化以在所述台状有源区侧壁形成氧化层；
(x2)利用湿法刻蚀工艺刻蚀所述氧化层以完成对所述台状有源区侧壁的平整化处理。
3.如权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)在整个衬底表面淀积第二保护层；
(e2)采用第二掩膜板，利用光刻工艺在所述第二保护层表面形成P区图形；
(e3)利用湿法刻蚀工艺去除P区图形上的所述第二保护层；
(e4)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料形成所述P区；
(e5)在整个衬底表面淀积第三保护层；
(e6)采用第三掩膜板，利用光刻工艺在所述第三保护层表面形成N区图形；
(e7)利用湿法刻蚀工艺去除N区图形上的所述第三保护层；
(e8)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料形成所述N区。
4.如权利要求3所述的制备方法，其特征在于，步骤(e4)包括：
(e41)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料；
(e42)采用第四掩膜版，利用干法刻蚀工艺刻蚀所述P型Si材料以在所述台状有源区的侧壁形成所述P区；
(e43)利用选择性刻蚀工艺去除整个衬底表面的所述第二保护层。
5.如权利要求3所述的制备方法，其特征在于，步骤(e8)包括：
(e81)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料；
(e82)采用第五掩膜版，利用干法刻蚀工艺刻蚀所述N型Si材料以在所述台状有源区的另一侧壁形成所述N区；
(e83)利用选择性刻蚀工艺去除整个衬底表面的所述第三保护层。
6.如权利要求1所述的制备方法，其特征在于，步骤(f)包括：
(f1)利用CVD工艺，在所述台状有源区四周淀积所述多晶Si材料；
(f2)利用CVD工艺，在整个衬底表面淀积第四保护层；
(f3)利用退火工艺激活所述P区和所述N区中的杂质。
7.如权利要求6所述的制备方法，其特征在于，步骤(g)包括：
(g1)采用第六掩膜版，利用光刻工艺在所述第四保护层表面形成引线孔图形；
(g2)利用各向异性刻蚀工艺刻蚀所述第四保护层漏出部分所述多晶Si材料以形成所述引线孔；
(g3)对所述引线孔溅射金属材料以形成金属硅化物；
(g4)钝化处理、光刻PAD并互连，以形成所述pin二极管串。
8.如权利要求1所述的制备方法，其特征在于，所述pin二极管天线臂(2)、所述第一pin二极管套筒(3)、所述第二pin二极管套筒(4)及所述直流偏置线(9、10、11、12、13、14、15、16、17、18、19)均制作于所述半导体基片(1)上；所述pin二极管天线臂(2)与所述第一pin二极管套筒(3)及所述第二pin二极管套筒(4)通过所述同轴馈线(5)连接，所述同轴馈线(5)的内芯线(7)连接所述pin二极管天线臂(2)且所述同轴馈线(5)的外导体(8)连接所述第一pin二极管套筒(3)及所述第二pin二极管套筒(4)；
其中，所述pin二极管天线臂(2)包括串行连接的pin二极管串(w1、w2、w3)，所述第一pin二极管套筒(3)包括串行连接的pin二极管串(w4、w5、w6)，所述第二pin二极管套筒(4)包括串行连接的pin二极管串(w7、w8、w9)，每个所述pin二极管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)通过对应的所述直流偏置线(9、10、11、12、13、14、15、16、17、18、19)连接至直流偏置。
9.如权利要求8所述的制备方法，其特征在于，所述pin二极管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)包括pin二极管，所述pin二极管包括P+区(27)、N+区(26)、本征区(22)、P+接触区(23)及N+接触区(24)；所述P+接触区(23)分别连接所述P+区(27)与直流电源的正极，所述N+接触区(24)分别连接所述N+区(26)与直流电源的负极。
10.如权利要求9所述的制备方法，其特征在于，所述P+区(27)及所述N+区(26)的掺杂浓度为0.5×1020～5×1020cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611184383.8A CN106847902B (zh) | 2016-12-20 | 2016-12-20 | 用于套筒天线具有台状有源区的pin二极管串的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611184383.8A CN106847902B (zh) | 2016-12-20 | 2016-12-20 | 用于套筒天线具有台状有源区的pin二极管串的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847902A true CN106847902A (zh) | 2017-06-13 |
| CN106847902B CN106847902B (zh) | 2021-04-13 |
Family
ID=59140714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611184383.8A Active CN106847902B (zh) | 2016-12-20 | 2016-12-20 | 用于套筒天线具有台状有源区的pin二极管串的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847902B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943409B1 (en) * | 2004-05-24 | 2005-09-13 | International Business Machines Corporation | Trench optical device |
-
2016
- 2016-12-20 CN CN201611184383.8A patent/CN106847902B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943409B1 (en) * | 2004-05-24 | 2005-09-13 | International Business Machines Corporation | Trench optical device |
Non-Patent Citations (1)
| Title |
|---|
| DA-JIN KIM: "Optomization of the Intrinsic Length of a PIN Diode for a Reconfigurable Antenna", 《2016 INTERNATIONAL CONFERENCE ON ELECTRONICS，INFORMATION，AND COMMUNICATIONS》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847902B (zh) | 2021-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449771B (zh) | 具有SiO2保护作用的固态等离子体PiN二极管及其制备方法 | |
| CN107046163A (zh) | 用于制备全息天线的台状有源区固态等离子二极管制造方法 | |
| CN106785335A (zh) | 频率可重构偶极子天线的Ge基等离子pin二极管的制备工艺 | |
| CN107068560B (zh) | 可重构环形天线中基于台状有源区pin二极管串的制备方法 | |
| CN106784019A (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| CN106783600A (zh) | 一种固态等离子体PiN二极管及其制备方法 | |
| CN106876269A (zh) | 偶极子天线中的具备SiO2保护层的SPiN二极管的制备方法 | |
| CN106847902A (zh) | 用于套筒天线具有台状有源区的pin二极管串的制备方法 | |
| CN106653867A (zh) | 基于台状有源区的固态等离子体PiN二极管及其制备方法 | |
| CN106953155A (zh) | 一种固态等离子可重构偶极子天线的制备方法 | |
| CN107026310A (zh) | 用于套筒天线的具有SiO2保护层的固态等离子pin二极管串的制备方法 | |
| CN106785334A (zh) | 具有SiO2保护作用的pin二极管及其制备方法 | |
| CN106654520A (zh) | 制备全息天线的固态等离子二极管制造方法 | |
| CN106783559B (zh) | 基于SPiN二极管的频率可重构套筒偶极子天线制备方法 | |
| CN106783595A (zh) | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 | |
| US10665689B2 (en) | Preparation method for platform-shaped active region based P-I-N diode string in reconfigurable loop antenna | |
| CN112993052B (zh) | 具有台面结构的异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN106785336A (zh) | 具备SiO2保护层的频率可重构全息天线的制备方法 | |
| CN106848605A (zh) | 基于具备台状有源区SPiN二极管可重构全息天线的制备方法 | |
| CN106783593A (zh) | 应用于环形天线的Ge基异质固态等离子二极管的制备方法 | |
| CN106847899A (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAsSPiN二极管串的制备方法 | |
| CN112992677B (zh) | 异质InP-GeSn-InP深槽保护PiN二极管阵列的制备方法及其器件 | |
| CN106783604A (zh) | AlAs‑Ge‑AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| CN106783596A (zh) | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 | |
| CN106449734A (zh) | GaAs‑Ge‑GaAs异质结构的SPiN二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240926 Address after: No. 36, Weier Second Road, Wanchun Street, Wuhu Economic and Technological Development Zone, Wuhu City, Anhui Province 241000 Patentee after: Wuhu Zhongpu Intelligent Equipment Co.,Ltd. Country or region after: China Address before: 710065 Xi'an new hi tech Zone, Shaanxi, No. 86 Gaoxin Road, No. second, 1 units, 22 stories, 12202 rooms, 51, B block. Patentee before: XI'AN CREATION KEJI Co.,Ltd. Country or region before: China |