CN106817092B - 用于电子电路中偏移修正的装置和相关方法 - Google Patents

用于电子电路中偏移修正的装置和相关方法 Download PDF

Info

Publication number
CN106817092B
CN106817092B CN201611102664.4A CN201611102664A CN106817092B CN 106817092 B CN106817092 B CN 106817092B CN 201611102664 A CN201611102664 A CN 201611102664A CN 106817092 B CN106817092 B CN 106817092B
Authority
CN
China
Prior art keywords
fet
transistor
offset correction
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611102664.4A
Other languages
English (en)
Other versions
CN106817092A (zh
Inventor
袁刚
S·严
M·鲍威尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Priority to CN202210378195.8A priority Critical patent/CN114726318A/zh
Publication of CN106817092A publication Critical patent/CN106817092A/zh
Application granted granted Critical
Publication of CN106817092B publication Critical patent/CN106817092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45721—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45726—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/4578—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit
    • H03F3/45892—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45038—One or more current sources are added or changed as balancing means to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请用于电子电路中偏移修正的装置和相关方法。具体地，公开一种装置，该装置包括具有主体并耦合在电路中的第一场效应管(FET)。该装置还包括具有主体并耦合在该电路中的第二场FET。该电路由于失配而具有偏移。该装置进一步包括耦合到第一FET的主体并耦合到第二FET的主体的偏移修正电路。该偏移修正电路为向第一FET的主体提供第一偏移修正信号并向第二FET的主体提供第二偏移修正信号。

Description

用于电子电路中偏移修正的装置和相关方法
技术领域
本公开总体涉及改善电子电路系统的性能，并且更具体地涉及用于电子电路中偏移修正或修整的装置以及相关方法。
背景技术
数字电路和技术随着时间的推移激增并且随着半导体工艺、电路和系统技术等的进步变得普遍存在。然而，实际上物理世界和现象包括模拟量。感测、检测以及处理模拟量必须使用各种模拟电路。
包括此类模拟电路系统的电路、子系统和系统的性能部分取决于该模拟电路系统的性能。在实践中，现实世界实施方式，如集成电路(IC)的电子电路，包括包含在IC中的模拟电路系统，偏离理想行为，对其性能具有相应的影响。各种性能测量存在并用于衡量模拟电路系统的性能。示例包括偏移、失真、增益、噪声指数、功耗等。
本部分中的描述和任何相应的附图被包括作为背景信息资料。本部分中的资料不应被认为承认此类材料构成对本专利申请的现有技术。
发明内容
各种装置和相关方法被预期用于电子电路系统中的偏移修整(offsettrimming)。根据示例性实施例，一种装置包括具有主体并耦合在电路中的第一场效应晶体管(FET)。该装置也包括具有主体并耦合在该电路中的第二FET。电路由于失配而具有偏移。该装置进一步包括耦合到第一FET的主体并耦合到第二FET的主体的偏移修正电路。该偏移修正电路向第一FET的主体提供第一修正信号并为第二FET的主体提供第二修正信号。
根据另一示例性实施例，一种电子装置包括差分放大器，该差分放大器包括第一和第二晶体管，每个晶体管具有各自的主体。第一晶体管的电学特性不同于第二晶体管的电学特性。该电子装置也包括偏移修正电路，该偏移修正电路包括电流源以及耦合到该第一电流源的第三和第四晶体管。该偏移修正电路进一步包括一组开关和一组电阻器的网络，该组开关和该组电阻器耦合到第三和第四晶体管以便分别为第一晶体管的主体和第二晶体管的主体提供第一和第二偏移修正信号。
根据另一说明性实施例，公开了一种修正包括第一和第二场效应晶体管(FET)的电路中的偏移的方法，其中该电路由于失配而具有偏移。该方法包括生成第一偏移修正信号，并且生成第二偏移修正信号。该方法还包括将第一偏移修正信号应用到第一FET的主体，并且将第二偏移修正信号应用到第二FET的主体。
附图说明
附图仅说明示例性实施例并且因此不应该被认为是限制本申请或权利要求的范围。本领域普通技术人员认识到，所公开的概念赋予其自身其他相同效果的实施例。在附图中，用在不止一幅附图中的相同的数字指示符表示相同的、相似的或等效的功能、组件或框。
图1根据示例性实施例说明用于偏移修正的电路布置。
图2根据示例性实施例描述应用偏移修正电压到晶体管的堆(bulk)或主体。
图3根据另一示例性实施例示出用于偏移修正的电路布置。
图4根据另一示例性实施例描述用于偏移修正的电路布置。
图5根据另一示例性实施例说明用于偏移修正的电路布置。
图6根据另一示例性实施例描述用于偏移修正的电路布置。
具体实施方式
所公开的概念总体涉及用于电子电路系统中的偏移(offset)修整的装置和方法。由于各种组件(诸如晶体管、电阻器、电容器、各种半导体(例如二极管))之间的失配、制造缺陷等，在电子电路系统中存在偏移(诸如偏移电压)。例如，当两个晶体管(诸如场效应晶体管(FET)、金属氧化物半导体(MOS)晶体管、或金属氧化物FET(MOSFET))具有不同的特性时，包括该晶体管的电路可能表现出失配，该失配在包括这两个晶体管的电路中产生偏移。此外或替代地，各种元件或组件之间的失配(或各个组件组或元件组之间或之中的失配条件组)可能导致偏移，该偏移增加或促进由于其他组件或元件之间的失配而造成的偏移，因此产生包括这些组件或元件的电路的总体或累积偏移。
作为示例，如果两个晶体管被耦合为差分对(或差分放大器)，如果输入电压相等(例如，零或接地)，那么差分对的输出电压应该为零。然而，由于晶体管(诸如MOSFET)的实际非理想实施方式，即使当差分对的输入具有相同的电压时，实际差分对也可能具有有限的(即非零)输出电压。由晶体管之间的失配引起的该有限输出电压构成偏移电压。各种元件或组件之间或之中的失配或其他失配条件的其他类型也可能产生偏移。例如，在差分对的情况中，用于差分对中的相应两个晶体管的负载电路(例如，电阻器)也可能产生或促进偏移。
作为另一示例，考虑以单位增益配置(即，输出端被耦合到反相输入端)耦合的运算放大器。在此类配置中，将非反相输入端接地理想地应该产生零输出。然而在实际中，接地(即，零伏特)的非反相输入端通常产生有限的(非零)输出信号。该输出信号构成单位增益配置的输出偏移电压。
通常，人们可以将偏移电压视为施加在输入端处以产生零输出的电压。更具体地，考虑如上所述的差分对，偏移电压构成施加在差分对的输入端处的差分电压，其将在差分对的输出端处产生零信号。
如上所述，考虑其输出端被耦合到其反相输入端的运算放大器的单位增益，偏移电压可以被作为电路的输入。换句话说，由于电路的非反相性质，等于偏移电压的输入信号将产生零输出信号。
所公开的概念的一个方面涉及用于电子电路系统中的偏移修正或修整(诸如上述的偏移电压)的装置和方法。所公开的偏移修正或修整技术不使用时钟信号，这导致此类电路的相对低的功耗。偏移修正或修整电路的更低的功耗有益地影响包括该偏移修整电路的装置的整体功耗。
此外，所公开的技术对某些应用中的性能度量具有较小的影响。例如，当被应用于差分对时，当与诸如修整晶体管几何形状或晶体管漏极电流的大小的技术相比时，所公开的偏移修整技术影响差分对的共模抑制性能。
图1根据示例性实施例说明用于偏移修正的电路布置100。电路布置100包括IC103，IC 103包括各种类型的电路系统，包括晶体管106A-106B。晶体管106A-106B中的每一个具有漏极、源极、栅极以及堆(bulk)或主体。晶体管106A-106B的漏极f耦合到IC 103中分别被标记为109A和109D的其他电路系统。晶体管106A-106B的源极耦合到IC 103中分别被标记为109B和109C的其他电路系统。
如本领域普通技术人员将理解的，根据需要，其他电路系统109A-109D可以包括各种电路、器件、子系统、系统、晶体管的块、电路块等等。如本领域普通技术人员将理解的，其他电路系统109A-109D中的电路系统的质量和数量取决于诸如电路布置100的期望或特定功能等因素。示例包括偏置电路、去耦电路、耦合电路、供电电路、电流镜、电流和/或电压源、滤波器、放大器、转换器(例如模数转换器(ADC)和数模转换器(DAC))、信号处理电路(例如，乘法器)、检测器等等。
如本领域普通技术人员将理解的，晶体管106A-106B的栅极由电路系统(未示出)驱动从而提供偏置、输入电压等。如本领域普通技术人员将理解的，驱动晶体管106A-106B的栅极的电路系统的细节取决于诸如电路布置100的期望或特定功能等因素。
仅作为一个示例，在一些实施例中，晶体管106A-106B可以被用在放大器中。在此类情景中，一个或多个输入电压(例如，关于电源接地(Vss)包括正电压和负电压的差分输入电压)可以驱动晶体管106A-106B的栅极。如本领域普通技术人员将理解的，根据诸如电路布置100的期望功能、规范或整体性能等因素，可以使用其他配置。
如本领域普通技术人员将理解的，晶体管106A-106B彼此相似，但在实际实施方式中，它们彼此具有有限的差异，该差异产生偏移信号，诸如偏移电压。换句话说，尽管电路设计者通常试图匹配晶体管106A-106B使得它们具有相同的特性，诸如电学特性(例如，阈值电压)，然而在实际实施方式中，晶体管106A-106B经常不具有相同的特性，即，在晶体管106A-106B之间存在失配。如上所讨论的，一个或多个偏移信号也可能由其他电路组件或元件之间的失配引起。例如，其他电路系统109A和109D之间、其他电路系统109B和109C之间和/或电路中的其他电路组件或元件之间的失配可能产生一个或多个偏移信号。因此一般而言，晶体管106A-106B之间的失配可能仅构成电路中的偏移的一个来源，并且偏移的其他来源可能存在并促进电路的整体或累积偏移。如本领域普通技术人员将理解的，类似的评述应用于图2-图6中的电路布置，以及几乎所有的实际电路实施方式。
如上所述，由于晶体管106A-106B和/或其他电路组件或元件的特性的差异，可能引起一个或多个偏移信号，诸如偏移电压。如下面所详细描述的，偏移修正电路112修整或修正该偏移电压(或在实际的真实世界实施方式中充分修整或修正偏移)。
如提出的，如上所述，在各种实施例中，IC 103中的一些电路使用晶体管，诸如MOSFET 106A-106B。操作的饱和区中MOSFET的漏极电流取决于晶体管的阈值电压和栅极到源极电压，即
iD＝K(vGS-VT)2，
其中iD构成总漏极电流(即，包括AC和DC分量)，K表示常量，vGS构成总栅极到源极电压(即，包括AC和DC分量)，并且VT表示阈值电压。(注意，为了清晰表示本概念的目的，上述方程省略了漏极电流对漏极-源极电压的依赖性)。
MOSFET通常具有与其相关联的两个跨导量。一个跨导取决于栅极-源极电压vGS。另一个跨导取决于堆-源极电压vBS。MOSFET的总跨导取决于vGS和vBS两者。
更具体地，总跨导gm，overall可以被表示为：
Figure BSA0000137047940000051
(分别假设偏导数常量vGS和常量vBS)。
不同地表示为，
gm，overall＝gm+gmbs，
其中
Figure BSA0000137047940000052
以及
Figure BSA0000137047940000053
因此，如上所述，MOSFET的跨导不仅取决于栅极-源极电压(vGS)，还取决于主体-栅极(或堆-栅极)电压(vBS)。
因此，漏极电流取决于栅极-源极电压(vGS)和主体-栅极(或堆-栅极)电压(vBS)：
iD＝gmvGS+gmbsvBS。
如果偏移电压被指代栅极电压vosi，则应用于堆的附加偏移修整或修正电压vbtrim可以被用于偏移修正。对漏极电流产生的影响可以被表示为：
iD＝gm(vGS+vosi)+gmbs(vGS+vbtrim)。
选择vbtrim的特定值可以导致偏移被修整或修正。更具体地，如果以下条件存在，那么偏移被修整或修正：
Figure BSA0000137047940000054
偏移修正电路112根据以上方程式将vbtrim的值应用于MOSFET的堆或主体，从而修整或修正偏移电压(或在实际真实世界实施方式中，充分修整或修正偏移，即，修整或修正到接近零的值，或利用如70％、80％、90％等的百分比降低偏移电压)。
在一些实施例中，偏移修正电压vbtrim可以作为差分电压被应用到两个晶体管，这两个晶体管之间的差异产生偏移。在一些实施例中，偏移修正电压可以被应用到一个晶体管(例如，作为关于接地电位(例如，Vss)的单端电压)，该晶体管和另一个晶体管之间的差异产生偏移。
图2根据示例性实施例描述应用偏移修正电压到两个晶体管的堆或主体。更具体地，图2说明包括晶体管106A和106B以及偏移修正电路112的IC 103的横截面。晶体管106A-106B之间的差异产生偏移，诸如偏移电压。
再次参考图2，在IC 103中，晶体管106A被实施在半导体堆中，该半导体堆构成晶体管106A的主体。如本领域普通技术人员将理解的，晶体管106A的堆或主体被适当地掺杂以提供晶体管106A的期望特性。例如，对于n沟道晶体管106A，主体被掺杂有p型杂质或添加剂。
晶体管106A还包括源极区和漏极区，分别被表示为“S”和“D”。如本领域普通技术人员将理解的，源极区和漏极区具有与晶体管106A的主体的掺杂相反的掺杂类型。例如，对于n沟道晶体管106A，源极区和漏极区将具有n型掺杂。
晶体管106A还包括栅极，在图2中被表示为“G”。如本领域普通技术人员将理解的，晶体管106A的栅极形成在绝缘层(例如，二氧化硅)上方。
偏移修正电路112向晶体管106A提供偏移修正电压112A。更具体地，偏移修正电路112将偏移修正电压112A施加到晶体管106A的主体或堆从而修正上述偏移。
如提出的，IC 103还包括晶体管106B。在IC 103中，晶体管106B被实施在半导体堆中，该半导体堆构成晶体管106B的主体。如本领域普通技术人员将理解的，晶体管106B的堆或主体被适当掺杂以提供晶体管106B的期望特性。例如，对于n沟道晶体管106B，主体被掺杂有p型杂质或添加剂。
晶体管106B还包括源极区和漏极区，分别被表示为“S”和“D”。如本领域普通技术人员将理解的，源极区和漏极区域具有与晶体管106B的主体的掺杂相反的掺杂类型。例如，对于n沟道晶体管106B，源极区和漏极区将具有n型掺杂。
晶体管106B还包括栅极，在图2中被表示为“G”。如本领域普通技术人员将理解的，晶体管106B的栅极被形成在绝缘层(例如，二氧化硅)上方。
偏移修正电路112向晶体管106B提供偏移修正电压112B。更具体地，偏移修正电路112将偏移修正电压112B施加到晶体管106B的主体或堆从而修正上述偏移。
注意，为了清晰表示的目的，图2将偏移修正电路112示为块，而不是相互耦合的晶体管、器件(例如，电阻器)、互连件等的集合。然而，如本领域普通技术人员将理解的，在物理实施方式中，偏移修正电路112包括一组晶体管、器件等等。
进一步注意，尽管图2示出在IC 103的堆中实施的晶体管106A-106B，但是用于实施晶体管106A-106B的结构可以包括特征件(feature)以提供晶体管106A-106B的主体或堆之间的隔离(例如，隔离岛(isolation island))。晶体管106A-106B的主体之间的隔离允许偏移修正电路112分别向晶体管106A-106B提供不同的偏移修正信号(例如，在所示的示例性实施例中分别为信号112A和112B)。
进一步注意，尽管图1-图2中的电路布置使用N型MOS(NMOS)晶体管106A-106B，然而其他变化是可能的并且被预期。例如，如本领域普通技术人员将理解的，在某些实施例中，不是使用NMOS晶体管，而是可以通过进行适当的修改使用P型MOS(PMOS)晶体管106A-106B。此类修改可以包括反转晶体管106A-106B的漏极和源极、改变偏移修正信号112A-112B的极性等。
本公开的另一方面涉及对(多个)偏移修正信号(诸如上述偏移修正电压vbtrim)的精细化。该精细化考虑由于对晶体管的堆或主体施加vbtrim引起的MOSFET特性的变化。
更具体地，如上所提出的，偏移修正电路112将电压施加到IC 103中的MOSFET(诸如图1中所示的示例性实施例中的晶体管106A-106B)的堆或主体。改变MOSFET的主体或堆电压影响其各种性能特性，诸如，泄漏水平(因此功耗)、阈值电压、操作速度等等。在一些实施例中，如下面详细描述的，那些变化在设置偏移修正或修整电压的值(例如，vbtrim)时被考虑。
阈值电压VT进而取决于多个因素，诸如MOSFET的主体和源极之间的电压，在数学上表示为
Figure BSA0000137047940000071
或可替代地，按照源极到主体电压vSB表示为：
Figure BSA0000137047940000072
在上述方程中，VT(0)表示当源极到主体电压(或主体到源极电压)被设置为零时的阈值电压，γ表示主体因子(取决于MOSFET的主体的掺杂水平的常量)，φF表示常量，vBS表示总的主体到源极电压(即，包括AC和DC分量)，并且VSB表示总的源极到主体电压(即，包括AC和DC分量)。如上所提出的，并且如上方程所示，当主体到源极电压vBS等于零时，阈值电压VT等于VT(0)。
此外要注意，根据上述方程，对于有限的非零主体因子γ，阈值电压随着主体到源极电压vBS的增加而降低。阈值电压VT的降低增加漏极电流iD(假设给定的vGS值)。因此，考虑到恒定的栅极到源极电压vGS，增加主体到源极电压vBS，导致跨导gm(即，量{2K(vGS-VT)})增加。
概括地讲，晶体管的主体到源极电压的变化(例如，通过应用偏移修正信号，诸如vbtrim)导致该晶体管的阈值电压的变化。考虑到与栅极到源极电压有关的跨导(即gm)取决于阈值电压，应用偏移修正信号将导致gm变化。
此外，如上所述，由于vbtrim被选择为gm的函数，因此由于将vbtrim应用到晶体管的主体所造成的gm的变化在选择偏移修正电路112提供的偏移修正信号的值时可以被考虑。因此，所选择的vbtrim的值可以被精细化为包括有限主体到源极电压vBS的影响。
偏移(诸如偏移电压)出现于各种模拟电路中。因此，根据各种实施例的偏移修正技术可以被用在包括模拟电路系统(例如，放大器、加法器、电流和电压源等)或混合信号电路系统(例如，模数转换器(ADC)、数模转换器(DAC)等)的各种电子电路系统中。
在一些实施例中，偏移修正电路系统可以被用于被集成在IC中的电路系统中，其根据需要可以用于各种电路、块、子系统以及系统中。在非限制的情况下，示例包括通用放大器、轨对轨放大器(rail-to-rail amplifier)、低噪声放大器、模数转换器(ADC)、数模转换器(DAC)、比较器、滤波器、模拟信号处理电路系统、功率放大器等。
本公开的一个方面涉及放大器中的偏移修正。图3根据示例性实施例示出用于放大器中的偏移修正的电路配置120。
更具体地，电路配置120包括集成在IC 103中的差分放大器(或差分对)该差分放大器包括晶体管106A-106B。差分输入电压分别被施加到晶体管106A-106B的栅极。换句话说，输入电压vin+驱动晶体管106A的栅极，而输入电压vin-驱动晶体管106B的栅极。
晶体管106A-106B的源极由电流源123驱动。注意，在一些实施例中，不是使用电流源123，而是通常使用MOSFET来为晶体管106A-106B提供尾电流(tail current)。类似的说明应用到图4-图6中的电路布置。
再次参考图3，晶体管106A-106B的漏极分别耦合到其他电路系统109B和109C。差分放大器的差分输出电压vo被提供在晶体管106A-106B的漏极之间。
如上所提出的，晶体管106A-106B之间的差异(即，不足以完美匹配，这是现实世界实际实施方式中的情况)产生差分放大器中的偏移电压。如上所述，电路中的其他失配也可以促进该电路中的整体或累积偏移。偏移修正电路112可以被用于修整或修正偏移电压，例如，差分放大器的输入参考偏移。
更具体地，偏移修正电路112向晶体管106A的堆或主体提供偏移修正信号(在示出的示例中为电压)112A。类似地，偏移修正电路112向晶体管106B的堆或主体提供偏移修正信号(在示出的示例中为电压)112B。
如上所述，偏移修正信号112A-112B的量级可以被推导、设置、配置或编程。将偏移修正信号112A-112B分别应用到晶体管106A-106B的堆或主体修整或修正差分放大器中的偏移。
注意，尽管图3中的电路布置120使用PMOS晶体管106A-106B，然而其他变化也是可能的或被预期。例如，如本领域普通技术人员将理解的，在某些实施例中，不是使用PMOS晶体管，而是可以通过进行适当的修改使用NMOS晶体管106A-106B。此类修改可以包括反转供电电压和接地的作用，改变偏移修正信号112A-112B的极性，以及反转通过过电流源123的电流等。
在示例性实施例中，偏移修正电路112可以以多种方式来实施以适应各种期望的特征、规范、性能准则等等。图4-图6提供一些示例。
图4根据示例性实施例描述用于偏移修正的电路布置130。电路布置130将偏移修正应用到差分放大器。该差分放大器包括以与图3中的晶体管106A-106B类似的方式耦合的晶体管106A-106B。晶体管106A-106B的漏极分别耦合到其他电路系统109B-109C。
再次参考图4，偏移修正电路112向晶体管106A的堆或主体提供偏移修正信号112A。类似地，偏移修正电路112向晶体管106B的堆或主体提供偏移修正信号112B。如上所详细描述的，偏移修正信号112A-112B修整或修正差分放大器的偏移电压。
图4根据说明的示例性实施例示出偏移修正电路112的细节。更具体地，偏移修正电路112包括晶体管136A-136B、包括耦合到一组电阻器112R的一组开关112S的开关和电阻器的网络，以及电流源133。
晶体管136A-136B被配置、设计和/或制造以相对严密地匹配晶体管106A-106B。在一些实施例中，晶体管136A-136B被配置、设计和/或制造以尽可能严密地匹配晶体管106A-106B。如本领域普通技术人员将理解的，晶体管136A-136B和晶体管106A-106B之间的匹配的程度取决于多种因素。这些因素包括设计和性能规范、可用技术(例如半导体或IC制造技术)、成本约束等。
再次参考图4，晶体管136A-136B被耦合以接收与晶体管106A-106B相同的输入电压。如上所提出的，晶体管106A-106B接收差分电压，即vin+被施加到晶体管106A的栅极并且vin-被施加到晶体管106B的栅极。
类似地，晶体管136A-136B被耦合以接收施加到晶体管106A-106B的栅极的差分电压。因此，晶体管136A的栅极被耦合以接收电压vin+，并且晶体管136B的栅极被耦合以接收电压vin-。
由于晶体管136A-136B具有与晶体管106A-106B的栅极电压相同的各自的栅极电压，偏移修正电路112能够在差分放大器的输入电压(即，vin＝vin+-vin-)变化时修整或修正该差分放大器中的偏移。因此，偏移修正电路112能够以自适应的方式修整或修正偏移，即，偏移修正电压112A-12B适应于或响应于施加到晶体管106A-106B的栅极(如上所述，并且也施加到晶体管136A-136B的栅极)的电压的变化。
换句话说，晶体管136A-136B以差分源极跟随器配置(differential sourcefollower configuration)来布置。因此，偏移修正电压112A-112B随着或遵循或适应于差分放大器的输入电压的共模电压而移动或摇摆。因此，差分放大器中的偏移被修整或修正。
如所提出的，偏移修正电路112包括开关和电阻器的网络，其中包括耦合到一组电阻器112R的一组开关112S，如图4说明的。电流源133提供电流，该电流流过该开关和电阻器的网络，即流过该组开关112S和该组电阻器112R，并流过晶体管136A和/或晶体管136B(取决于施加到晶体管136A-136B的各自的栅极的电压的量级，即到差分放大器的输入电压)。
在一些实施例中，电流源133提供由下列等式给出的输出电流I：
Figure BSA0000137047940000101
其中，VBG和R分别表示该组电阻器112R中一个电阻器(或任意电阻器，如果它们具有相等的电阻的话)的带隙电压和电阻。
偏移修正电压112A-112B(分别表示为vb+和vb-)由包括耦合到一组电阻器112R的一组开关112S的开关和电阻器的网络中的抽头节点推导。如上所提出的，偏移修正电压112A-112B被耦合到晶体管106A-106B的各自的主体或堆。因此，偏移修正电压112A被耦合到晶体管106A的主体，而偏移修正电压112B被耦合到晶体管106B的主体。
偏移修正电压112A-112B的量级由开关112S和电阻器112R的网络中的断开和闭合的开关的数量和位置部分地确定。由于由电流源133提供的电流I，断开或闭合该组开关112S中的各个开关在该组电阻器112R中的一个或多个电阻器两端产生相应的压降。因此，通过闭合或断开该组电阻器112S中合适的开关，偏移修整电压112A-112B的量级可以被设置、配置、调整、修改等。
根据示例性实施例预期各种替换形式。例如，在一些实施例中，电阻器112R具有相同的电阻，即R，而在一些实施例中，电阻器112R具有不同的电阻值，或一些电阻器具有相同的值而其他的具有不同的值等等。
此外，如本领域普通技术人员将理解的，尽管开关112S被示为一般的单刀单掷开关，然而根据诸如设计和性能规范、可用技术、成本和/或复杂性考虑因素、IC可用面积等因素，这些开关可以以各种方式来实施。作为说明性示例，开关112S可以使用MOSFET、熔断丝、反熔丝、激光修整链环等实施。
此外，开关112S的状态(即是切断还是闭合)可以在电路的制造、测试、和/或操作期间被控制或设置。例如，在一些实施例中，根据每个开关112S的期望设置，开关112S的状态可以在制造期间被控制或设置。类似地，根据各种电路元件(诸如晶体管106A-106B、晶体管136A-136B等)的测量特性，开关112S的状态可以在该电路的测试阶段期间被控制或设置。
作为另一示例，开关112S的状态可以在电路的操作期间(例如由电路、IC等的用户)被控制或设置以提供附加的灵活性(例如，如果用户决定改变晶体管106A-106B的操作点，并且因此改变其各自的跨导)。根据需要，还可以使用上述技术的组合。
如本领域普通技术人员将理解的，尽管图4中的偏移修正电路112关于放大器被描述，然而偏移修正电路112可以通过进行适当的修改被用于其他类型的电路系统中。如本领域普通技术人员将理解的，此类修改可以包括电阻器112R和/或开关112S的数量和/或值的变化等。
注意，尽管电路布置130示出使用PMOS晶体管106A-106B实施的差分放大器，然而其他电路布置也是可能的。例如，偏移修正技术可以被应用到使用NMOS晶体管实施的差分放大器。图5说明用于该情景的电路布置140。
更具体地，电路布置140包括使用NMOS晶体管实施的差分放大器。电路布置140类似于电路布置130(见图4)，其中进行适当的修改以适应NMOS晶体管。因此，参考图5，晶体管106A-106B是NMOS晶体管，晶体管136A-136B也一样。电流源123和电流源133的电流流动的方向被反转等。偏移修正电路112分别向晶体管106A-106B的堆或主体提供偏移修正信号112A-112B。
如本领域普通技术人员将理解的，尽管图5中的偏移修正电路112关于放大器被描述，然而偏移修正电路112可以通过进行适当的修改被用于其他类型的电路系统中。如本领域普通技术人员将理解的，此类修改可以包括电阻器112R和/或开关112S的数量和/或值的变化等。
所公开的偏移修正技术还可以被应用到包括PMOS和NMOS晶体管两者的电路中。例如，偏移修正技术可以被应用到轨对轨(即，输入可以从一个供电轨(例如，供电电压VDD)摇摆到另一个供电轨(例如，供电接地Vss))差分放大器中的PMOS和NMOS晶体管。图6描绘了用于该情景的电路布置150。
电路布置150包括使用PMOS晶体管106AP-106BP实施的差分放大器或差分对。电路布置150也包括使用NMOS晶体管106AN-106BN实施的差分放大器或差分对。两个差分放大器的使用允许电路布置150提供轨对轨功能。
此外，如本领域普通技术人员将理解的，电路布置150包括PMOS晶体管155和160以及NMOS晶体管165和170以有助于轨对轨功能。响应于DC偏置，PMOS晶体管155提供尾电流。当输入信号从一个供电轨摇摆到另一个供电轨时，PMOS晶体管160被用于导引(steer)上述PMOS和NMOS差分对之间的尾电流。
二极管连接型NMOS晶体管165具有与PMOS晶体管160相同(或者由于电路缺陷而近似相同)的漏极电流。NMOS晶体管165和PMOS晶体管170以电流镜配置被耦合。因此，NMOS晶体管170具有与NMOS晶体管165相同(或者由于电路缺陷而近似相同)的漏极电流。
电流布置150也包括偏移修正电路112P和偏移修正电路112N。偏移修正电路112P向包括PMOS晶体管106AP-106BP的差分放大器提供偏移修正信号112AP和112BP。相反，偏移修正电路112N向包括NMOS晶体管106AN-106BN的差分放大器提供偏移修正信号112AN和112BN。
通常，偏移修正电路112P可以以各种方式来实施。例如，偏移修正电路112P可以如图4所示的那样实施。再次参考图6，通常，偏移修正电路112N可以以各种方式来实施。例如，偏移修正电路112N可以如图5所示的那样实施。
再次参考图6，考虑偏移修正电路112P如图4所示的那样实施并且偏移修正电路112N如图5所示的那样实施的情况。当尾电流在包括PMOS晶体管106AP-106BP的差分放大器和包括NMOS晶体管106AN-106BN的差分放大器之间导引时，偏移修正电路112P和偏移修正电路112N中相应的PMOS和NMOS晶体管的DC偏置分别不变化。因此，偏移修正电压112AP、112BP、112AN、112BN修整或修正相应的PMOS实施的差分放大器和NMOS实施的差分放大器的偏移修正。
如本领域普通技术人员将理解的，尽管图6中的偏移修正电路112P-112N关于放大器被描述，然而偏移修正电路112P-112N可以通过进行适当的修改被用于其他类型的电路系统中。例如，如本领域普通技术人员将理解的，此类修改可以包括电阻器112R和/或开关112S等的数量和/或值的变化。
根据本公开的各种实施例中的偏移修正电路提供多种益处。因为偏移修正电路不使用时钟或数字开关电路系统，其允许以低功耗操作或在低功耗的电路系统中操作。更具体地，随着电路系统中晶体管的切换频率的增加，MOS电路系统(包括互补MOS(CMOS)电路系统)使用更多的功率。通过使用静态电路系统而不是使用开关电路系统，根据本公开的偏移修正电路提供更低功率的操作。
此外，根据本公开的偏移修正电路对共模抑制性能提供较少影响。如本领域普通技术人员将理解的，共模抑制是电子电路系统(诸如放大器，特别是差分放大器)的优势或特性的指数。
如本领域普通技术人员理解的，人们可以将本公开的概念有效地应用到各种电路布置和电子电路系统。本文档中描述的一些示例(其涉及诸如差分对的放大器中的偏移修正)仅构成说明性应用。如本领域普通技术人员将理解的，此类示例不旨在限制通过进行适当修改将本公开的概念引用到其他电路。
参考附图，本领域普通技术人员将注意到，示出的各种块可以主要描述概念性功能和信号流。实际的电路实施方式可以包含或可以不包含用于各种功能块的可单独识别的硬件，并且可以使用或可以不使用所示的特定电路。例如，根据需要，人们可以将各个块的功能组合到一个电路块中。此外，根据需要，人们可以在若干电路块中实现单个块的功能。电路实施方式的选择取决于各种因素，诸如对于给定实施方式的特定设计和性能规范。除了本文所描述的那些，其他修改或替换性实施例对本领域普通技术人员来说将是明显的。因此，该说明书教导本领域技术人员实施所公开的概念的方式，并且被解读为仅是说明性的。如本领域普通技术人员将理解的，附图可以按比例绘制或可以不按比例绘制，视情况而定。
示出和描述的形式和实施例应该被作为说明性实施例。本领域技术人员可以在零件的形状、尺寸和布置上进行各种修改而不脱离本文档中所公开的概念的范围。例如，本领域技术人员可以用等同的元件替换本文中说明或描述的元件。此外，本领域技术人员可以独立于其他特征的使用而使用所公开的概念的某些特征而不脱离所公开的概念的范围。

Claims (20)

1.一种用于电子电路中的偏移修正的装置，所述装置包含：
第一场效应晶体管即第一FET，所述第一FET耦合在电路中，所述第一FET具有主体；
第二FET，所述第二FET耦合在所述电路中，所述第二FET具有主体，其中所述电路由于失配而具有偏移；以及
偏移修正电路，所述偏移修正电路耦合到所述第一FET的所述主体并耦合到所述第二FET的所述主体，以便为所述第一FET的所述主体提供第一偏移修正信号并为所述第二FET的所述主体提供第二偏移修正信号，其中所述偏移修正电路包含以源极跟随器配置耦合的第三FET和第四FET。
2.根据权利要求1所述的装置，其中将所述第一偏移修正应用到所述第一FET的所述主体改变所述第一FET的第一跨导。
3.根据权利要求2所述的装置，其中将所述第二偏移修正应用到所述第二FET的所述主体改变所述第二FET的第一跨导。
4.根据权利要求2所述的装置，其中所述第一FET的所述第一跨导取决于所述第一FET的所述主体和所述第一FET的栅极之间的电压。
5.根据权利要求3所述的装置，其中所述第二FET的所述第一跨导取决于所述第二FET的所述主体和所述第二FET的栅极之间的电压。
6.根据权利要求1所述的装置，其中所述第一FET包含金属氧化物半导体FET即MOSFET，并且其中所述第二FET包含MOSFET。
7.根据权利要求1所述的装置，其中所述第一FET和所述第二FET以差分放大器配置耦合。
8.根据权利要求1所述的装置，其中所述偏移修正电路进一步包含耦合到所述第三FET和所述第四FET的一组开关和一组电阻器，以便向所述第一FET的所述主体提供所述第一偏移修正信号并且为所述第二FET的所述主体提供所述第二偏移修正信号。
9.一种电子装置，其包含：
第一差分放大器，所述第一差分放大器包含第一晶体管和第二晶体管，所述第一晶体管具有主体，并且所述第二晶体管具有主体，其中所述第一晶体管的电学特性不同于所述第二晶体管的电学特性；以及
第一偏移修正电路，其包含：
第一电流源；
第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管耦合到所述第一电流源；以及
一组开关和一组电阻器的第一网络，该组开关和该组电阻器耦合到所述第三晶体管和所述第四晶体管以便分别向所述第一晶体管的所述主体和所述第二晶体管的所述主体提供第一偏移修正信号和第二偏移修正信号。
10.根据权利要求9所述的电子装置，其中将所述第一偏移修正信号应用到所述第一晶体管的所述主体改变所述第一晶体管的主体到源极电压，并且其中将所述第二偏移修正信号应用到所述第二晶体管的所述主体改变所述第二晶体管的主体到源极电压。
11.根据权利要求9所述的电子装置，其中所述第一偏移修正电路和所述第二偏移修正电路遵循所述第一差分放大器的差分输入电压。
12.根据权利要求11所述的电子装置，其中所述第一差分放大器的差分输入电压被施加到所述第一晶体管的栅极并施加到所述第二晶体管的栅极，并且其中所述第一差分放大器的所述差分输入电压被施加到所述第三晶体管的栅极并施加到所述第四晶体管的栅极。
13.根据权利要求9所述的电子装置，进一步包含：
第二差分放大器，所述第二差分放大器耦合到所述第一差分放大器以提供差分放大器轨对轨功能，所述第二差分放大器包括第五晶体管和第六晶体管，所述第五晶体管具有主体，并且所述第六晶体管具有主体，其中所述第五晶体管的电学特性不同于所述第六晶体管的电学特性；以及
第二偏移修正电路，其包含：
第二电流源；
第七晶体管和第八晶体管，所述第七晶体管和所述第八晶体管耦合到所述第二电流源；以及
一组开关和一组电阻器的第二网络，该组开关和该组电阻器耦合到所述第七晶体管和所述第八晶体管以便分别向所述第五晶体管的所述主体和所述第六晶体管的所述主体提供第三偏移修正信号和第四偏移修正信号。
14.根据权利要求13所述的电子装置，其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管包含P型金属氧化物半导体场效应晶体管即MOSFET，并且其中所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管包含N型MOSFET。
15.一种修正包括第一场效应晶体管即第一FET和第二场效应晶体管即第二FET的电路中的偏移的方法，其中所述电路由于失配而具有偏移，所述方法包括：
通过使用以源极跟随器配置耦合的第三FET和第四FET来生成第一偏移修正信号；
通过使用所述第三FET和所述第四FET来生成第二偏移修正信号；
将所述第一偏移修正信号应用到所述第一FET的主体；以及
将所述第二偏移修正信号应用到所述第二FET的主体。
16.根据权利要求15所述的方法，其中将所述第一偏移修正应用到所述第一FET的所述主体改变所述第一FET的跨导。
17.根据权利要求16所述的方法，其中将所述第二偏移修正应用到所述第二FET的所述主体改变所述第二FET的跨导。
18.根据权利要求17所述的方法，其中所述第一FET的所述跨导取决于所述第一FET的所述主体和所述第一FET的栅极之间的电压。
19.根据权利要求18所述的方法，其中所述第二FET的所述跨导取决于所述第二FET的所述主体和所述第二FET的栅极之间的电压。
20.根据权利要求15所述的方法，其中所述第三FET的栅极被耦合以接收施加到所述第一FET的栅极电压，并且其中所述第四FET的栅极被耦合以接收施加到所述第二FET的栅极电压。
CN201611102664.4A 2015-11-30 2016-11-29 用于电子电路中偏移修正的装置和相关方法 Active CN106817092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210378195.8A CN114726318A (zh) 2015-11-30 2016-11-29 用于电子电路中偏移修正的装置和相关方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/955,008 2015-11-30
US14/955,008 US9742397B2 (en) 2015-11-30 2015-11-30 Apparatus for offset correction in electronic circuitry and associated methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210378195.8A Division CN114726318A (zh) 2015-11-30 2016-11-29 用于电子电路中偏移修正的装置和相关方法

Publications (2)

Publication Number Publication Date
CN106817092A CN106817092A (zh) 2017-06-09
CN106817092B true CN106817092B (zh) 2022-04-29

Family

ID=58777499

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210378195.8A Pending CN114726318A (zh) 2015-11-30 2016-11-29 用于电子电路中偏移修正的装置和相关方法
CN201611102664.4A Active CN106817092B (zh) 2015-11-30 2016-11-29 用于电子电路中偏移修正的装置和相关方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210378195.8A Pending CN114726318A (zh) 2015-11-30 2016-11-29 用于电子电路中偏移修正的装置和相关方法

Country Status (2)

Country Link
US (1) US9742397B2 (zh)
CN (2) CN114726318A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014515250A (ja) 2011-04-08 2014-06-26 オークランド ユニサービシズ リミテッド 電気事業ネットワーク用のローカル需要側電力管理
WO2014038966A1 (en) * 2012-09-06 2014-03-13 Auckland Uniservices Limited Local demand side power management for electric utility networks
US10267831B2 (en) * 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US10250198B2 (en) * 2017-05-02 2019-04-02 Microchip Technology Incorporated Methods of adjusting gain error in instrumentation amplifiers
US10924066B2 (en) * 2018-10-11 2021-02-16 Semiconductor Components Industries, Llc Offset voltage trimming for operational amplifiers
IT201900002449A1 (it) 2019-02-20 2020-08-20 St Microelectronics Srl Circuito amplificatore, corrispondenti sistema, veicolo e procedimento
JP7420588B2 (ja) * 2020-02-21 2024-01-23 ローム株式会社 演算増幅器
FR3115427A1 (fr) 2020-09-07 2022-04-22 Stmicroelectronics (Grenoble 2) Sas Amplificateur opérationnel
US11843386B1 (en) * 2022-08-30 2023-12-12 Apple Inc. Latched comparator circuitry with reduced clock feedthrough

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726597A (en) * 1996-08-30 1998-03-10 Motorola, Inc. Method and circuit for reducing offset voltages for a differential input stage
US6859095B2 (en) * 2002-01-31 2005-02-22 Stmicroelectronics Pvt. Ltd. Non-switched capacitor offset voltage compensation in operational amplifiers
CN101043207A (zh) * 2006-03-23 2007-09-26 日本电气株式会社 差动放大器、数模转换器以及显示装置
US7710180B1 (en) * 2005-12-29 2010-05-04 Altera Corporation Signal offset cancellation
CN102460964A (zh) * 2009-05-29 2012-05-16 意法爱立信(格勒诺布尔)有限公司 音频放大器的偏移消除
US8400337B1 (en) * 2010-01-27 2013-03-19 Link—A—Media Devices Corporation Offset cancellation by biasing the body of a transistor
CN104378073A (zh) * 2014-11-07 2015-02-25 无锡纳讯微电子有限公司 一种运算放大器
CN104704743A (zh) * 2012-11-16 2015-06-10 德州仪器公司 轨到轨恒定跨导差分输入级

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322687A (en) 1980-05-19 1982-03-30 Bell Telephone Laboratories, Incorporated Operational amplifier with improved offset correction
FR2714548B1 (fr) 1993-12-23 1996-03-15 Sgs Thomson Microelectronics Amplificateur à correction de tension de décalage.
US6363277B1 (en) 1999-08-20 2002-03-26 Cardiac Pacemakers, Inc. Cardiac rhythm management system with differential sensing channel
US6639460B1 (en) * 2002-04-16 2003-10-28 Texas Instruments Incorporated Residual offset correction method and circuit for chopper stabilized amplifiers
US6882218B2 (en) 2002-08-26 2005-04-19 Broadcom Corporation Transimpedance amplifier and offset correction mechanism and method for lowering noise
US7302246B2 (en) 2002-12-23 2007-11-27 Intel Corporation Programmable gain amplifier with self-adjusting offset correction
US7248105B2 (en) 2005-04-01 2007-07-24 Texas Instruments Incorporated Method and circuit for input offset correction in an amplifier circuit
US7385442B1 (en) 2006-11-02 2008-06-10 Skyworks Solutions, Inc. System and method for constant bandwidth DC offset correction in an amplifier
US7973596B2 (en) 2009-05-12 2011-07-05 Number 14 B.V. Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers
US9300278B2 (en) * 2014-08-04 2016-03-29 Realtek Semiconductor Corp. Method and apparatus for calibrating CMOS inverter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726597A (en) * 1996-08-30 1998-03-10 Motorola, Inc. Method and circuit for reducing offset voltages for a differential input stage
US6859095B2 (en) * 2002-01-31 2005-02-22 Stmicroelectronics Pvt. Ltd. Non-switched capacitor offset voltage compensation in operational amplifiers
US7710180B1 (en) * 2005-12-29 2010-05-04 Altera Corporation Signal offset cancellation
CN101043207A (zh) * 2006-03-23 2007-09-26 日本电气株式会社 差动放大器、数模转换器以及显示装置
CN102460964A (zh) * 2009-05-29 2012-05-16 意法爱立信(格勒诺布尔)有限公司 音频放大器的偏移消除
US8400337B1 (en) * 2010-01-27 2013-03-19 Link—A—Media Devices Corporation Offset cancellation by biasing the body of a transistor
CN104704743A (zh) * 2012-11-16 2015-06-10 德州仪器公司 轨到轨恒定跨导差分输入级
CN104378073A (zh) * 2014-11-07 2015-02-25 无锡纳讯微电子有限公司 一种运算放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
An offset self-correction sample and hold circuit for precise applications in low voltage CMOS;L.H.C. Ferreira等;《Proceedings. 15th Symposium on Integrated Circuits and Systems Design》;20030106;1-4 *

Also Published As

Publication number Publication date
US20170155386A1 (en) 2017-06-01
US9742397B2 (en) 2017-08-22
CN106817092A (zh) 2017-06-09
CN114726318A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN106817092B (zh) 用于电子电路中偏移修正的装置和相关方法
EP3437187B1 (en) System and method for controlling common mode voltage via replica circuit and feedback control
US8212545B2 (en) Reference voltage circuit and electronic device
JP4638481B2 (ja) 差動段電圧オフセットトリム回路
US10224922B1 (en) Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages
CN109213248B (zh) 负电源控制电路以及电源装置
US8149056B2 (en) Amplifying circuit
JP2007251507A (ja) 差動増幅回路
WO2001084705A1 (en) System and method for optimal biasing of a telescopic cascode operational transconductance amplifier (ota)
JP2005303664A (ja) 差動増幅回路
JPH11272786A (ja) 差動増幅回路
TWI477944B (zh) 電流鏡
US6815997B2 (en) Field effect transistor square multiplier
US7865543B2 (en) Offset compensation for rail-to-rail avereraging circuit
US6400185B2 (en) Fixed transconductance bias apparatus
JP2005536925A (ja) 演算増幅器
US20170302258A1 (en) Comparator
US20110285466A1 (en) Power amplifier circuit
JP4335078B2 (ja) ソースフォロワ回路
US8624674B2 (en) Output stage of a class-A amplifier
US20170063368A1 (en) Calibrating for on-resistance mismatch of digital-to-analog converter (dac) switches
US6538511B2 (en) Operational amplifier including a right-half plane zero reduction circuit and related method
JP5203809B2 (ja) 電流ミラー回路
CN107643785B (zh) 输入装置
US20120154029A1 (en) Pmos resistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant