CN106789611A - 一种综合网关及接口电路控制方法 - Google Patents

一种综合网关及接口电路控制方法 Download PDF

Info

Publication number
CN106789611A
CN106789611A CN201611249101.8A CN201611249101A CN106789611A CN 106789611 A CN106789611 A CN 106789611A CN 201611249101 A CN201611249101 A CN 201611249101A CN 106789611 A CN106789611 A CN 106789611A
Authority
CN
China
Prior art keywords
processor
data
serial ports
interface circuit
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611249101.8A
Other languages
English (en)
Other versions
CN106789611B (zh
Inventor
朱湘军
李利青
李伟杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Video-Star Intelligent Ltd By Share Ltd
Original Assignee
Guangzhou Video-Star Intelligent Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Video-Star Intelligent Ltd By Share Ltd filed Critical Guangzhou Video-Star Intelligent Ltd By Share Ltd
Priority to CN201611249101.8A priority Critical patent/CN106789611B/zh
Publication of CN106789611A publication Critical patent/CN106789611A/zh
Application granted granted Critical
Publication of CN106789611B publication Critical patent/CN106789611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6245—Modifications to standard FIFO or LIFO
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6275—Queue scheduling characterised by scheduling criteria for service slots or service orders based on priority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明实施例公开了一种综合网关及接口电路控制方法，将微控制器与ARM9内核的处理器的IO口和串口通信连接，当微控制器要发送数据给ARM9内核的处理器时，首先通过IO口传递相应的外部中断信号触发ARM9内核的处理器中相关处理的线程来处理数据，然后微处理器将数据发送给ARM9内核的处理器处理，最后通过串口发送控制命令给微处理器对接口电路进行控制，解决了现有的综合网关实时性不好、可靠性不高的技术问题。本发明实施例方法包括：设置有五个串口和五个IO口一个ARM9内核的处理器、五个微控制器、五个接口电路；每个所述微控制器均与一个所述串口、一个所述IO口、一个接口电路通信连接。

Description

一种综合网关及接口电路控制方法
技术领域
本发明涉及通信连接领域，尤其涉及一种综合网关及接口电路控制方法。
背景技术
目前智能家居的控制系统需求更多样化，空调控制，背景音乐控制，安防控制，可视对讲控制，面对多集成的控制，需要综合网关来实现。对于系统集成主要是通过本地网关通过相应接口例如KNX，RS485，RS232接口来实现系统的对接。
在综合网关的系统集成过程中，由于接入的子系统比较多(本网关有5个子系统要接入)，接入的接口也比较多，而接口大多通过一些接口芯片(例如RS232电平转换芯片，RS485电平转化芯片)转换为串口来进行接入控制。现有的综合网关如图1所示，一个ARM9的处理器，运行linux系统，里面运行一个嵌入式web服务器，使用其ARM9的本来固有的5个串口接口，通过这5个接口直接连接232接口电路和485接口电路。
然而，现有的综合性网关有以下缺点：(1)实时性不好。现有的综合性网关对于多系统集成的应用是依靠操作系统开线程来轮询串口缓冲区数据的方式，有数据再用线程来处理。(2)可靠性不高。因为实时性不好的缘故，同时主处理器平台的串口FIFO的缓冲区大小有限，所以会存在多个串口数据并发，采用线程轮询的方式来处理数据，会存在数据无法及时处理的技术问题，而且缓冲区不够大，最后会导致数据丢失。
发明内容
本发明实施例提供了一种综合网关及接口电路控制方法，将微控制器与ARM9内核的处理器的IO口和串口通信连接，当微控制器要发送数据给ARM9内核的处理器时，首先通过IO口传递相应的外部中断信号触发ARM9内核的处理器中相关处理的线程来处理数据，然后微处理器将数据发送给ARM9内核的处理器处理，最后通过串口发送控制命令给微处理器对接口电路进行控制，解决了现有的综合网关实时性不好、可靠性不高的技术问题。
本发明实施例提供了一种综合网关，包括：设置有五个串口和五个IO口一个ARM9内核的处理器、五个微控制器、五个接口电路；
每个所述微控制器均与一个所述串口、一个所述IO口、一个接口电路通信连接；
与每个所述微控制器连接的所述串口均不相同；
与每个所述微控制器连接的所述IO口均不相同；
与每个所述微控制器连接的所述接口电路均不相同。
优选地，每个所述微控制器内置有FIFO的缓冲区。
优选地，所述ARM9内核的处理器中设置有与所述IO口对应的不同的优先级。
优选地，所述接口电路为232接口电路和\或485接口电路。
本发明实施例提供了一种基于综合网关的接口电路控制方法，包括：
ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据；
所述ARM9内核的处理器根据预置的所述IO口优先级处理与所述IO口对应的所述串口接收到的所述第一数据；
所述ARM9内核的处理器根据所述第一数据处理结果通过所述串口发送相应的控制命令控制相应的接口电路。
优选地，
在所述ARM9内核的处理器根据所述第一数据处理结果通过所述串口发送相应的控制命令控制相应的接口电路之后，还包括：
所述ARM9内核的处理器通过所述串口接收所述接口电路的反馈状态数据。
优选地，
在ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据之前还包括：
微处理器发送外部中断信号和所述第一数据分别至所述ARM9内核的处理器的所述IO口和所述串口，使得所述ARM9内核的处理器根据预置的所述IO口优先级处理与所述IO口对应的所述串口接收到的所述第一数据。
优选地，
在所述ARM9内核的处理器通过所述串口接收所述接口电路的第一状态数据之前，还包括：
微处理器将所述接口电路的第一状态数据反馈至所述ARM9内核的处理器的所述串口。
优选地，
微处理器发送外部中断信号和所述第一数据分别至所述ARM9内核的处理器的所述IO口和所述串口，使得所述ARM9内核的处理器根据预置的所述IO口优先级处理与所述IO口对应的所述串口接收到的所述第一数据具体为：
微处理器发送外部中断信号至所述ARM9内核的处理器的所述IO口，然后微处理器将获取的接口电路第一数据与存储的接口电路第二数据比较，然后将数据的变化部分发送至所述ARM9内核的处理器的所述串口，使得所述ARM9内核的处理器根据预置的所述IO口优先级处理与所述IO口对应的所述串口接收到的所述第一数据。
优选地，
微处理器将所述接口电路的第一状态数据反馈至所述ARM9内核的处理器的所述串口具体为：
微处理器将获取的所述接口电路的第一状态数据与存储的第二状态数据比较，然后将状态数据的变化部分反馈至所述ARM9内核的处理器的所述串口。
从以上技术方案可以看出，本发明实施例具有以下优点：
1、本发明实施例提供了一种综合网关及接口电路控制方法，将微控制器与ARM9内核的处理器的IO口和串口通信连接，当微控制器要发送数据给ARM9内核的处理器时，首先通过IO口传递相应的外部中断信号触发ARM9内核的处理器中相关处理的线程来处理数据，然后微处理器将数据发送给ARM9内核的处理器处理，最后通过串口发送控制命令给微处理器对接口电路进行控制，解决了现有的综合网关实时性不好、可靠性不高的技术问题。
2、本发明实施例提供的一种综合网关及接口电路控制方法，在每个微控制器内置有FIFO的缓冲区并且在ARM9内核的处理器中设置与IO口对应的不同的优先级，当有多个串口有数据时，ARM9内核的处理器按照预置的IO口的优先级处理对应的串口数据，而优先级低的IO口对应的串口数据可以缓存在微控制器中，从而保证了数据的可靠性。同时微处理器保存相应的控制信息和反馈状态，在控制和反馈只有变化的数据才会发给ARM9内核的处理器，从而优化了无变化的无效数据。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术的综合网关的结构示意图；
图2为本发明实施例提供的一种综合网关的结构示意图；
图3为本发明实施例提供的一种基于综合网关的接口电路控制方法的第一实施例的结构示意图；
图4为本发明实施例提供的一种基于综合网关的接口电路控制方法的第二实施例的结构示意图；
图5为本发明实施例提供的一种基于综合网关的接口电路控制方法的第三实施例的结构示意图。
具体实施方式
本发明实施例提供了一种综合网关及接口电路控制方法，将微控制器与ARM9内核的处理器的IO口和串口通信连接，当微控制器要发送数据给ARM9内核的处理器时，首先通过IO口传递相应的外部中断信号触发ARM9内核的处理器中相关处理的线程来处理数据，然后微处理器将数据发送给ARM9内核的处理器处理，最后通过串口发送控制命令给微处理器对接口电路进行控制，解决了现有的综合网关实时性不好、可靠性不高的技术问题。
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图2，本发明实施例提供了一种综合网关的一个实施例，包括：设置有五个串口4和五个IO口5一个ARM9内核的处理器1、五个微控制器2、五个接口电路3；
每个微控制器1均与一个串口4、一个IO口5、一个接口电路3通信连接；
与每个微控制器1连接的串口4均不相同；
与每个微控制器1连接的IO口5均不相同；
与每个微控制器1连接的接口电路3均不相同。
每个微控制器1内置有FIFO的缓冲区，用于存储低优先级IO口5对应的串口4数据。
ARM9内核的处理器1中设置有与IO口5对应的不同的优先级。
接口电路3为232接口电路和\或485接口电路。
上面是对一种综合网关的结构和连接方式进行的详细说明，为便于理解，下面将以一具体应用场景对一种综合网关的应用进行说明，应用例包括：
微控制器2获取接口电路3的数据，首先通过发送外部中断信号至IO口5，使得IO口5变为低电平，进而触发ARM9内核的处理器1中相关处理的线程处理ARM9内核的处理器1串口4接收到的数据，若多个串口4都有数据处理时，ARM9内核的处理器1按照IO口的优先级处理对应的串口4数据，低优先级的串口4数据存储在微控制器2FIFO的缓冲区等待处理，然后ARM9内核的处理器1根据数据处理结构发送相应的控制命令至微控制器2，进而控制接口电路3，最后微控制器2将接口电路3的状态数据反馈至ARM9内核的处理器1；其中微控制器2反馈状态数据时，只是将获取的当前状态数据与之前的状态数据的不同部分反馈至ARM9内核的处理器1；需要说明的是，与同一个微控制器2通信连接的IO口5和串口4是对应的。
请参阅图3，本发明实施例提供了一种基于综合网关的接口电路控制方法的第一实施例，包括：
101，ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据。
102，ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据。
103，ARM9内核的处理器根据第一数据处理结果通过串口发送相应的控制命令控制相应的接口电路。
在本发明实施例中，ARM9内核的处理器首先通过IO口接收外部中断信号同时通过串口接收第一数据，然后根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据，最后根据第一数据处理结果通过串口发送相应的控制命令控制相应的接口电路。
请参阅图4，本发明实施例提供了一种基于综合网关的接口电路控制方法的第二实施例，包括：
201，微处理器发送外部中断信号和第一数据分别至ARM9内核的处理器的IO口和串口，使得ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据；
在本发明实施例中，首先需要微处理器发送外部中断信号和第一数据分别至ARM9内核的处理器的IO口和串口，使得ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据；需要说明的是，微处理器发送外部中断信号至IO口，使得IO口变为低电平，进而触发ARM9内核的处理器中相关处理的线程处理第一数据，以下不再赘述。
202，ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据；
在本发明实施例中，在微处理器发送外部中断信号和第一数据分别至ARM9内核的处理器的IO口和串口之后，还需要ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据。
203，ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据；
在本发明实施例中，在ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据之后，还需要ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据。
204，ARM9内核的处理器根据第一数据处理结果通过串口发送相应的控制命令控制相应的接口电路；
在本发明实施例中，在ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据之后，还需要ARM9内核的处理器根据第一数据处理结果通过串口发送相应的控制命令控制相应的接口电路。
205，微处理器将接口电路的第一状态数据反馈至ARM9内核的处理器的串口；
在本发明实施例中，在ARM9内核的处理器根据第一数据处理结果通过串口发送相应的控制命令控制相应的接口电路之后，还需要微处理器将接口电路的第一状态数据反馈至ARM9内核的处理器的串口。
206，ARM9内核的处理器通过串口接收接口电路的反馈状态数据；
在本发明实施例中，在微处理器将接口电路的第一状态数据反馈至ARM9内核的处理器的串口之后，还需要ARM9内核的处理器通过串口接收接口电路的反馈状态数据。
请参阅图5，本发明实施例提供了一种基于综合网关的接口电路控制方法的第三实施例，包括：
301，微处理器发送外部中断信号至ARM9内核的处理器的IO口，同时微处理器将获取的接口电路第一数据与存储的接口电路第二数据比较，然后将数据的变化部分发送至ARM9内核的处理器的串口，使得ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据；
在本发明实施例中，首先需要微处理器发送外部中断信号至ARM9内核的处理器的IO口，同时微处理器将获取的接口电路第一数据与存储的接口电路第二数据比较，然后将数据的变化部分发送至ARM9内核的处理器的串口，使得ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据。
302，ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据；
在本发明实施例中，在微处理器发送外部中断信号至ARM9内核的处理器的IO口，同时微处理器将获取的接口电路第一数据与存储的接口电路第二数据比较，然后将数据的变化部分发送至ARM9内核的处理器的串口之后，还需要ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据。
303，ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据；
在本发明实施例中，在ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据之后，还需要ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据。
304，ARM9内核的处理器根据第一数据处理结果通过串口发送相应的控制命令控制相应的接口电路；
在本发明实施例中，在ARM9内核的处理器根据预置的IO口优先级处理与IO口对应的串口接收到的第一数据之后，还需要ARM9内核的处理器根据第一数据处理结果通过串口发送相应的控制命令控制相应的接口电路。
305，微处理器将获取的接口电路的第一状态数据与存储的第二状态数据比较，然后将状态数据的变化部分反馈至ARM9内核的处理器的串口；
在本发明实施例中，在ARM9内核的处理器根据第一数据处理结果通过串口发送相应的控制命令控制相应的接口电路之后，还需要微处理器将获取的接口电路的第一状态数据与存储的第二状态数据比较，然后将状态数据的变化部分反馈至ARM9内核的处理器的串口。
306，ARM9内核的处理器通过串口接收接口电路的反馈状态数据；
在本发明实施例中，在微处理器将获取的接口电路的第一状态数据与存储的第二状态数据比较，然后将状态数据的变化部分反馈至ARM9内核的处理器的串口之后，还需要ARM9内核的处理器通过串口接收接口电路的反馈状态数据。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种综合网关，其特征在于，包括：设置有五个串口和五个IO口一个ARM9内核的处理器、五个微控制器、五个接口电路；
每个所述微控制器均与一个所述串口、一个所述IO口、一个接口电路通信连接；
与每个所述微控制器连接的所述串口均不相同；
与每个所述微控制器连接的所述IO口均不相同；
与每个所述微控制器连接的所述接口电路均不相同。
2.根据权利要求1所述的综合网关，其特征在于，每个所述微控制器内置有FIFO的缓冲区。
3.根据权利要求1所述的综合网关，其特征在于，所述ARM9内核的处理器中设置有与所述IO口对应的不同的优先级。
4.根据权利要求1所述的综合网关，其特征在于，所述接口电路为232接口电路和\或485接口电路。
5.一种基于综合网关的接口电路控制方法，其特征在于，包括：
ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据；
所述ARM9内核的处理器根据预置的所述IO口优先级处理与所述IO口对应的所述串口接收到的所述第一数据；
所述ARM9内核的处理器根据所述第一数据处理结果通过所述串口发送相应的控制命令控制相应的接口电路。
6.根据权利要求5所述的基于综合网关的接口电路控制方法，其特征在于，在所述ARM9内核的处理器根据所述第一数据处理结果通过所述串口发送相应的控制命令控制相应的接口电路之后，还包括：
所述ARM9内核的处理器通过所述串口接收所述接口电路的反馈状态数据。
7.根据权利要求5所述的基于综合网关的接口电路控制方法，其特征在于，在ARM9内核的处理器通过IO口接收外部中断信号然后通过串口接收第一数据之前还包括：
微处理器发送外部中断信号和所述第一数据分别至所述ARM9内核的处理器的所述IO口和所述串口，使得所述ARM9内核的处理器根据预置的所述IO口优先级处理与所述IO口对应的所述串口接收到的所述第一数据。
8.根据权利要求6所述的基于综合网关的接口电路控制方法，其特征在于，在所述ARM9内核的处理器通过所述串口接收所述接口电路的第一状态数据之前，还包括：
微处理器将所述接口电路的第一状态数据反馈至所述ARM9内核的处理器的所述串口。
9.根据权利要求7所述的基于综合网关的接口电路控制方法，其特征在于，微处理器发送外部中断信号和所述第一数据分别至所述ARM9内核的处理器的所述IO口和所述串口，使得所述ARM9内核的处理器根据预置的所述IO口优先级处理与所述IO口对应的所述串口接收到的所述第一数据具体为：
微处理器发送外部中断信号至所述ARM9内核的处理器的所述IO口，同时微处理器将获取的接口电路第一数据与存储的接口电路第二数据比较，然后将数据的变化部分发送至所述ARM9内核的处理器的所述串口，使得所述ARM9内核的处理器根据预置的所述IO口优先级处理与所述IO口对应的所述串口接收到的所述第一数据。
10.根据权利要求8所述的基于综合网关的接口电路控制方法，其特征在于，微处理器将所述接口电路的第一状态数据反馈至所述ARM9内核的处理器的所述串口具体为：
微处理器将获取的所述接口电路的第一状态数据与存储的第二状态数据比较，然后将状态数据的变化部分反馈至所述ARM9内核的处理器的所述串口。
CN201611249101.8A 2016-12-29 2016-12-29 一种综合网关及接口电路控制方法 Active CN106789611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611249101.8A CN106789611B (zh) 2016-12-29 2016-12-29 一种综合网关及接口电路控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611249101.8A CN106789611B (zh) 2016-12-29 2016-12-29 一种综合网关及接口电路控制方法

Publications (2)

Publication Number Publication Date
CN106789611A true CN106789611A (zh) 2017-05-31
CN106789611B CN106789611B (zh) 2022-12-13

Family

ID=58928225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611249101.8A Active CN106789611B (zh) 2016-12-29 2016-12-29 一种综合网关及接口电路控制方法

Country Status (1)

Country Link
CN (1) CN106789611B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108600044A (zh) * 2018-03-30 2018-09-28 新华三信息安全技术有限公司 一种接口状态获取方法、装置及设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1225252A (zh) * 1967-04-14 1971-03-17
US6535948B1 (en) * 2000-05-31 2003-03-18 Agere Systems Inc. Serial interface unit
US7328270B1 (en) * 1999-02-25 2008-02-05 Advanced Micro Devices, Inc. Communication protocol processor having multiple microprocessor cores connected in series and dynamically reprogrammed during operation via instructions transmitted along the same data paths used to convey communication data
CN101383788A (zh) * 2008-10-28 2009-03-11 上海电力学院 一种FlexRay-RS485通信网关及实现方法
CN201479158U (zh) * 2009-08-21 2010-05-19 华东理工大学 一种多接口网关
CN201654987U (zh) * 2010-04-08 2010-11-24 上海第二工业大学 一种无线数据采集器
CN102523632A (zh) * 2011-12-26 2012-06-27 中国科学院空间科学与应用研究中心 一种用于航天器内环境监测的无线传感器网络系统
CN202889381U (zh) * 2012-10-15 2013-04-17 武汉兴火源科技有限责任公司 一种支持无线传感网络的家庭网关
CN103078895A (zh) * 2013-02-28 2013-05-01 安徽康海时代科技有限公司 一种基于mcf52233芯片的工业以太网多功能双串口服务器
CN203301014U (zh) * 2013-05-09 2013-11-20 鞍山市万安电器有限公司 一种带有自诊断led显示报警系统的箱式变电站
CN105068243A (zh) * 2015-09-01 2015-11-18 中国人民解放军总参谋部通信训练基地 一种可调光衰减器
CN105610876A (zh) * 2016-04-01 2016-05-25 江苏科技大学 工业控制自动化网络通信协议转换器及通信协议转换方法
CN206364826U (zh) * 2016-12-29 2017-07-28 广州视声智能股份有限公司 一种综合网关

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1225252A (zh) * 1967-04-14 1971-03-17
US7328270B1 (en) * 1999-02-25 2008-02-05 Advanced Micro Devices, Inc. Communication protocol processor having multiple microprocessor cores connected in series and dynamically reprogrammed during operation via instructions transmitted along the same data paths used to convey communication data
US6535948B1 (en) * 2000-05-31 2003-03-18 Agere Systems Inc. Serial interface unit
CN101383788A (zh) * 2008-10-28 2009-03-11 上海电力学院 一种FlexRay-RS485通信网关及实现方法
CN201479158U (zh) * 2009-08-21 2010-05-19 华东理工大学 一种多接口网关
CN201654987U (zh) * 2010-04-08 2010-11-24 上海第二工业大学 一种无线数据采集器
CN102523632A (zh) * 2011-12-26 2012-06-27 中国科学院空间科学与应用研究中心 一种用于航天器内环境监测的无线传感器网络系统
CN202889381U (zh) * 2012-10-15 2013-04-17 武汉兴火源科技有限责任公司 一种支持无线传感网络的家庭网关
CN103078895A (zh) * 2013-02-28 2013-05-01 安徽康海时代科技有限公司 一种基于mcf52233芯片的工业以太网多功能双串口服务器
CN203301014U (zh) * 2013-05-09 2013-11-20 鞍山市万安电器有限公司 一种带有自诊断led显示报警系统的箱式变电站
CN105068243A (zh) * 2015-09-01 2015-11-18 中国人民解放军总参谋部通信训练基地 一种可调光衰减器
CN105610876A (zh) * 2016-04-01 2016-05-25 江苏科技大学 工业控制自动化网络通信协议转换器及通信协议转换方法
CN206364826U (zh) * 2016-12-29 2017-07-28 广州视声智能股份有限公司 一种综合网关

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
LI LIQING，LU HAI AND，XUDONG: "Assessment and application of network access control technologies", 《THE 2014 2ND INTERNATIONAL CONFERENCE ON SYSTEMS AND INFORMATICS (ICSAI 2014)》 *
WEI CHIPIN, LI ZHAO LIN, ZHENG QINGWEI, YE JIANFEI AND LI SHENGL: "Design of a configurable multichannel interrupt controller", 《2010 SECOND PACIFIC-ASIA CONFERENCE ON CIRCUITS, COMMUNICATIONS AND SYSTEM》 *
王帅华: "基于ARM的嵌入式实时系统关键技术的研究", 《中国优秀硕士论文电子期刊网》 *
钟鸣泉等: "基于ARM微处理器的多串口多协议网关设备设计", 《上海海事大学学报》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108600044A (zh) * 2018-03-30 2018-09-28 新华三信息安全技术有限公司 一种接口状态获取方法、装置及设备

Also Published As

Publication number Publication date
CN106789611B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
CN102483725B (zh) 在双信道操作期间通过将地址/控制信号交错的单信道与双信道混合双重数据速率接口方案
CN109313617A (zh) 负载减少的非易失性存储器接口
US11500541B2 (en) Memory system and controlling method
CN108390433A (zh) 快速充电方法、电源适配器和移动终端
CN108733604A (zh) 一种基于modbus通讯协议的485总线智能扩展方法及装置
CN106980582A (zh) 数据处理方法和装置
CN201639589U (zh) 基于arm的嵌入式双冗余网卡
CN103067059B (zh) 基于延迟分集和cpci总线的短波收发信道处理设备
CN104008082A (zh) 1553b总线rt节点与can总线的转换器
CN106502957A (zh) 一种基于vpx总线的星载雷达数据处理及管控装置
CN107562672A (zh) 一种提高矢量网络分析仪数据传输速率的系统及方法
CN206364826U (zh) 一种综合网关
CN109564562B (zh) 大数据运算加速系统和芯片
CN102870374A (zh) 负荷分担方法及装置、单板
CN102023947A (zh) Ieee1394总线与高速智能统一总线的直接接口方法
CN106789611A (zh) 一种综合网关及接口电路控制方法
CN209560543U (zh) 大数据运算芯片
CN106874228A (zh) 基于i2c总线的控制器及通信方法、多控制器间的通信方法
CN209514612U (zh) 一种通信系统
CN209784995U (zh) 大数据运算加速系统和芯片
CN105472290A (zh) 数据收发运行模式的处理方法及装置
CN109992550B (zh) 基于cpci总线的多类型信息处理装置及方法
CN103957473A (zh) 一种数据中心服务器互联系统、构建与寻址方法、以及机柜
CN204089768U (zh) Rs485自动换向电路
CN204695304U (zh) 一种1553b总线pc104接口板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant