CN106783867A - 存储器电荷存储结构中的吸气剂 - Google Patents

存储器电荷存储结构中的吸气剂 Download PDF

Info

Publication number
CN106783867A
CN106783867A CN201710050788.0A CN201710050788A CN106783867A CN 106783867 A CN106783867 A CN 106783867A CN 201710050788 A CN201710050788 A CN 201710050788A CN 106783867 A CN106783867 A CN 106783867A
Authority
CN
China
Prior art keywords
metal
charge storage
item
dielectric
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710050788.0A
Other languages
English (en)
Other versions
CN106783867B (zh
Inventor
雷特·T·布鲁尔
迪莱·V·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN106783867A publication Critical patent/CN106783867A/zh
Application granted granted Critical
Publication of CN106783867B publication Critical patent/CN106783867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Solid-Sorbent Or Filter-Aiding Compositions (AREA)

Abstract

本发明涉及存储器电荷存储结构中的吸气剂、可用于非易失性存储器装置的存储器单元，所述存储器单元包含在其中具有吸气剂的电荷存储结构。提供对电荷存储结构的电荷存储材料中的氧的吸除可促进缓解所述电荷存储材料的有害氧化。

Description

存储器电荷存储结构中的吸气剂
分案申请信息
本发明专利申请是申请日为2011年10月18日、申请号为201180050988.7、发明名称为“存储器电荷存储结构中的吸气剂”的发明专利申请案的分案申请。
技术领域
本发明大体上涉及半导体存储器，且特定来说，在一个或一个以上实施例中，本发明涉及用于非易失性存储器装置的存储器单元，所述存储器单元具有在其中并入吸气剂的电荷存储结构。
背景技术
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)，以及快闪存储器。
快闪存储器装置已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管式存储器单元。通过电荷存储结构(例如浮动栅极或电荷陷阱)的编程(其有时称为写入)，所述单元的阈值电压的变化或其它物理现象(例如，相位变化或极化)确定各单元的数据值。快闪存储器的一般用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、蜂窝式电话，以及可移除式存储器模块。
NAND快闪存储器装置为所谓用于布置基本存储器单元配置的逻辑形式的常见类型的快闪存储器装置。通常，用于NAND快闪存储器装置的存储器单元的阵列经布置使得所述阵列的一行中的各个存储器单元的控制栅极连接在一起以形成存取线，例如字线。所述阵列的列包含在一对选择线(源极选择线及漏极选择线)之间源极到漏极串联连接在一起的存储器单元串(通常称为NAND串)。一“列”指代共同耦合到本地数据线(例如本地位线)的存储器单元的群组。存储器单元与数据线之间并不需要任何特定定向或线性关系，而是替代地指代逻辑关系。源极选择线在NAND串与所述源极选择线之间的各交叉点处包含源极选择栅极，且漏极选择线在NAND串与所述漏极选择线之间的各交叉点处包含漏极选择栅极。各个源极选择栅极连接到源极线，同时各个漏极选择栅极连接到数据线，例如列位线。
随着存储器密度增加，数据保持、编程饱和度和中断(trap-up)的问题趋于恶化。举例来说，虽然已普遍使用多晶硅(有时称为多结晶硅)电荷存储结构多年，但是其由于其厚度变得过薄(例如，约(6nm)或更少)而趋于变得不切实际。出于上述原因，并且出于下文所述在阅读且理解本说明书后所属领域的技术人员将明白的其它原因，此项技术需要替代型存储器电荷存储结构。
发明内容
本申请的一个方面提供了一种存储器单元，其包括：半导体上的第一电介质；所述第一电介质上的电荷存储结构；所述电荷存储结构上的第二电介质；及所述第二电介质上的控制栅极；其中所述电荷存储结构包括含硅材料、金属以及在所述含硅材料和所述金属之间的反应产物。
本申请明的另一个方面提供了一种形成存储器单元的方法，其包括：在半导体上形成第一电介质；在所述第一电介质上形成电荷存储材料的例项；在电荷存储材料的所述例项上形成金属的例项；使电荷存储材料的所述例项与金属的所述例项的仅一部分反应，从而界定包含金属的所述例项的未反应部分的电荷存储结构；在所述电荷存储结构上形成第二电介质；及在所述第二电介质上形成控制电极。
本申请的又一个方面提供了一种形成存储器单元的方法，其包括：在半导体上形成第一电介质；在所述第一电介质上形成电荷存储材料的两个或更多个例项；形成金属的两个或更多个例项，其中金属的每个例项形成在对应的电荷存储材料的例项上；使电荷存储材料的每个例项与其对应的金属的例项的至少一部分反应，从而界定电荷存储结构；在所述电荷存储结构上形成第二电介质；及在所述第二电介质上形成控制电极。
附图说明
图1为根据本发明的实施例的耦合到处理器作为电子系统的部分的存储器装置的简化框图。
图2为图1的存储器装置中可能发现的实例NAND存储器阵列的一部分的示意图。
图3A到3E描绘在根据本发明的实施例的制造的各个阶段期间存储器阵列的一部分。
图4A到4B描绘根据本发明的实施例的电荷存储结构的制造的各个阶段期间的存储器单元的一部分。
图5A到5B概念性展示跨越根据本发明的实施例的电荷存储材料的金属浓度。
图6A到6B描绘根据本发明的实施例的电荷存储结构的制造的各个阶段期间的存储器单元的一部分。
图7A到7B描绘根据本发明的实施例的电荷存储结构的制造的各个阶段期间的存储器单元的一部分。
具体实施方式
在以下详细描述中，参考形成此文的一部分且其中作为说明展示特定实施例的附图。在所述图式中，相同数字大体上描述若干图各处的类似组件。在不脱离本发明的范围的情况下可利用其它实施例并且可做出结构、逻辑及电变化。术语半导体可指代例如一层材料、晶片或衬底，并且包含任何基底半导体结构。“半导体”应理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂及不掺杂半导体、由基底半导体结构支撑的硅外延层，以及所属领域的技术人员熟知的其它半导体结构。此外，当在以下描述中参考半导体时，可能已利用前述工艺步骤在基底半导体结构中形成若干区/结。因此，不应以限制意义理解以下详细描述。
传统浮动栅极NAND快闪结构常常使用可在其周围包覆控制栅极的厚多晶硅(有时称为多结晶硅)浮动栅极，从而允许其利用多晶硅上的二氧化硅栅极间电介质来编程及擦除。然而，因为可能不存在足够空间以在多晶硅浮动栅极周围包覆栅极间电介质及控制栅极，所以此几何结构可能将无法维持在较小装置中。以平坦几何结构使用此相同材料堆叠通常不令人满意且甚至可能无法编程。为解决此问题，可能需要使用高k电介质的栅极间电介质。这些高k电介质主要为氧化物，在多晶硅上沉积这些氧化物可氧化多晶硅，从而减弱其用作电荷存储结构的能力。
各个实施例包含在第一电介质(例如穿隧电介质)与第二电介质(例如栅极间电介质)之间具有电荷存储结构的存储器单元，以及包含此类存储器单元的存储器装置及系统。此类型的存储器单元常常称为浮动栅极存储器单元或电荷捕获存储器单元。各个实施例的电荷存储结构包含电荷存储材料及吸气剂。如本文所使用，吸气剂为在未反应的氧的情形中在电荷存储材料所经历的工艺条件下预期在所述电荷存储材料上与所述氧优先反应的元素或化合物；或者在已氧化电荷存储材料的情形中预期拉引已反应的氧远离已氧化的电荷存储材料，或者与所述已氧化电荷存储材料进一步反应以产生导电或为具有比所述已氧化电荷存储材料更高的k值的介电化合物的化合物的元素或化合物。一些吸气剂可能仅满足这些准则的一者，而其它者可能满足一个以上的这些准则。在非易失性存储器装置中此类存储器单元是有用的。
各个实施例使用吸气剂以减轻电荷存储结构的电荷存储材料的氧化风险。举例来说，含硅电荷存储材料的金属掺杂及硅化提供此类吸气剂，例如金属硅化物。对于一个或一个以上实施例，并入到电荷存储材料中的金属理论上与SiO2反应以形成MSiOx(M＝金属)或MOx+Si。举例来说，用来从硅吸除氧的元素可从硅吸除氧是因为其反应产物将具有比SiO2更低的吉布斯自由能(Gibbs Free Energy)，且栅极堆叠退火期间供应的高温(例如通常900℃以上)可克服将防止这些反应发生的动力势垒。理论上已知有效的金属的实例为锆(Zr)、铍(Be)和镁(Mg)。预期有效的额外金属为钙(Ca)、锶(Sr)、钪(SC)、钇(Y)、稀土金属(例如镧(La))、钍(TH)、铀(U)、铪(HF)和铝(Al)。除这些理论性功能金属之外，在文献中存在例如钛(Ti)等其它金属将在热动力学上从硅中移除氧的实验证据。
通过充当用于暴露给多晶硅的氧的原位吸气剂，掺杂到薄多晶硅浮动栅极中的此类金属可实现薄多晶硅浮动栅极与基于其它氧化物的材料的整合。在氧气到达多晶硅时，其可优先键结到掺杂金属，或者如果其确实与硅反应而形成SiO2，那么稍后在整合及高温退火期间，金属元素可扩散至SiO2部位，并且拉引氧远离Si以形成MOx(金属氧化物)或MSiOx(金属硅氧化物)。
使氧键结到金属会产生多个优点。继续多晶硅浮动栅极的实例，一个优点在于其帮助确保存在足够硅以用作电荷存储结构。如果氧化过多的硅，那么硅可能不再有效用作浮动栅极。第二关注点在于SiO2为可将显著等效氧化物厚度(EOT)添加到栅极堆叠的低k电介质。可用于这些栅极堆叠的电压可能严格受限，且此额外量的EOT可造成需要额外量的电压来编程及擦除电荷存储结构，并且使这些装置不适用于存储器产品。上述金属中的许多者具有介电常数为高的氧化物，例如HfO2具有k＝20且TiO2具有k＝80。通过将氧化物从SiO2(其中k＝3.9)转化成高k氧化物，堆叠的EOT将得以减小。
多晶硅浮动栅极的金属掺杂或硅化的额外优点在于掺杂此类薄多晶硅材料可具相当大的挑战性。另外，即使待掺杂此类薄多晶硅材料，掺杂剂物质可能在热循环期间扩散开。本文所述的金属通常将不会轻易扩散，且可能仍可用于确保电荷存储结构中有足够量的电子用于适当编程及擦除功能。
各个实施例将固有地清除氧的组分并入到电荷存储材料中或其顶部上(而先前策略依赖于势垒层)以防止电荷存储材料暴露给氧化剂。此种先前解决方案的问题在于，典型栅极堆叠的层将在某种程度上氧化且对于氧来说此类层通常在一定程度上是可渗透的，从而增加电荷存储材料最终将变得从栅极堆叠内的可用氧处氧化，因此使单元堆叠EOT降级且使电荷存储材料本身的电性质降级。通过接受氧到达电荷存储材料的可能的必然性，且通过在电荷存储材料中并入将与氧反应且从含硅电荷存储材料中原位移除或抑制形成非所要的氧化产物(例如SiO2)的元素，可促进对现有解决方案的改进。
图1为根据本发明的实施例作为与处理器130通信(例如，耦合到所述处理器130)而作为电子系统的部分的集成电路装置的一个实例的存储器装置100的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏机、电气设备、车辆、无线装置、蜂窝式电话及类似物。处理器130可为例如在控制与存取存储器装置100时使用的存储器控制器或其它外部处理器。
存储器装置100包含逻辑上布置成行与列的存储器单元阵列104。存储器单元阵列104的至少一个存储器单元包含根据本发明的实施例的电荷存储结构。尽管将主要参考NAND存储器阵列来描述各个实施例，但各个实施例不限于存储器阵列104的特定架构。适用于当前实施例的其它阵列架构的一些实例包含NOR阵列、AND阵列或其它阵列。
提供行解码电路108及列解码电路110以解码地址信号。接收并且解码地址信号以存取存储器阵列104。存储器装置100还包含输入/输出(I/O)控制电路112以管理命令、地址及数据到存储器装置100的输入以及从存储器装置100的数据及状态信息输出。地址寄存器114耦合于I/O控制电路112与行解码电路108及列解码电路110之间以在解码之前锁存地址信号。命令寄存器124耦合于I/O控制电路112与控制逻辑116之间以锁存传入的命令。控制逻辑116响应于所述命令而控制对存储器阵列104的存取并且产生用于外部处理器130的状态信息。所述控制逻辑116耦合到列解码电路108与行解码电路110以响应于地址而控制行解码电路108及列解码电路110。
控制逻辑116还耦合到高速缓冲寄存器118。高速缓冲寄存器118锁存如由控制逻辑116导引的传入或传出的数据，以在存储器阵列104正分别忙于写入或读取其它数据时暂时存储数据。在写入操作期间，数据从高速缓冲寄存器118传递到数据寄存器120以传送到存储器阵列104；接着新数据从I/O控制电路112锁存到高速缓冲寄存器118中。在读取操作期间，数据从高速缓冲寄存器118传递到I/O控制电路112以输出到外部处理器130；接着新数据从数据寄存器120传递到高速缓冲寄存器118。状态寄存器122耦合在I/O控制电路112与控制逻辑116之间以锁存用于输出到处理器130的状态信息。
存储器装置100在控制逻辑116处经由控制链路132从处理器130接收控制信号。所述控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE，以及写入启用WE#。存储器装置100经由多路复用输入/输出(I/O)总线134从处理器130接收命令信号(其表示命令)、地址信号(其表示地址)，以及数据信号(其表示数据)，并且经由I/O总线134输出数据到处理器130。
明确来说，命令在I/O控制电路112处的I/O总线134的输入/输出(I/O)引脚[7:0]上接收且被写入到命令寄存器124中。地址在I/O控制电路112处的总线134的输入/输出(I/O)引脚[7:0]上接收且被写入到地址寄存器114。数据在I/O控制电路112处用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]上接收且被写入到高速缓冲寄存器118。随后将数据写入到数据寄存器120中用于编程存储器阵列104。对于另一实施例，可省略高速缓冲寄存器118，且数据直接写入到数据寄存器120中。也在用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]上输出数据。
所属领域的技术人员将明白，可提供额外的电路及信号，且已简化图1的存储器装置。应认识到，参考图1所述的各个块组件的功能可无需隔离成集成电路装置的不同组件或组件部分。举例来说，集成电路装置的单个组件或组件部分可经调适以执行图1的一个以上块组件的功能。或者，集成电路装置的一个或一个以上组件或组件部分可经组合以执行图1的单个块组件的功能。
另外，虽然根据用于接收与输出各种信号的普遍常规而描述特定I/O引脚，但应注意，在各个实施例中，可使用I/O引脚的其它组合或数目。
图2为例如作为存储器阵列104的一部分的NAND存储器阵列200的示意图。存储器阵列200可形成于在半导体中形成的共同导电掺杂区(例如共同p阱)中。
如图2所展示，存储器阵列200包含一般称为字线的存取线(其可包括共同耦合的控制栅极2021到202N)及交叉数据线，例如位线2041到204M。为便于在数字环境中寻址，字线202的数目与位线204的数目一般各为2的几次幂。
存储器阵列200包含NAND串2061到206M。各NAND串包含晶体管2081到208N，其各自位于字线202与位线204的交叉点。图2中描绘成浮动栅极晶体管的晶体管208表示用于存储数据的非易失性存储器单元。至少一个晶体管208具有根据本发明的实施例的电荷存储结构的栅极堆叠。各个NAND串206的浮动栅极晶体管208源极到漏极串联连接于一个或一个以上源极选择栅极210(例如，场效应晶体管(FET))与一个或一个以上漏极选择栅极212(例如，FET)之间。各个源极选择栅极210位于本地位线204与源极选择线214的交叉点，而各个漏极选择栅极212位于本地位线204与漏极选择线215的交叉点。
各个源极选择栅极210的源极连接到共同源极线216。各个源极选择栅极210的漏极连接到对应NAND串206的第一浮动栅极晶体管208的源极。举例来说，源极选择栅极2101的漏极连接到对应NAND串2061的浮动栅极晶体管2081的源极。各源极选择栅极210的控制栅极连接到源极选择线214。如果利用多个源极选择栅极210用于给定NAND串206，那么其将串联耦合于共同源极线216与所述NAND串206的第一浮动栅极晶体管208之间。
各个漏极选择栅极212的漏极在漏极接触件处连接到用于对应NAND串的本地位线204。举例来说，漏极选择栅极2121的漏极在漏极接触件处连接到用于对应NAND串2061的本地位线2041。各个漏极选择栅极212的源极连接到对应NAND串206的最后浮动栅极晶体管208。举例来说，漏极选择栅极2121的源极连接到对应NAND串2061的浮动栅极晶体管208N的漏极。如果利用多个漏极选择栅极212用于对应NAND串206，那么其将串联耦合在对应位线204与所述NAND串206的最后浮动栅极晶体管208N之间。
如图2所展示，浮动栅极晶体管208的典型构造包含源极230与漏极232，作为电荷存储结构的浮动栅极234，以及控制栅极236。浮动栅极晶体管208使其控制栅极236耦合到字线202(例如，可共同耦合控制栅极以形成字线)。浮动栅极晶体管208的一列耦合到给定本地位线204的NAND串206。浮动栅极晶体管208的一行共同耦合到给定字线202的晶体管。
图3A到3E描绘制造的各个阶段期间存储器阵列的一部分。图3A描绘在发生若干处理步骤之后存储器阵列的一部分。一般来说，图3A可描绘其上形成非易失性存储器单元的未来栅极堆叠的部分的半导体305。对于一个实施例，半导体305为单晶硅。对于另一实施例，半导体305为导电掺杂型单晶硅。其它实施例可包含非晶硅、多晶硅或其它半导体材料。半导体305可导电掺杂成第一导电性类型，例如p型导电性。
如图3A进一步描绘，已在所述半导体305上形成穿隧电介质310、根据本发明的实施例的具有一种或一种以上吸气剂的电荷存储结构315、栅极间电介质320、控制栅极325及介电罩330。这些元件将形成未来存储器单元的栅极堆叠。
图3A的结构的形成可包含在半导体305的作用区(例如，其上将形成存储器单元的区域)上形成穿隧电介质310。举例来说，半导体305的作用区可包含半导体晶片的导电掺杂型阱。穿隧电介质310通常为一种或一种以上介电材料。可例如通过热氧化半导体305而形成穿隧电介质310。或者，可通过毯覆式沉积介电材料而形成穿隧电介质310，例如通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)。用于穿隧电介质310的实例介电材料包含硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)、铪氧化物(HfOx)、铪铝氧化物(HfAlOx)、镧氧化物(LaOx)、钽氧化物(TaOx)、锆氧化物(ZrOx)、锆铝氧化物(ZrAlOx)等等及其组合。
接着在所述穿隧电介质310上形成电荷存储结构315。将参考图4A到7B更详细描述电荷存储结构315的形成。电荷存储结构315可用来存储指示未来存储器单元的数据状态的电荷。所述电荷存储结构315为半导电到导电结构。
接着在电荷存储结构315上形成栅极间电介质320。栅极间电介质320通常为一种或一种以上介电材料。举例来说，栅极间电介质320可包含包含高K介电材料的一层或一层以上介电材料。用于栅极间电介质320的实例高k介电材料包含铝氧化物(AlOx)、铪氧化物(HfOx)、铪铝氧化物(HfAlOx)、铪硅氧化物(HfSiOx)、镧氧化物(LaOx)、钽氧化物(TaOx)、锆氧化物(ZrOx)、锆铝氧化物(ZrAlOx)、钇氧化物(Y2O3)等等。对于一个实施例，栅极间电介质320包含铪硅氧化物的臭氧基形成物，随后为铪氧化物的水基形成物。对于另一实施例，栅极间电介质320在硅氮化物上包含高k介电材料。
在栅极间电介质320上形成控制栅极325。一般来说，控制栅极325包含一种或一种以上导电材料。对于一个实施例，控制栅极325含有导电掺杂型多晶硅。对于另一实施例，控制栅极325含有含金属的材料。对于另一实施例，控制栅极325在多晶硅上包含含金属的材料，例如形成于导电掺杂型多晶硅上的耐火性金属硅化物。用于金属栅极的金属铬(Cr)、钴(Co)、铪(HF)、钼(Mo)、铌(Nb)、钽(Ta)、钛(Ti)、钨(W)、钒(V)、锆(Zr)，以及金属氮化物(包含例如氮化钛、氮化钽、钽碳氮化物，氮化钨)通常被认识为耐火性金属材料。对于另一实施例，控制栅极325含有含多种金属的材料，例如，栅极间电介质320上的氮化钛(TiN)势垒，作为势垒上的黏着材料的钛(Ti)，以及黏着材料上的钨(W)。
介电罩330可形成于控制栅极325上以用作在随后处理期间保护控制栅极325的绝缘体及势垒层。所述介电罩330含有一种或一种以上介电材料，且可包含(例如)例如硅氧化物(SiOx)、硅氮化物(SiNx)以及硅氮氧化物(SiOxNy)等电介质。对于一个实施例，介电罩330为(例如)通过例如CVD等方法而形成的硅氮化物。应注意，额外层可用来形成栅极堆叠，例如抑制相对材料或黏着材料之间的扩散以促进相对材料之间的黏着的势垒材料。
在图3B中，在介电罩330上形成并且图案化掩模335。作为一个实例，光刻抗蚀材料可经沉积以上覆于所述介电罩330上，暴露到例如UV光的辐射源，且经显影以界定上覆于所述介电罩330上的区域以用于移除。
在图3C中，在掩模335的此图案化之后，例如通过蚀刻或其它移除工艺而移除介电罩330的暴露部分及下伏部分以暴露半导体305。可在已选定的移除工艺在移除下伏材料低效时使用一个以上移除工艺。在移除后，界定用于字线的一个或一个以上栅极堆叠337。尽管图3A到3E仅描绘存储器单元，然而选择栅极(图3A到图3E未展示)可由相同栅极堆叠337形成。
在图3D中，例如通过导电掺杂图3中所暴露的半导体305的部分而使源极/漏极区340形成为大体上邻近穿隧电介质310。存储器单元的通道区由源极/漏极区340之间的半导体305的区域来界定。源极/漏极区340通常将具有不同于半导体305的导电类型的导电类型。导电类型可为相反的。举例来说，对于p型半导体305，源极/漏极区340可具有n+型导电性。
在图3E中，还可形成介电间隔物345。作为一个实例，将例如硅氮化物的一些介电材料的毯覆式沉积物形成为上覆于栅极堆叠337，随后为各向异性地移除所述毯覆沉积物以形成介电间隔物345。图3E所描绘的所得结构包含串联耦合的存储器单元，例如NAND串的存储器单元。然而，将容易显而易见的是，可使用栅极堆叠337形成存储器单元用于替代阵列架构。
图4A到4B描绘根据本发明的实施例的电荷存储结构315的制造的各个阶段期间存储器单元的一部分。在图4A中，在上覆于半导体305的穿隧电介质310上形成电荷存储材料450。电荷存储材料450通常含有能够存储电荷的一种或一种以上材料。对于至少一些实施例，电荷存储材料包含含硅材料。含硅电荷存储材料的实例包含多晶硅、非晶硅及单晶硅。所述电荷存储材料450可为未掺杂或导电掺杂的含硅材料。举例来说，电荷存储材料450可为具有p型导电的多晶材料。可在例如单晶硅、非晶硅及多晶硅的半导体材料的形成之后或与其同时执行导电掺杂。
对于一个实施例，电荷存储材料450具有约到(1nm到10nm)的厚度。对于另一实施例，电荷存储材料450具有约到(3nm到5nm)的厚度。应认识到，工业制造的可变性将固有地产生厚度上的微小变动，使得寻求例如(3nm)的特定厚度将可能在存储器单元间产生在所述特定值以上与以下的厚度。
在图4B中，将由箭头455表示的一种或一种以上吸气剂并入到所得电荷存储结构315的电荷存储材料450中。由于预期金属的实例的特定者作为常用多晶硅浮动栅极的吸气剂，故而本文所述的各种实施例将使用这些金属的实例作为吸气剂455。然而，对于除含硅材料之外的电荷存储材料450，应理解，其它元素或化合物可满足上述吸气剂准则。可例如通过离子植入、等离子、溅镀或其它物理沉积工艺并入金属455。或者，可在形成电荷存储材料450期间例如通过化学气相沉积(CVD)而将金属455并入到电荷存储材料450中。所述金属的浓度可在例如1E19/cm3到化学计量水平的范围内及以上，且金属浓度可大于50原子百分比(原子％)。在并入金属455之后，可对装置进行退火以使得金属455的至少一部分与电荷存储材料450反应以形成电荷存储结构315。对于特定实施例，电荷存储结构315基本上由硅以及金属硅氧化物、金属硅化物、金属氧化物及金属的一者或一者以上组成。对于特定额外实施例，电荷存储结构315基本上由金属硅氧化物以及金属硅化物、金属氧化物及金属中的一者或一者以上组成。对于特定另外实施例，电荷存储结构315基本上由金属硅化物以及金属硅氧化物、金属氧化物及金属的一者或一者以上组成。可在形成随后的栅极间电介质320之前执行用于各种实施例的退火作为用于形成所述随后栅极间电介质320的处理的一部分，或者在用于形成所述随后的栅极间电介质320的处理之后执行用于各种实施例的退火。在金属455的浓度高于化学计量水平时，电荷存储结构315内可能出现未反应的金属455的层或凹穴。
金属455的浓度可成梯度地跨越电荷存储材料450，或者其可均匀地跨越电荷存储材料450。图5A到5B概念性展示从对应于电荷存储材料450与电介质310之间的界面的点A到对应于电荷存储材料450与栅极间电介质320之间的界面的点B跨越电荷存储材料450的金属的浓度。对于各种实施例，金属455的浓度愈靠近点B愈高。预期愈靠近此界面氧化风险愈大，且希望愈靠近点B金属455的浓度愈高。金属455的浓度可为例如图5A所描绘的梯度。梯度可如由线572所描绘般均匀，梯度可如线574所描绘般在愈靠近点A处具有比点B更高的斜率，或者梯度可如线576所描绘般在愈靠近点B处具有比点A更高的斜率，或者梯度可如线578所描绘般为阶梯状。或者，浓度可如线580所描绘般在点A到点B上实质上均匀(例如均匀)。其它浓度曲线将显而易见，例如愈靠近点B具有金属455的愈低浓度的浓度曲线，且实施例不限于特定浓度曲线。
对于特定实施例，至少一些电荷存储材料450形成为实质上缺乏(例如，缺乏)金属455。举例来说，多晶硅可在形成时缺乏金属。图6A到6B描绘根据本发明的实施例的电荷存储结构315的制造的各个阶段期间存储器单元的一部分。在图6A中，电荷存储材料450形成于上覆于半导体305的穿隧电介质310上。在图6B中，将金属455并入到电荷存储材料450的仅一部分460中。举例来说，在离子植入、等离子沉积或其它物理沉积工艺中，通常可通过改变所施加的能量的量而控制植入深度。或者，在CVD工艺中，在形成的第一部分期间，可供应仅用于电荷存储材料450之前驱体以进行反应直至已形成特定厚度，接着通过同时供应用于金属455的前驱体及用于电荷存储材料450的前驱体而继续反应。或者，可在形成缺乏金属455的电荷存储材料450的部分之后且在形成在其中并入金属455的电荷存储材料450的部分460之前形成势垒。如同图4A到4B的实施例，可执行退火以使金属455的至少一部分与部分460的电荷存储材料450反应。对于特定实施例，部分460基本上由硅以及金属硅氧化物、金属硅化物、金属氧化物及金属中的一者或一者以上组成。对于特定其它实施例，部分460基本上由金属硅氧化物、金属硅化物及金属中的一者或一者以上组成。对于额外实施例，部分460的反应产物从栅极间电介质320分离电荷存储材料450的剩余部分。使用图6B的电荷存储结构315形成存储器单元可如参考图3A到3E所述般继续进行。
图7A到图7B描绘根据本发明的实施例的电荷存储结构315的制造的各个阶段期间存储器单元的一部分。图7A到7B的实例展示可如何以循序过程将金属455并入到电荷存储材料450中。在图7A中，在上覆于半导体305的穿隧电介质310上形成第一电荷存储材料4501，并且在所述第一电荷存储材料4501上形成第一金属4551。随后，在所述第一金属4551上形成第二电荷存储材料4502，并且在所述第二电荷存储材料4502上形成第二金属4552。随后，在所述第二金属4552上形成第三电荷存储材料4503，并且在所述第三电荷存储材料4503上形成第三金属4553。可以此方式形成较少或额外的层。
在图7A所描绘的实例中，电荷存储材料450的各个连续形成物较薄，而金属455的各连续形成物较厚。在此实例中在金属455的至少一部分与电荷存储材料450反应后，将得到例如图7B所描绘愈靠近顶部(即，愈靠近栅极间电介质320)具有愈高浓度的梯度。应注意，通过形成具有均匀厚度的各层电荷存储材料450而增加随后层的金属的厚度，或者通过形成具有均匀厚度的各层金属455而减少随后层的电荷存储材料450的厚度，可获得类似结果。如果金属455对电荷存储材料450之比大于化学计量的量，那么可能出现未反应金属455的层。类似地，如果金属455对电荷存储材料450之比小于化学计量的量，那么可能出现未反应的电荷存储材料450的层。对于一些实施例，金属455的反应产物从栅极间电介质320中分离任何剩余电荷存储材料450，即，无电荷存储材料450的部分与栅极间电介质320接触。可如参考图3A到3E所描述继续进行使用图7B的电荷存储结构315形成存储器单元。将显而易见的是，图7A所描绘的工艺可用来形成图6B所描绘的实施例的部分460。
结论
包含具有一种或一种以上吸气剂的电荷存储结构的存储器单元可用于非易失性存储器装置中。各种实施例提供对电荷存储结构的电荷存储材料中的氧的吸除，以促进缓解所述电荷存储材料的有害氧化。
尽管本文已说明且描述特定实施例，但所属领域的技术人员将明白，可用适于达成相同目的的任何布置替换所展示的特定实施例。所属领域的技术人员将明白实施例的许多调适。相应地，本申请案意欲涵盖所述实施例的任何调适或变动。

Claims (25)

1.一种存储器单元，其包括：
半导体上的第一电介质；
所述第一电介质上的电荷存储结构；
所述电荷存储结构上的第二电介质；及
所述第二电介质上的控制栅极；
其中所述电荷存储结构包括含硅材料、金属以及在所述含硅材料和所述金属之间的反应产物。
2.根据权利要求1所述的存储器单元，其中所述含硅材料选自由非晶硅、单晶硅及多晶硅组成的群组。
3.根据权利要求1所述的存储器单元，其中所述金属包含选自由锆、铍和镁组成的群组中的一种或多种金属。
4.根据权利要求1所述的存储器单元，其中所述金属包含选自由锆、铍、镁、钙、锶、稀土金属、钍、铀、铪、铝和钛组成的群组中的一种或多种金属。
5.根据权利要求4所述的存储器单元，其中所述稀土金属选自由钪、钇、镧组成的群组。
6.根据权利要求1所述的存储器单元，其中所述金属的至少一部分并入到所述含硅材料中。
7.根据权利要求6所述的存储器单元，其中所述金属的至少一部分并入到所述含硅材料的仅一部分中。
8.根据权利要求1所述的存储器单元，其中所述金属的一部分位于所述含硅材料上，且使所述含硅材料与所述第二电介质分离。
9.根据权利要求1所述的存储器单元，其中所述电荷存储结构中较靠近所述第二电介质的所述金属的浓度大于较靠近所述第一电介质的所述金属的浓度。
10.根据权利要求1所述的存储器单元，其中所述含硅材料在较靠近所述第一电介质的所述含硅材料的一部分中缺乏所述金属的任何部分。
11.根据权利要求1所述的存储器单元，其中所述电荷存储结构包含一种或多种金属，且其中所述电荷存储结构中的所述一种或多种金属的浓度在所述含硅材料的至少一部分中大于或等于1E19/cm3。
12.根据权利要求11所述的存储器单元，其中所述电荷存储结构中所述一种或多种金属的浓度在所述含硅材料中的所述至少一部分中大于50原子百分比。
13.一种形成存储器单元的方法，其包括：
在半导体上形成第一电介质；
在所述第一电介质上形成电荷存储材料的例项；
在电荷存储材料的所述例项上形成金属的例项；
使电荷存储材料的所述例项与金属的所述例项的仅一部分反应，从而界定包含金属的所述例项的未反应部分的电荷存储结构；
在所述电荷存储结构上形成第二电介质；及
在所述第二电介质上形成控制电极。
14.根据权利要求13所述的方法，其中使电荷存储材料的所述例项与金属的所述例项的所述至少一部分反应是在形成所述第二电介质期间或之后发生。
15.根据权利要求13所述的方法，其中形成电荷存储材料的所述例项包含形成含硅材料。
16.根据权利要求15所述的方法，其中形成所述含硅材料包含形成所述含硅材料以具有选自由半导体及导体组成的群组的导电率。
17.根据权利要求15所述的方法，其中形成所述含硅材料包含形成选自由非晶硅、单晶硅及多晶硅组成的群组中的所述含硅材料。
18.根据权利要求13所述的方法，其中形成金属的所述例项包含形成选自由锆、铍和镁组成的群组中的金属。
19.根据权利要求13所述的方法，其中形成金属的所述例项包含形成选自由锆、铍、镁、钙、锶、稀土金属、钍、铀、铪、铝和钛组成的群组中的金属。
20.根据权利要求19所述的方法，其中所述稀土金属包含钪、钇或镧。
21.一种形成存储器单元的方法，其包括：
在半导体上形成第一电介质；
在所述第一电介质上形成电荷存储材料的两个或更多个例项；
形成金属的两个或更多个例项，其中金属的每个例项形成在对应的电荷存储材料的例项上；
使电荷存储材料的每个例项与其对应的金属的例项的至少一部分反应，从而界定电荷存储结构；
在所述电荷存储结构上形成第二电介质；及
在所述第二电介质上形成控制电极。
22.根据权利要求21所述的方法，其中电荷存储材料的每个连续的例项比电荷存储材料的前一个例项薄，而金属的每个连续例项比金属的前一个例项厚。
23.根据权利要求21所述的方法，其中电荷存储材料的每个连续的例项比电荷存储材料的前一个例项薄，而金属的每个例项具有均匀的厚度。
24.根据权利要求21所述的方法，其中金属的每个连续的例项比金属的前一个例项厚，而电荷存储材料的每个例项具有均匀的厚度。
25.根据权利要求21所述的方法，其中使电荷存储材料的每个例项与其对应的金属的例项的至少一部分反应进一步包含使电荷存储材料的所述两个或更多个例项中的电荷存储材料的至少一个例项与其对应的金属的例项的仅一部分反应。
CN201710050788.0A 2010-10-22 2011-10-18 存储器电荷存储结构中的吸气剂 Active CN106783867B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/910,404 US8748964B2 (en) 2010-10-22 2010-10-22 Gettering agents in memory charge storage structures
US12/910,404 2010-10-22
CN201180050988.7A CN103180952B (zh) 2010-10-22 2011-10-18 存储器电荷存储结构中的吸气剂

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180050988.7A Division CN103180952B (zh) 2010-10-22 2011-10-18 存储器电荷存储结构中的吸气剂

Publications (2)

Publication Number Publication Date
CN106783867A true CN106783867A (zh) 2017-05-31
CN106783867B CN106783867B (zh) 2020-04-21

Family

ID=45972262

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180050988.7A Active CN103180952B (zh) 2010-10-22 2011-10-18 存储器电荷存储结构中的吸气剂
CN201710050788.0A Active CN106783867B (zh) 2010-10-22 2011-10-18 存储器电荷存储结构中的吸气剂

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201180050988.7A Active CN103180952B (zh) 2010-10-22 2011-10-18 存储器电荷存储结构中的吸气剂

Country Status (7)

Country Link
US (5) US8748964B2 (zh)
EP (1) EP2633556A4 (zh)
JP (1) JP2013544023A (zh)
KR (1) KR101464096B1 (zh)
CN (2) CN103180952B (zh)
TW (1) TWI445163B (zh)
WO (1) WO2012054444A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748964B2 (en) * 2010-10-22 2014-06-10 Micron Technology, Inc. Gettering agents in memory charge storage structures
US10134916B2 (en) 2012-08-27 2018-11-20 Micron Technology, Inc. Transistor devices, memory cells, and arrays of memory cells
US8981332B2 (en) 2013-03-15 2015-03-17 Intermolecular, Inc. Nonvolatile resistive memory element with an oxygen-gettering layer
US9647094B2 (en) 2013-08-02 2017-05-09 University Of Kentucky Research Foundation Method of manufacturing a semiconductor heteroepitaxy structure
KR102193623B1 (ko) 2014-06-05 2020-12-21 삼성전자주식회사 커패시터 및 그 제조 방법
CA2992397A1 (en) * 2015-07-13 2017-01-19 Ancestry.Com Dna, Llc Local genetic ethnicity determination system
US9780103B2 (en) * 2015-11-16 2017-10-03 Micron Technology, Inc. Methods of forming integrated structures
US9899410B1 (en) * 2016-12-13 2018-02-20 Sandisk Technologies Llc Charge storage region in non-volatile memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290881A (zh) * 2007-04-16 2008-10-22 海力士半导体有限公司 非易失性存储器及其制造方法
US20090008702A1 (en) * 2007-07-06 2009-01-08 Nirmal Ramaswamy Dielectric charge-trapping materials having doped metal sites
WO2010098952A1 (en) * 2009-02-27 2010-09-02 Tel Epion Inc. Material infusion in a trap layer structure using gas cluster ion beam processing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974195A (ja) * 1995-07-06 1997-03-18 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US7063894B2 (en) 2003-05-22 2006-06-20 United Technologies Corporation Environmental barrier coating for silicon based substrates
JP4525913B2 (ja) * 2005-02-03 2010-08-18 セイコーエプソン株式会社 半導体記憶装置
JP4928890B2 (ja) * 2005-10-14 2012-05-09 株式会社東芝 不揮発性半導体記憶装置
JP2006203228A (ja) * 2006-02-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4719035B2 (ja) * 2006-03-13 2011-07-06 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
JP4250642B2 (ja) * 2006-08-16 2009-04-08 株式会社東芝 不揮発性半導体メモリ
KR100816727B1 (ko) 2006-09-20 2008-03-27 주식회사 하이닉스반도체 플래시 메모리 소자 제조방법
KR20080094381A (ko) * 2007-04-20 2008-10-23 삼성전자주식회사 비휘발성 메모리 집적 회로 장치
US20090003065A1 (en) * 2007-06-26 2009-01-01 Micron Technology, Inc. Flash cell with improved program disturb
US20090067256A1 (en) * 2007-09-06 2009-03-12 Micron Technology, Inc. Thin gate stack structure for non-volatile memory cells and methods for forming the same
US7898850B2 (en) * 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
JP2009130171A (ja) * 2007-11-26 2009-06-11 Panasonic Corp 半導体装置及びその製造方法
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8748964B2 (en) * 2010-10-22 2014-06-10 Micron Technology, Inc. Gettering agents in memory charge storage structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290881A (zh) * 2007-04-16 2008-10-22 海力士半导体有限公司 非易失性存储器及其制造方法
US20090008702A1 (en) * 2007-07-06 2009-01-08 Nirmal Ramaswamy Dielectric charge-trapping materials having doped metal sites
WO2010098952A1 (en) * 2009-02-27 2010-09-02 Tel Epion Inc. Material infusion in a trap layer structure using gas cluster ion beam processing

Also Published As

Publication number Publication date
US9515151B2 (en) 2016-12-06
CN103180952B (zh) 2017-03-01
KR101464096B1 (ko) 2014-11-21
US20150364557A1 (en) 2015-12-17
US10734491B2 (en) 2020-08-04
US20120098047A1 (en) 2012-04-26
CN103180952A (zh) 2013-06-26
US20170062577A1 (en) 2017-03-02
JP2013544023A (ja) 2013-12-09
EP2633556A4 (en) 2014-10-29
TWI445163B (zh) 2014-07-11
US10074724B2 (en) 2018-09-11
US20180350930A1 (en) 2018-12-06
US8748964B2 (en) 2014-06-10
TW201230301A (en) 2012-07-16
US9105665B2 (en) 2015-08-11
EP2633556A2 (en) 2013-09-04
KR20130079591A (ko) 2013-07-10
CN106783867B (zh) 2020-04-21
US20140264526A1 (en) 2014-09-18
WO2012054444A3 (en) 2012-06-28
WO2012054444A2 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
CN103180952B (zh) 存储器电荷存储结构中的吸气剂
US20210091197A1 (en) Memory cells having electrically conductive nanodots and apparatus having such memory cells
US9576805B2 (en) Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses
US20130187214A1 (en) Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, meory arrays incorporating such strings, and methods of accesssing and forming the same
US9397210B2 (en) Forming air gaps in memory arrays and memory arrays with air gaps thus formed
KR20150083319A (ko) 비휘발성 메모리 장치 및 그 형성방법
JP2003282746A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
JP2006519505A (ja) 耐コンタクトホール形成ダメージを有する電荷捕獲メモリアレイ
US20100308393A1 (en) Semiconductor device and method of manufacturing the same
US20090045453A1 (en) Nonvolatile memory devices including gate conductive layers having perovskite structure and methods of fabricating the same
CN101257026A (zh) 半导体装置及其制造方法
TWI441258B (zh) 藉由頂部氧化層再生長進行閘極替換以達成該頂部氧化層之改善

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant