CN106783763A - 识别装置与制作方法 - Google Patents

识别装置与制作方法 Download PDF

Info

Publication number
CN106783763A
CN106783763A CN201710119867.2A CN201710119867A CN106783763A CN 106783763 A CN106783763 A CN 106783763A CN 201710119867 A CN201710119867 A CN 201710119867A CN 106783763 A CN106783763 A CN 106783763A
Authority
CN
China
Prior art keywords
silicon body
body chip
chip
enhancing component
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710119867.2A
Other languages
English (en)
Other versions
CN106783763B (zh
Inventor
姜峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Yun Tian Semiconductor Technology Co ltd
Original Assignee
Wuxi Jimai Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jimai Microelectronics Co Ltd filed Critical Wuxi Jimai Microelectronics Co Ltd
Priority to CN201710119867.2A priority Critical patent/CN106783763B/zh
Publication of CN106783763A publication Critical patent/CN106783763A/zh
Application granted granted Critical
Publication of CN106783763B publication Critical patent/CN106783763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods

Abstract

本发明提供一种识别装置，包括硅体芯片、盖板、柔性基板以及硅体芯片与柔性基板之间的结构性增强组件；硅体芯片的第一表面与盖板粘结；硅体芯片的第二表面制作有布线层；硅体芯片上设有第一通孔，第一通孔内设有导电金属，导电金属连接硅体芯片的第一表面焊盘和第二表面布线层；硅体芯片第二表面的布线层设置焊点，柔性基板通过焊点连接第二表面布线层；硅体芯片和柔性基板之间的夹层设置结构性增强组件，结构性增强组件上设有供焊点穿过的第二通孔；所述焊点的厚度大于结构性增强组件的厚度。本发明能够实现识别模组中芯片更加减薄，在不增加不锈钢补强片的情况下实现超薄厚度以及高可靠性封装，解决现有的模组结构较厚以及成本较高的问题。

Description

识别装置与制作方法
技术领域
本发明涉及生物识别领域，尤其涉及生物特征识别装置的结构与制作方法。
背景技术
目前生物识别技术主要是通过光学、声学或者其他方式转换成电性信号的方式来实现，利用人体固有的生理特性（如指纹、脸象、虹膜等）和行为特征（如笔迹、声音、步态等）来进行个人身份的鉴定。
以现有的指纹识别模组为例，一般是采用盖板、芯片、柔性基板和不锈钢补强片的组合。由于芯片的制作方式是独立于盖板以及其他组件，所以该芯片的厚度不允许太薄，以确保高良率的制作工艺来生产。另外因为同时采用了柔性基板，所以在考虑到整体模组的结构强度以及后续可靠性因素，绝大多数的模组供应商都在柔性基板下方设置一片不锈钢补强片。如申请号201410353937.7的专利申请所示，其主要模组部件包括不锈钢补强片。
通过以上分析可知，目前的识别装置基本存在着厚度偏厚的问题，同时由于芯片的厚度不能再薄，所以较厚芯片制作通孔的成本也较高，导致整个模组价格偏高。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种识别装置，以及该识别装置的制作方法，能够实现识别模组中芯片更加减薄，在不增加不锈钢补强片的情况下实现超薄厚度以及高可靠性的识别模组封装，解决现有的模组结构较厚以及成本较高的问题。本发明采用的技术方案是：
一种识别装置，包括硅体芯片、盖板、柔性基板以及硅体芯片与柔性基板之间的结构性增强组件；
硅体芯片的第一表面与盖板粘结；硅体芯片的第二表面制作有布线层；
硅体芯片上设有第一通孔，第一通孔内设有导电金属，导电金属连接硅体芯片的第一表面焊盘和第二表面布线层；
硅体芯片第二表面的布线层设置焊点，柔性基板通过焊点连接第二表面布线层；
硅体芯片和柔性基板之间的夹层设置结构性增强组件，结构性增强组件上设有供焊点穿过的第二通孔；所述焊点的厚度大于结构性增强组件的厚度。
进一步地，硅体芯片的主要作用是生物特征识别。
进一步地，所述硅体芯片的第一表面与盖板2之间的夹层设置第一粘结层5。
更进一步地，第一粘结层的厚度为2～20μm。
进一步地，所述硅体芯片的第二表面与结构性增强组件之间的夹层设置第二粘结层。
更进一步地，第二粘结层的厚度为2～20μm。
进一步地，结构性增强组件的材料采用玻璃板或硅片。
一种识别装置的制作方法，包括以下步骤：
步骤S1，提供硅体芯片，硅体芯片的第一表面设有焊盘；在硅体芯片上制作第一通孔，然后在第一通孔内填充导电金属，导电金属连接硅体芯片第一表面的焊盘；
步骤S2，在硅体芯片的第二表面制作布线层，并在布线层上制作焊点；布线层通过连接导电金属连通硅体芯片第一表面的焊盘；
步骤S3，提供一玻璃板或硅片作为结构性增强组件，然后在结构性增强组件上制作用于供硅体芯片第二表面的焊点穿过的第二通孔；焊点的厚度大于结构性增强组件的厚度；
步骤S4，将硅体芯片的第二表面通过第二粘结层与结构性增强组件粘结；
步骤S5，将硅体芯片的第一表面通过第一粘结层与盖板粘结；
步骤S6，将柔性基板与硅体芯片第二表面布线层上焊点连接。
进一步地，步骤S1中，在制作第一通孔之前，硅体芯片通过临时键合工艺与一片载片键合在一起。
进一步地，步骤S4中，在结构性增强组件上还制作用于平衡应力分布的第二通孔；
步骤S6中，通过底填工艺将柔性基板与结构性增强组件之间的间隙填满。
本发明的优点在于：本发明采用硅体芯片与柔性基板中间的结构性增强组件，从而增加整个装置结构的强度，解决现有装置太厚的问题，同时本发明的工艺步骤可采用较薄的硅体芯片，减少硅体芯片中通孔深度，同时可以大幅提升整个装置的性价比和可靠性。
附图说明
图1为本发明的硅体芯片以及制作第一通孔示意图。
图2为本发明的硅体芯片第二表面制作布线层和焊点示意图。
图3为本发明的硅体芯片第二表面与结构性增强组件粘结示意图。
图4为本发明的硅体芯片第一表面与盖板粘结示意图。
图5为本发明的结构示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
一种生物特征识别装置的制作方法，包括以下步骤：
步骤S1，如图1所示，提供硅体芯片1，硅体芯片1的正反面分别是其第一表面和第二表面；硅体芯片1的第一表面设有焊盘103；在硅体芯片1上制作第一通孔101（TSV孔），然后在第一通孔101内填充导电金属102，导电金属102可以填满第一通孔101，也可以附着在第一通孔101孔壁；导电金属102连接硅体芯片第一表面的焊盘103；导电金属102优选采用铜；
可选地，在制作第一通孔101之前，硅体芯片1可以通过临时键合工艺与一片载片键合在一起，以此提升芯片的拿持能力，降低碎片风险；
步骤S2，如图2所示，在硅体芯片1的第二表面制作布线层104，并在布线层104上制作焊点105；布线层104通过连接导电金属102连通硅体芯片1第一表面的焊盘103；
步骤S3，提供一厚度为100～250μm的玻璃板作为结构性增强组件4，然后在结构性增强组件4上制作多个第二通孔；第二通孔的主要作用是当结构性增强组件4与硅体芯片1粘结时，供硅体芯片第二表面的焊点105穿过；焊点105的厚度大于结构性增强组件4的厚度；
制作第二通孔方法可以为等离子刻蚀、湿法腐蚀、机械钻孔、电火花或者喷砂；结构性增强组件上的第二通孔形状为圆柱形、锥柱体（一边小圆孔一边大圆孔）或者多边形柱体；
结构性增强组件4也可采用硅片；结构性增强组件4上还可制作多于焊点105数量的其它用途第二通孔，比如用于平衡应力分布的第二通孔；
以现有指纹识别模组发明专利和实际产品为例，绝大部分的指纹识别模组都包含不锈钢片这一装置，该装置贴合在柔性基板的下表面，主要作用是增强整个模组装置的强度，提升产品可靠性。
而由于不锈钢材料的热膨胀系数与芯片以及柔性基板都相差较大，故存在一定的可靠性不良隐患。
而本发明提供的玻璃结构性增强组件的热膨胀系数接近于硅体芯片，所以可以一定程度上提升产品可靠性。
步骤S4，如图3所示，将硅体芯片1的第二表面通过第二粘结层6与结构性增强组件4粘结；第二粘结层6典型厚度为10μm，可适用的厚度范围为2～20μm；
而本发明的结构性增强组件4采用了与硅体芯片热膨胀系数接近的材料（玻璃），所以可以直接嵌入在硅体芯片与柔性基板中间，这样因为取消了不锈钢片，所以减少了整个模组的厚度。
另外由于增加了结构性增强组件，可以容忍更薄的硅体芯片，因为在超薄芯片拆键合后仍然有本发明的结构性增强组件提供基体支撑，所以带来另一个有利效果是硅体芯片中的硅通孔的高度可以进一步减小，这样不管是制作难度、可靠性还是成本都会大幅优化。
步骤S5，如图4所示，将硅体芯片1的第一表面通过第一粘结层5与盖板2粘结；第一粘结层5由胶水形成，典型厚度为10μm，可适用的厚度范围为2～20μm；
步骤S6，如图5所示，通过加热实现柔性基板3与硅体芯片第二表面布线层上焊点105的连接；
具体来说是柔性基板3上的焊接点与硅体芯片第二表面的布线层上焊点105通过加热焊料实现焊接；
可选地，通过底填工艺将柔性基板3与结构性增强组件4之间的间隙填满，以提高识别装置的整体强度。

Claims (10)

1.一种识别装置，其特征在于，包括硅体芯片(1)、盖板(2)、柔性基板(3)以及硅体芯片(1)与柔性基板(3)之间的结构性增强组件(4)；
硅体芯片(1)的第一表面与盖板(2)粘结；硅体芯片(1)的第二表面制作有布线层(104)；
硅体芯片(1)上设有第一通孔(101)，第一通孔(101)内设有导电金属(102)，导电金属(102)连接硅体芯片的第一表面焊盘(103)和第二表面布线层(104)；
硅体芯片第二表面的布线层设置焊点(105)，柔性基板(3)通过焊点(105)连接第二表面布线层(104)；
硅体芯片(1)和柔性基板(3)之间的夹层设置结构性增强组件(4)，结构性增强组件(4)上设有供焊点(105)穿过的第二通孔；所述焊点(105)的厚度大于结构性增强组件(4)的厚度。
2.如权利要求1所述的识别装置，其特征在于，
硅体芯片(1)的主要作用是生物特征识别。
3.如权利要求1所述的识别装置，其特征在于，
所述硅体芯片(1)的第一表面与盖板(2)之间的夹层设置第一粘结层(5)。
4.如权利要求3所述的识别装置，其特征在于，
第一粘结层(5)的厚度为2～20μm。
5.如权利要求1所述的识别装置，其特征在于，
所述硅体芯片(1)的第二表面与结构性增强组件(4)之间的夹层设置第二粘结层(6)。
6.如权利要求5所述的识别装置，其特征在于，
第二粘结层(6)的厚度为2～20μm。
7.如权利要求1所述的识别装置，其特征在于，
结构性增强组件(4)的材料采用玻璃板或硅片。
8.一种识别装置的制作方法，其特征在于，包括以下步骤：
步骤S1，提供硅体芯片(1)，硅体芯片(1)的第一表面设有焊盘(103)；在硅体芯片(1)上制作第一通孔(101)，然后在第一通孔(101)内填充导电金属(102)，导电金属(102)连接硅体芯片第一表面的焊盘(103)；
步骤S2，在硅体芯片(1)的第二表面制作布线层(104)，并在布线层(104)上制作焊点(105)；布线层(104)通过连接导电金属(102)连通硅体芯片(1)第一表面的焊盘(103)；
步骤S3，提供一玻璃板或硅片作为结构性增强组件(4)，然后在结构性增强组件(4)上制作用于供硅体芯片第二表面的焊点(105)穿过的第二通孔；焊点(105)的厚度大于结构性增强组件(4)的厚度；
步骤S4，将硅体芯片(1)的第二表面通过第二粘结层(6)与结构性增强组件(4)粘结；
步骤S5，将硅体芯片(1)的第一表面通过第一粘结层(5)与盖板(2)粘结；
步骤S6，将柔性基板(3)与硅体芯片第二表面布线层上焊点(105)连接。
9.如权利要求8所述的识别装置的制作方法，其特征在于，
步骤S1中，在制作第一通孔(101)之前，硅体芯片(1)通过临时键合工艺与一片载片键合在一起。
10.如权利要求8所述的识别装置的制作方法，其特征在于，
步骤S4中，在结构性增强组件(4)上还制作用于平衡应力分布的第二通孔；
步骤S6中，通过底填工艺将柔性基板(3)与结构性增强组件(4)之间的间隙填满。
CN201710119867.2A 2017-03-01 2017-03-01 识别装置与制作方法 Active CN106783763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710119867.2A CN106783763B (zh) 2017-03-01 2017-03-01 识别装置与制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710119867.2A CN106783763B (zh) 2017-03-01 2017-03-01 识别装置与制作方法

Publications (2)

Publication Number Publication Date
CN106783763A true CN106783763A (zh) 2017-05-31
CN106783763B CN106783763B (zh) 2023-09-12

Family

ID=58958966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710119867.2A Active CN106783763B (zh) 2017-03-01 2017-03-01 识别装置与制作方法

Country Status (1)

Country Link
CN (1) CN106783763B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021189292A1 (zh) * 2020-03-25 2021-09-30 华为技术有限公司 一种芯片结构及芯片制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208547A (ja) * 1998-11-12 2000-07-28 Nec Corp 半導体装置におけるバンプ補強構造およびその形成方法
CN1450612A (zh) * 2003-04-30 2003-10-22 华中科技大学 在单面柔性基板背面形成凸点的方法
CN104201115A (zh) * 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 晶圆级指纹识别芯片封装结构及封装方法
CN206505910U (zh) * 2017-03-01 2017-09-19 无锡吉迈微电子有限公司 识别装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208547A (ja) * 1998-11-12 2000-07-28 Nec Corp 半導体装置におけるバンプ補強構造およびその形成方法
CN1450612A (zh) * 2003-04-30 2003-10-22 华中科技大学 在单面柔性基板背面形成凸点的方法
CN104201115A (zh) * 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 晶圆级指纹识别芯片封装结构及封装方法
CN206505910U (zh) * 2017-03-01 2017-09-19 无锡吉迈微电子有限公司 识别装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021189292A1 (zh) * 2020-03-25 2021-09-30 华为技术有限公司 一种芯片结构及芯片制备方法

Also Published As

Publication number Publication date
CN106783763B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
CN104681454B (zh) 用于新型指纹锁器件的封装工艺
JP2011199288A5 (zh)
EP1076360A3 (en) Process for mounting semiconductor device and mounting apparatus
SG142152A1 (en) Method of application of conductive cap-layer in flip-chip, cob, and micro metal bonding
SG146574A1 (en) Semiconductor device package having multi-chips with side-by-side configuration and the method of the same
EP2402992A3 (en) Electrical interconnect for an integrated circuit package and method of making same
CN206505910U (zh) 识别装置
CN106783763A (zh) 识别装置与制作方法
CN104779222B (zh) 生物识别模组结构与制作方法
CN101937881B (zh) 半导体封装结构及其封装方法
TW201320276A (zh) 封裝基板及其製法
US20100326977A1 (en) Electric heating plate of iron and the manufacturing method thereof
CN104681523B (zh) 指纹锁识别模组封装结构
CN108962843A (zh) 半导体ic内置基板及其制造方法
US20150049445A1 (en) Method for manufacturing electronic component embedding substrate and electronic component embedding substrate
TWI288970B (en) Method of making reinforced semiconductor package
CN207868224U (zh) 一种多杯的led cob显示屏模组
CN104134633A (zh) 大功率芯片柔性基板封装结构及封装工艺
CN205140976U (zh) 封装基板
TWI264051B (en) Substrate process for embedded component
CN209071312U (zh) 一种超薄pcb基板的封装结构
CN111739861A (zh) 系统级封装模组及其封装方法
JP2001015677A (ja) 半導体装置
TW516352B (en) Manufacturing method for printed circuit board
CN103871907B (zh) 一种超薄基板的制作工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180927

Address after: 361000 China (Fujian) free trade pilot area, Xiamen area, 99 South Lantau two, 1303 room 987

Applicant after: Xiamen Yun Tian Semiconductor Technology Co.,Ltd.

Address before: 214116 No. 45, joint East Industrial Park, 58 Jinghong Road, Xishan District, Wuxi, Jiangsu.

Applicant before: WUXI GMAX MICROELECTRONICS CO.,LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant