CN106771961A - 板卡测试方法及系统 - Google Patents

板卡测试方法及系统 Download PDF

Info

Publication number
CN106771961A
CN106771961A CN201611074009.2A CN201611074009A CN106771961A CN 106771961 A CN106771961 A CN 106771961A CN 201611074009 A CN201611074009 A CN 201611074009A CN 106771961 A CN106771961 A CN 106771961A
Authority
CN
China
Prior art keywords
item
tested
testing
board
tch test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611074009.2A
Other languages
English (en)
Inventor
裴飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Shiyuan Electronics Thecnology Co Ltd
Original Assignee
Guangzhou Shiyuan Electronics Thecnology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Shiyuan Electronics Thecnology Co Ltd filed Critical Guangzhou Shiyuan Electronics Thecnology Co Ltd
Priority to CN201611074009.2A priority Critical patent/CN106771961A/zh
Publication of CN106771961A publication Critical patent/CN106771961A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors

Abstract

一种板卡测试方法,包括将不能并行测试的待测试项分配至主测试通道,能够并行测试且不影响所述主测试通道测试的待测试项分配至一个或多个拓展测试通道;对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试。本发明所述板卡测试方法中,由于将所述板卡中的待测试项分配至不同的测试通道,再对各个测试通道中的待测试项同时进行测试,所以能够提高测试效率,从而节省测试设备的运行资源。本发明同时还公开了一种板卡测试系统。

Description

板卡测试方法及系统
技术领域
本发明涉及板卡测试技术领域,特别涉及一种板卡测试方法及系统。
背景技术
板卡是一种印制电路板,制作时带有插芯,可以插入计算机的主板的插槽中,用来控制硬件的运行,在其安装驱动程序后,即可实现相应的硬件功能。
为了确保板卡的良率,板卡生产厂商在将生产好的板卡发送给客户之前,都会对板卡进行测试。现有技术中板卡的测试方法主要为逐项串行测试的方法,即按硬件的顺序进行测试。另外,少数的测试设备可以将待测试项分为几个区域,同时对几个区域进行测试。
上述逐项串行测试方法虽然能够提高板卡的良率,但是测试效率相对较低,例如:在测试图像的时候,只能等待图像测试完成,才能去测试其它测试项,在等待的过程中,浪费电脑资源。此外,虽然少数的测试设备可以同时对几个区域进行测试,但是对每个区域进行测试时,其实质也是采用逐项串行测试的方法。
发明内容
基于此,本发明的目的是提供一种板卡测试方法及系统,以提高板卡的测试效率。
一种板卡测试方法,包括:
将不能并行测试的待测试项分配至主测试通道,能够并行测试且不影响所述主测试通道测试的待测试项分配至一个或多个拓展测试通道;
对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试。
相较现有技术,本发明所述板卡测试方法中,由于将所述板卡中的待测试项分配至不同的测试通道,再对各个测试通道中的待测试项同时进行测试,所以能够提高测试效率,从而节省测试设备的运行资源。
上述板卡测试方法中,将待测试项进行分配之前,所述板卡测试方法还包括:
将待测试项编辑成相应的脚本待测试项;
将所述脚本待测试项分配至所述主测试通道和所述拓展测试通道中。
上述板卡测试方法中,所述对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试的步骤具体包括:
判断所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试是否出现异常;
若是,则对其进行重新测试,并判断在预设的测试次数之后是否出现异常。
上述板卡测试方法中,所述判断在预设的测试次数之后是否出现异常的步骤具体包括:
当在预设的测试次数之后出现异常时,则将所述板卡置于另一测试架中进行测试,并判断此异常项是否仍出现异常。
上述板卡测试方法中,在对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试之前,所述板卡测试方法还包括:
对所述板卡进行初始化检测,并判断是否出现异常。
一种板卡测试系统,包括板卡和多个测试架,所述板卡置于所述测试架中,所述板卡测试系统还包括:
分配模块,用于将不能并行测试的待测试项分配至主测试通道,能够并行测试且不影响所述主测试通道测试的待测试项分配至一个或多个拓展测试通道;
测试模块,用于对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试。
上述板卡测试系统中,所述板卡测试系统还包括:
编辑模块,用于将待测试项编辑成相应的脚本待测试项,并将所述脚本待测试项传送给所述分配模块,所述分配模块将所述脚本待测试项分配至所述主测试通道和所述拓展测试通道中。
上述板卡测试系统中,所述板卡测试系统还包括:
判断模块,用于判断所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试是否出现异常;
重测模块,所述重测模块用于在所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试当中出现异常时,对出现异常的测试项进行重新测试;
第一判断子模块,用于判断在预设的测试次数之后所述异常的测试项是否出现异常。
上述板卡测试系统中,当所述出现异常的测试项在预设的测试次数之后仍出现异常时,则将所述板卡置于另一测试架中进行测试,所述判断模块判断所述出现异常的测试项是否仍出现异常。
上述板卡测试系统中,所述板卡测试系统还包括:
初始化检测模块,用于对所述板卡进行初始化检测;
第二判断子模块,用于判断所述初始化检测的检测结果是否出现异常。
附图说明
图1为本发明第一实施例中提供的板卡测试方法的流程图;
图2为本发明第一实施例中板卡中的待测试项进行分配之前的步骤的流程图;
图3为本发明第二实施例中提供的板卡测试方法的流程图;
图4为本发明第三实施例中提供的板卡测试方法的流程图;
图5为本发明第一、第二、第三实施例中的板卡测试系统的结构框图。
主要元件符号说明:
板卡 10 测试架 11
分配模块 12 测试模块 13
编辑模块 14 判断模块 15
第一判断子模块 151 第二判断子模块 152
重测模块 16 初始化检测模块 17
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1,为本发明第一实施例中提供的一种板卡测试方法,用于对置于一测试架中的板卡进行测试,所述板卡测试方法包括:
步骤S101,将不能并行测试的待测试项分配至主测试通道,能够并行测试且不影响所述主测试通道测试的待测试项分配至一个或多个拓展测试通道;
步骤S102,对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试。
具体的,在步骤S101中,不能并行测试的待测试项主要包括ATV模式,DTV模式和HDMI1/2状态等。由于在同一时间,ATV模式,DTV模式和HDMI1/2状态只能运行当中的一个,所以将他们分配至所述主测试通道中,且所述主测试通道中的测试项只能进行串行测试。对所述主测试通道中的待测试项进行测试时,同时测试图像和声音是否正常。
具体的,在步骤S101中,能够并行测试且不影响所述测试主通道的待测试项主要包括电压测试,下载烧录KEY,烧录MAC,测试USB接口,测试蓝牙、WIFI等。由于在同一时间,电压测试,下载烧录KEY,烧录MAC,测试USB接口,测试蓝牙、WIFI等可以同时运行当中的一个或多个,所以将他们分配至所述拓展测试通道中。
具体的,在步骤S102中,在对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试时,所述主测试通道和所述拓展测试通道的测试不分先后同时进行。
此外,由于测试过程中,与所述拓展测试通道中的待测试项进行测试时所需的时间进行对比,所述主测试通道中的待测试项进行测试时所需时间相对较长,所以,本实施例中所述拓展测试通道一般设置一个或两个就足够容纳能够同时进行测试且不影响所述主通道测试的待测试项,这样既可以简化程序,又可以节省时间,从而提高测试效率。在测试过程中,节省的测试时间即为所述拓展测试通道中的待测试项完成测试所需的测试时间。
请参阅图2,将待测试项进行分配之前,所述板卡测试方法还包括:
步骤S201,将待测试项编辑成相应的脚本待测试项;
步骤S202,将所述脚本待测试项分配至所述主测试通道和所述拓展测试通道中。
具体的,需将所述板卡中的待测试项程序化编辑成相应的脚本待测试项,才能进行测试,其中,编辑和分配的过程由测试产线上的技术员进行。
在对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试之前,所述板卡测试方法还包括:
对所述板卡进行初始化检测,并判断是否出现异常。
具体的,在进行初始化检测时,需运行测试程序来加载脚本,同时还应开启相应个数的线程来分别用于各个测试通道。所述初始化检测主要包括板卡的启动,开机图像检测,开机电压检测等待测试项。
请参阅图3,为本发明第二实施例中提供的一种板卡测试方法,所述板卡测试方法包括:
步骤S301,将不能并行测试的待测试项分配至主测试通道,能够并行测试且不影响所述主测试通道测试的待测试项分配至一个或多个拓展测试通道;
步骤S302,对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试;
步骤S303,判断所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试是否出现异常。
步骤S304,若是,则对其进行重新测试,并判断在预设的测试次数之后是否出现异常。
具体的,步骤S303中,若所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试都没有出现异常时,则确认整个测试过程正常,即所述板卡为良品。当出现异常测试项时,只需单独对异常测试项重新进行测试,而无需像串行测试过程中,对整个测试项逐一进行测试,这样可以节省测试时间,从而提高测试效率。
具体的,步骤S303中,若没有出现异常,则继续下一项测试,直至所述主测试通道中的待测试项和所述拓展测试通道中的待测试项都测试完,且都没有异常之后,上传测试结果。所述预设的测试次数可根据测试需要设定,本实施例中,一般设定为3-5次。若在预设的测试次数之后没有出现异常时,则进行下一项测试。
请参阅图4,为本发明第三实施例中提供的一种板卡测试方法,所述板卡测试方法包括:
步骤S401,将不能并行测试的待测试项分配至主测试通道,能够并行测试且不影响所述主测试通道测试的待测试项分配至一个或多个拓展测试通道;
步骤S402,对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试。
步骤S403,判断所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试是否出现异常。
步骤S404,若是,则对其进行重新测试,并判断在预设的测试次数之后是否出现异常。
步骤S405,若是,则将所述板卡置于另一测试架中进行测试,并判断此异常项是否仍出现异常。
具体的,步骤S405中,若没有出现异常,则继续下一项测试;若仍出现异常,则确认所述板卡为不良品。由于测试过程中,所述测试架有可能出现损坏,所以需将所述板卡置于另一测试架中进行测试,以免出现误判。
综上,本发明所述板卡测试方法中,由于将所述板卡中的待测试项分配至不同的测试通道,再对各个测试通道中的待测试项同时进行测试,所以能够提高测试效率,从而节省测试设备的运行资源。
请参阅图5,一种板卡测试系统,包括板卡10和多个测试架11,所述板卡10置于一个所述测试架11中,所述板卡测试系统还包括:
分配模块12,用于将不能并行测试的待测试项分配至主测试通道,能够并行测试且不影响所述主测试通道测试的待测试项分配至一个或多个拓展测试通道;
测试模块13,用于对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试。
上述板卡测试系统中,所述板卡测试系统还包括:
编辑模块14,用于将待测试项编辑成相应的脚本待测试项,并将所述脚本待测试项传送给所述分配模块12,所述分配模块12将所述脚本待测试项分配至所述主测试通道和所述拓展测试通道中。
上述板卡测试系统中,所述板卡测试系统还包括:
判断模块15,用于判断所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试是否出现异常;
重测模块16,用于在所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试当中出现异常时,对出现异常的测试项进行重新测试;
第一判断子模块151,用于判断在预设的测试次数之后所述异常的测试项是否出现异常。
上述板卡测试系统中,当所述出现异常的测试项在预设的测试次数之后仍出现异常时,则将所述板卡10置于另一测试架11中进行测试,所述判断模块15判断所述出现异常的测试项是否仍出现异常。
上述板卡测试系统中,所述板卡测试系统还包括:
初始化检测模块17,用于对所述板卡进行初始化检测;
第二判断子模块152,用于判断所述初始化检测的检测结果是否出现异常。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种板卡测试方法,其特征在于,包括:
将不能并行测试的待测试项分配至主测试通道,能够并行测试且不影响所述主测试通道测试的待测试项分配至一个或多个拓展测试通道;
对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试。
2.根据权利要求1所述的板卡测试方法,其特征在于,将待测试项进行分配之前,所述板卡测试方法还包括:
将待测试项编辑成相应的脚本待测试项;
将所述脚本待测试项分配至所述主测试通道和所述拓展测试通道中。
3.根据权利要求1所述的板卡测试方法,其特征在于,所述对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试的步骤具体包括:
判断所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试是否出现异常;
若是,则对其进行重新测试,并判断在预设的测试次数之后是否出现异常。
4.根据权利要求3所述的板卡测试方法,其特征在于,所述判断在预设的测试次数之后是否出现异常的步骤具体包括:
当在预设的测试次数之后出现异常时,则将所述板卡置于另一测试架中进行测试,并判断此异常项是否仍出现异常。
5.根据权利要求1所述的板卡测试方法,其特征在于,在对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试之前,所述板卡测试方法还包括:
对所述板卡进行初始化检测,并判断是否出现异常。
6.一种板卡测试系统,包括板卡和多个测试架,所述板卡置于一个所述测试架中,其特征在于,所述板卡测试系统还包括:
分配模块,用于将不能并行测试的待测试项分配至主测试通道,能够并行测试且不影响所述主测试通道测试的待测试项分配至一个或多个拓展测试通道;
测试模块,用于对所述主测试通道中的待测试项和所述拓展测试通道中的待测试项同时进行测试。
7.根据权利要求6所述的板卡测试系统,其特征在于,所述板卡测试系统还包括:
编辑模块,用于将待测试项编辑成相应的脚本待测试项,并将所述脚本待测试项传送给所述分配模块,所述分配模块将所述脚本待测试项分配至所述主测试通道和所述拓展测试通道中。
8.根据权利要求6所述的板卡测试系统,其特征在于,所述板卡测试系统还包括:
判断模块,用于判断所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试是否出现异常;
重测模块,所述重测模块用于在所述主测试通道中的待测试项和所述拓展测试通道中的待测试项的测试当中出现异常时,对出现异常的测试项进行重新测试;
第一判断子模块,用于判断在预设的测试次数之后所述异常的测试项是否出现异常。
9.根据权利要求8所述的板卡测试系统,其特征在于,当所述出现异常的测试项在预设的测试次数之后仍出现异常时,则将所述板卡置于另一测试架中进行测试,所述判断模块判断所述出现异常的测试项是否仍出现异常。
10.根据权利要求6所述的板卡测试系统,其特征在于,所述板卡测试系统还包括:
初始化检测模块,用于对所述板卡进行初始化检测;
第二判断子模块,用于判断所述初始化检测的检测结果是否出现异常。
CN201611074009.2A 2016-11-29 2016-11-29 板卡测试方法及系统 Pending CN106771961A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611074009.2A CN106771961A (zh) 2016-11-29 2016-11-29 板卡测试方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611074009.2A CN106771961A (zh) 2016-11-29 2016-11-29 板卡测试方法及系统

Publications (1)

Publication Number Publication Date
CN106771961A true CN106771961A (zh) 2017-05-31

Family

ID=58898609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611074009.2A Pending CN106771961A (zh) 2016-11-29 2016-11-29 板卡测试方法及系统

Country Status (1)

Country Link
CN (1) CN106771961A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108490337A (zh) * 2018-03-14 2018-09-04 广州视源电子科技股份有限公司 板卡测试方法、系统、可读存储介质及计算机设备
CN109765478A (zh) * 2019-01-16 2019-05-17 浙江众合科技股份有限公司 一种可交互式单板测试系统
CN112636994A (zh) * 2019-10-09 2021-04-09 中兴通讯股份有限公司 设备测试方法、系统、网络设备和可读存储介质
CN117538736A (zh) * 2024-01-09 2024-02-09 杭州芯云半导体技术有限公司 一种射频芯片的测试方法及系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589524B (en) * 2002-10-08 2004-06-01 Inventec Corp Multi-thread automatic testing method
CN101126790A (zh) * 2006-08-18 2008-02-20 上海电缆研究所 一种测试通道共同与分立标定方法
CN101414934A (zh) * 2007-10-16 2009-04-22 中兴通讯股份有限公司 硬件模块测试方法
CN101452010A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 用于芯片测试的探针卡及其测试方法
CN101686480A (zh) * 2008-09-26 2010-03-31 大唐移动通信设备有限公司 一种并行测试的方法及系统
CN104133172A (zh) * 2014-08-08 2014-11-05 上海华力微电子有限公司 一种提高同测数的新型测试开发方法
CN104166610A (zh) * 2014-07-24 2014-11-26 深圳天珑无线科技有限公司 一种移动终端的检测方法及检测系统
CN105759785A (zh) * 2016-02-16 2016-07-13 珠海格力电器股份有限公司 测试设备的控制方法和装置
CN106872811A (zh) * 2015-12-10 2017-06-20 中国船舶工业系统工程研究院 一种基于信号特征的测试通道分配方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589524B (en) * 2002-10-08 2004-06-01 Inventec Corp Multi-thread automatic testing method
CN101126790A (zh) * 2006-08-18 2008-02-20 上海电缆研究所 一种测试通道共同与分立标定方法
CN101414934A (zh) * 2007-10-16 2009-04-22 中兴通讯股份有限公司 硬件模块测试方法
CN101452010A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 用于芯片测试的探针卡及其测试方法
CN101686480A (zh) * 2008-09-26 2010-03-31 大唐移动通信设备有限公司 一种并行测试的方法及系统
CN104166610A (zh) * 2014-07-24 2014-11-26 深圳天珑无线科技有限公司 一种移动终端的检测方法及检测系统
CN104133172A (zh) * 2014-08-08 2014-11-05 上海华力微电子有限公司 一种提高同测数的新型测试开发方法
CN106872811A (zh) * 2015-12-10 2017-06-20 中国船舶工业系统工程研究院 一种基于信号特征的测试通道分配方法
CN105759785A (zh) * 2016-02-16 2016-07-13 珠海格力电器股份有限公司 测试设备的控制方法和装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108490337A (zh) * 2018-03-14 2018-09-04 广州视源电子科技股份有限公司 板卡测试方法、系统、可读存储介质及计算机设备
CN109765478A (zh) * 2019-01-16 2019-05-17 浙江众合科技股份有限公司 一种可交互式单板测试系统
CN112636994A (zh) * 2019-10-09 2021-04-09 中兴通讯股份有限公司 设备测试方法、系统、网络设备和可读存储介质
WO2021068686A1 (zh) * 2019-10-09 2021-04-15 中兴通讯股份有限公司 设备测试方法、系统、网络设备和可读存储介质
CN117538736A (zh) * 2024-01-09 2024-02-09 杭州芯云半导体技术有限公司 一种射频芯片的测试方法及系统

Similar Documents

Publication Publication Date Title
CN106771961A (zh) 板卡测试方法及系统
KR101699840B1 (ko) 상호 접속부에 대한 고장 테스트
US9470759B2 (en) Test instrument having a configurable interface
KR20170049357A (ko) 칩 테스트 시간 최소화 방법 및 그 장치
KR100891328B1 (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
CN110021334B (zh) 一种晶圆测试方法
US8839063B2 (en) Circuits and methods for dynamic allocation of scan test resources
CN116774018B (zh) 一种芯片测试方法、装置及电子设备
US20080278186A1 (en) Pipeline test apparatus and method
US5548525A (en) Method and apparatus for pin assignment in automatic circuit testers
US8583973B1 (en) Stored-pattern logic self-testing with serial communication
CN101165502B (zh) 测试仪同测方法
KR101164116B1 (ko) 번인 테스터용 테스트보드
TW201310181A (zh) 多工測試程序管理方法與系統
US9551747B2 (en) Inserting bypass structures at tap points to reduce latch dependency during scan testing
US7921344B2 (en) Multi-stage data processor with signal repeater
DE102009010886A1 (de) Erkennung der Verzögerungszeit in einem eingebauten Speicherselbsttest unter Anwendung eines Ping-Signals
KR102152090B1 (ko) 시스템 온 칩(SoC) 테스트 시스템 및 그의 테스트 방법
EP3336564B1 (en) Integrated circuit on chip instrument controller
US9880195B2 (en) Test systems and methods of testing devices
KR102388044B1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
KR102467416B1 (ko) 이종의 피검사 디바이스를 테스트하는 테스트 시스템
US9557383B2 (en) Partitioned scan chain diagnostics using multiple bypass structures and injection points
JP2011141140A (ja) Lsi試験装置および試験方法
Alves et al. Dynamic test set selection using implication-based on-chip diagnosis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication