CN106711103A - 一种半导体晶圆电镀用导电片及接电点密封结构 - Google Patents
一种半导体晶圆电镀用导电片及接电点密封结构 Download PDFInfo
- Publication number
- CN106711103A CN106711103A CN201610991073.0A CN201610991073A CN106711103A CN 106711103 A CN106711103 A CN 106711103A CN 201610991073 A CN201610991073 A CN 201610991073A CN 106711103 A CN106711103 A CN 106711103A
- Authority
- CN
- China
- Prior art keywords
- semiconductor crystal
- crystal wafer
- point
- electricity
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 206
- 238000007789 sealing Methods 0.000 title claims abstract description 29
- 238000009713 electroplating Methods 0.000 title claims abstract description 15
- 239000011810 insulating material Substances 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims description 157
- 238000007747 plating Methods 0.000 claims description 83
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 33
- 239000011324 bead Substances 0.000 claims description 17
- 238000005260 corrosion Methods 0.000 claims description 11
- 230000007797 corrosion Effects 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000012774 insulation material Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 158
- 238000000576 coating method Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 241001562042 Physa Species 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000639 Spring steel Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000002385 metal-ion deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Electroplating Methods And Accessories (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
Abstract
本发明公开了一种半导体晶圆电镀用导电片及接电点密封结构，所述导电片包括导电层、内侧覆盖膜及外侧覆盖膜，所述导电层为导电材料，所述内侧覆盖膜、外侧覆盖膜为绝缘材料并且分别设置在导电层的内、外侧，所述导电层上设有接电点并且接电点穿过外侧覆盖膜伸至外侧覆盖膜的外侧，接电点的高度大于外侧覆盖膜的厚度，所述半导体晶圆电镀用导电片上还设置有外部导电连接点。本发明提供的半导体晶圆电镀用导电片，其结构合理，有效提高了晶圆电镀的均匀性；且设计了巧妙的接电点密封结构，解决了接电点被腐蚀的问题，提高了晶圆的利用率。
Description
技术领域
本发明涉及晶圆表面电化学加工技术领域，尤其涉及一种半导体晶圆电镀用导电片。
背景技术
晶圆是硅半导体集成电路制作所用的硅晶片，也称半导体晶圆。半导体集成电路在生产过程中通常需要电镀处理，使其表面形成多种金属层。
晶圆电镀是将晶圆置于电镀液中，将电压负极施加到晶圆上预先制作好的薄金属层（种子层）上，将电压正极施加到可溶解或不可溶解的阳极上，通过电场作用使得镀液中的金属离子沉积到晶圆表面。在这个过程中，通常需要特制的晶圆电镀夹具用于固定晶圆，以保证晶圆电导通。
现有的半导体晶圆夹具一般采用弹簧压针或压片形成导电层，这种形式的导电层存在以下不足：
（1）导电层上设置的接触点较少，一般1-4个，考虑夹持操作的繁琐性，其无法设置多个接触点；较少的接触点必然影响电流密度过于集中，晶圆靠近接触点处电流密度远大于其他区域，电流密度的不均匀，导致晶圆电镀均匀性降低，影响晶圆电镀质量；
（2）半导体晶圆夹具中的导电层一般选用具有一定弹性的弹簧钢、铍青铜等金属，这些金属极易被电镀液腐蚀而导致铁、铜等金属离子污染电镀液；即便采用挂具胶或其他绝缘涂层进行保护，但接触点处不能保证不暴露在电解液中，无法避免被腐蚀。
（3）现有半导体晶圆夹具上放入金属导电层一般采用O性圈密封，以隔离电镀液，这种密封结构占据较大空间，一定程度上影响半导体晶圆的利用率；尤其是对尺寸较小的化合物半导体晶圆（例如砷化镓、氮化镓、磷化铟等晶圆直径目前还在6寸以下），密封结构的占用面积占整个晶圆的比例尤其显著。
发明内容
本发明的目的是针对上述技术问题，提供一种半导体晶圆电镀用导电片，其结构合理，有效提高了晶圆电镀的均匀性；且设计了巧妙的接电点密封结构，解决了接电点被腐蚀的问题，提高了晶圆的利用率。
本发明的技术方案：
为解决上述技术问题，本发明提供了一种半导体晶圆电镀用导电片，其包括导电层、内侧覆盖膜及外侧覆盖膜，所述导电层为导电材料，所述内侧覆盖膜、外侧覆盖膜为绝缘材料并且分别设置在导电层的内、外侧，所述导电层上设有接电点并且接电点穿过外侧覆盖膜伸至外侧覆盖膜的外侧，接电点的高度大于外侧覆盖膜的厚度，所述半导体晶圆电镀用导电片上还设置有外部导电连接点。
进一步地，包括圆环形主体和与圆环形主体连为一体的连接条，所述接电点均布在圆环形主体上，所述外部导电连接点设置在连接条上。
进一步地，所述外部导电连接点上连接有导线。
进一步地，所述接电点的材料为不被镀液腐蚀的金属。
进一步地，所述半导体晶圆电镀用导电片夹在半导体晶圆电镀夹具的夹具后板与夹具前板之间，其内侧与设置在夹具前板上的缓冲垫紧贴，其外侧的接电点与待电镀的半导体晶圆紧贴。
进一步地，所述半导体晶圆电镀用导电片与半导体晶圆之间设有接电点密封结构，接电点密封结构包括半导体晶圆、半导体晶圆电镀用导电片及两者之间的外部接触点、内部接触点。
进一步地，所述半导体晶圆包括有半导体晶圆基底和设在半导体晶圆基底上的半导体晶圆内部光刻胶，并且半导体晶圆内部光刻胶设置在接电点的内切圆之内；所述外部接触点由半导体晶圆电镀用导电片的接电点与半导体晶圆基底紧贴，半导体晶圆电镀用导电片与半导体晶圆基底的边缘相接触而形成；所述内部接触点由半导体晶圆电镀用导电片与半导体晶圆内部光刻胶相接触而形成。
进一步地，所述半导体晶圆包括半导体晶圆基底和设在半导体晶圆基底上的半导体晶圆内部光刻胶、半导体晶圆边缘光刻胶，所述半导体晶圆内部光刻胶设置在接电点的内切圆之内，所述半导体晶圆边缘光刻胶设置在接电点的外切圆之外，所述半导体晶圆电镀用导电片的接电点与半导体晶圆基底紧贴；所述外部接触点由半导体晶圆电镀用导电片与半导体晶圆边缘光刻胶相接触而形成，所述内部接触点由半导体晶圆电镀用导电片与半导体晶圆内部光刻胶相接触而成。
一种接电点密封结构，其特征在于，包括半导体晶圆、半导体晶圆电镀用导电片及两者之间的外部接触点、内部接触点；所述半导体晶圆包括有半导体晶圆基底和设在半导体晶圆基底上的半导体晶圆内部光刻胶，并且半导体晶圆内部光刻胶设置在接电点的内切圆之内；所述半导体晶圆电镀用导电片包括导电层、内侧覆盖膜及外侧覆盖膜，所述导电层为导电材料，所述内侧覆盖膜、外侧覆盖膜为绝缘材料并且分别设置在导电层的内、外侧，所述导电层上设有接电点并且接电点穿过外侧覆盖膜伸至外侧覆盖膜的外侧，接电点的高度大于外侧覆盖膜的厚度，接电点与半导体晶圆基底紧贴；所述外部接触点由半导体晶圆电镀用导电片与半导体晶圆基底的边缘相接触而形成；所述内部接触点由半导体晶圆电镀用导电片与半导体晶圆内部光刻胶相接触而形成。
另一种接电点密封结构，其特征在于，包括半导体晶圆、半导体晶圆电镀用导电片及两者之间的外部接触点、内部接触点；所述半导体晶圆包括半导体晶圆基底和设在半导体晶圆基底上的半导体晶圆内部光刻胶、半导体晶圆边缘光刻胶，所述半导体晶圆内部光刻胶设置在接电点的内切圆之内，所述半导体晶圆边缘光刻胶设置在接电点的外切圆之外；所述半导体晶圆电镀用导电片包括导电层、内侧覆盖膜及外侧覆盖膜，所述导电层为导电材料，所述内侧覆盖膜、外侧覆盖膜为绝缘材料并且分别设置在导电层的内、外侧，所述导电层上设有接电点并且接电点穿过外侧覆盖膜伸至外侧覆盖膜的外侧，接电点的高度大于外侧覆盖膜的厚度，接电点与半导体晶圆基底紧贴；所述外部接触点由半导体晶圆电镀用导电片与半导体晶圆边缘光刻胶相接触而形成；所述内部接触点由半导体晶圆电镀用导电片与半导体晶圆内部光刻胶相接触而成。
本发明有益效果：
本发明提供的一种半导体晶圆电镀夹具，具有以下有益的技术效果：
（1）其结构巧妙，设计了半导体晶圆电镀用导电片结构，合理布局接电点，保证了半导体晶圆与接电点的良好接触，提高了晶圆电镀的均匀性；
（2）充分利用缓冲垫及半导体晶圆电镀用导电片的塑性变形，形成了巧妙的接电点密封结构，解决了接电点被腐蚀的问题；
（3）摒弃了传统的密封圈的密封结构，合理密封接电点，减少了密封结构的占用面积，提高了晶圆的利用率。
附图说明
通过结合以下附图所作的详细描述，本发明的上述优点将变得更清楚和更容易理解，这些附图只是示意性的，并不限制本发明，其中：
图1是本发明的结构示意图；
图2是图1的局部剖视图；
图3是本发明在半导体晶圆电镀夹具中的安装示意图；
图4是图3的剖视图；
图5是图4的局部放大图；
图6是本发明与外部连接结构的连接示意图；
图7是本发明之接电点密封结构的第一个实施例；
图8是本发明之接电点密封结构的第二个实施例。
附图中，各标号所代表的部件如下：
1.夹具后板；2.外部连接结构；2a.导线过孔；3.紧固螺钉；4.半导体晶圆；4a.半导体晶圆基座；4b.半导体晶圆内部光刻胶；4c.半导体晶圆边缘光刻胶；5.压紧垫块；6.半导体晶圆电镀用导电片；6a.接电点；6b.内侧覆盖膜；6c.外部导电连接点；6d.导线；6e.导电层；6f.外侧覆盖膜；6g.外部接触点；6h.内部接触点；6j.圆环形主体；6k.连接条；7.夹具前板；8.缓冲垫；9.半导体晶圆边缘无光刻胶区域。
具体实施方式
下面结合具体实施例和附图对本发明一种半导体晶圆电镀用导电片进行详细说明。
在此记载的实施例为本发明的特定的具体实施方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案。
本说明书的附图为示意图，辅助说明本发明的构思，示意性地表示各部分的形状及其相互关系。请注意，为了便于清楚地表现出本发明实施例的各部件的结构，各附图之间并未按照相同的比例绘制。相同的参考标记用于表示相同的部分。
图1至图8是本发明所述的一种半导体晶圆电镀用导电片的相关示意图。
图1是本发明的结构示意图，图2是图1的局部剖视图，半导体晶圆电镀用导电片6包括导电层6e、内侧覆盖膜6b及外侧覆盖膜6f，所述导电层6e为导电材料，所述内侧覆盖膜6b、外侧覆盖膜6f为绝缘材料并且分别设置在导电层6e的内、外侧，所述导电层6e上设有接电点6a并且接电点6a穿过外侧覆盖膜6f伸至外侧覆盖膜6f的外侧，接电点6a的高度大于外侧覆盖膜6f的厚度。
半导体晶圆电镀用导电片6包括圆环形主体6j和与圆环形主体6j连为一体的连接条6k，所述接电点6a设置在与圆环形主体6j的同心圆上，所述外部导电连接点6c设置在连接条6k上；外部导电连接点6c上连接有导线6d，外部导电连接点6c通过导线6d将导电层6e与外部连接结构2电连接，并由紧固螺钉3固定。
本发明中，所述接电点6a的材料为不被镀液腐蚀的金属，接电点6a可以使用钛、金、铂等材料生产，其一般采用电镀、化学镀等材料生长的方式制作。这样可以有效避免电镀液对接电点6a的腐蚀，保证良好的导电性。
接电点6a均布在圆环形主体6j上，接电点6a设置在圆环形主体6j上有一圈，即所述圆环形主体6j上设有一圈接电点6a；接电点6a的截面形状为圆形或分段圆环形；接电点6a的数量与固定的半导体晶圆4的尺寸配合设置；
在图1所述的实施例中，接电点6a的截面形状为圆形，接电点6a的数量为24个，这样，可以保证半导体晶圆电镀用导电片6上的接电点6a与半导体晶圆4充分接触，保障半导体晶圆电镀的均匀性。
图3是本发明在半导体晶圆电镀夹具中的安装示意图，半导体晶圆电镀用导电片设置在夹具后板1与夹具前板7之间；半导体晶圆电镀用导电片6一侧与设置在夹具前板7上的缓冲垫8紧贴，其另一侧与待电镀的半导体晶圆4紧贴。图4是图3的剖视图，图5是图4的局部放大图。
图3所示的半导体晶圆电镀夹具包括外部连接结构2、主体结构和锁紧结构；所述外部连接结构2由紧固螺钉3固定在主体结构上；所述主体结构包括夹具后板1、夹具前板7、半导体晶圆电镀用导电片6和缓冲垫8，所述夹具后板1上设有放置半导体晶圆4用的晶圆放置孔，所述夹具前板7上设有与晶圆放置孔相对应的通孔，所述夹具前板7上对应晶圆放置孔的位置还设有放置缓冲垫8用的缓冲垫凹槽；所述缓冲垫8设置在缓冲垫凹槽中，所述半导体晶圆电镀用导电片6夹在夹具前板1与夹具后板7之间；所述锁紧机构包括压紧垫块、转轴、旋钮、连杆及锁母，所述压紧垫块5设置在晶圆放置孔中、用于将半导体晶圆4压在半导体晶圆电镀用导电片6上，所述连杆的一端由转轴、锁母转动连接在夹具后板1上，连杆的另一端上设置有将压紧垫块5限定在晶圆放置孔中并使压紧垫块5压住半导体晶圆用的旋钮。
图6是本发明之半导体晶圆电镀用导电片与外部连接结构的示意图，半导体晶圆电镀用导电片6上的导线6d一端连接在外部导电连接点6c上，其另一端穿过外部连接结构2上的导线过孔2a，由紧固螺钉3固定在外部连接结构2上。外部导电连接点6c与导线6d连接后，其表面要涂抹耐腐蚀的绝缘材料。
在本申请中，导线6d为包耐腐蚀绝缘层的导线，耐腐蚀绝缘层可以是特氟龙等材料制作的管，也可以是挂具漆等材料制作的涂层。
外部连接结构2为导电的耐电镀液腐蚀金属材料，可以使用钛；外部连接结构2的表面还可以增加贵金属涂层提高导电性和耐腐蚀性，该贵金属涂层可以为铂、金等外部结构为导电的耐电镀液腐蚀金属材料，例如钛等。
为了解决接电点被电镀液腐蚀的问题，本发明设计了新的密封结构，其方案如下：
所述半导体晶圆电镀用导电片6与半导体晶圆4之间设有接电点密封结构，接电点密封结构包括半导体晶圆4、半导体晶圆电镀用导电片6及两者之间的外部接触点6g、内部接触点6h。
如图7是接电点密封结构的第一个实施例，所述半导体晶圆4包括有半导体晶圆基底4a和设在半导体晶圆基底4a上的半导体晶圆内部光刻胶4b，并且半导体晶圆内部光刻胶4b设置在接电点6a的内切圆之内；所述外部接触点6g由半导体晶圆电镀用导电片6的接电点6a与半导体晶圆基底4a紧贴，半导体晶圆电镀用导电片6与半导体晶圆基底4a的边缘相接触而形成；所述内部接触点6h由半导体晶圆电镀用导电片6与半导体晶圆内部光刻胶4b相接触而形成。
接电点6a高于覆盖膜的高度h1大于内部光刻胶4b的厚度h2，h1、h2的差值不宜过大，其应在缓冲垫8及半导体晶圆电镀用导电片6允许的变形范围内；内部接触点6h的宽度t1应大于半导体晶圆4与半导体晶圆电镀用导电片6的同心误差，但也不宜过大，所述内部接触点6h的宽度范围为0.1-0.5mm。
如图7所示，外部接触点6g、内部接触点6h及晶圆基座4a形成的密闭空间，有效保护接电点6a免受电镀液的腐蚀；接电点6a的直径为0.3-1mm，接电点6a的直径小于半导体晶圆边缘无光刻胶区域9的宽度0.1-1mm。
图8是接电点密封结构的第二个实施例，所述半导体晶圆4包括半导体晶圆基底4a和设在半导体晶圆基底4a上的半导体晶圆内部光刻胶4b、半导体晶圆边缘光刻胶4c，所述半导体晶圆内部光刻胶4b设置在接电点6a的内切圆之内，所述半导体晶圆边缘光刻胶4c设置在接电点6a的外切圆之外，所述半导体晶圆电镀用导电片6的接电点6a与半导体晶圆基底4a紧贴；所述外部接触点6g由半导体晶圆电镀用导电片6与半导体晶圆边缘光刻胶4c相接触而形成，所述内部接触点6h由半导体晶圆电镀用导电片6与半导体晶圆内部光刻胶4b相接触而成。
所述边缘光刻胶4c设置在接电点6a外切圆之外，边缘光刻胶4c呈圆环形，其宽度t3约为0.1～0.5mm，以提高边缘密封效果。
在本实施例中，接电点6a所占用半导体晶圆4的宽度t4应小于半导体晶圆边缘无光刻胶区域宽度t2，且t2、t4的差值应大于半导体晶圆4与半导体晶圆电镀用导电片6同心误差，但不宜过大，t2、t4的差值一般为0.1～1mm。
采用以上密封方式，接电点6a的密封结构的宽度t=t1+（t2-t4）+t4+t3，其可控制在0.6～3mm，这样可以有效减小占用面积，提高半导体晶圆的利用率。
本发明提供的半导体晶圆电镀用导电片，其结构合理，有效提高了晶圆电镀的均匀性；且设计了巧妙的接电点密封结构，解决了接电点被腐蚀的问题，提高了晶圆的利用率。
本发明不局限于上述实施方式，任何人在本发明的启示下都可得出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是具有与本申请相同或相近似的技术方案，均落在本发明的保护范围之内。
Claims (10)
1.一种半导体晶圆电镀用导电片，其特征在于，包括导电层（6e）、内侧覆盖膜（6b）及外侧覆盖膜（6f），所述导电层（6e）为导电材料，所述内侧覆盖膜（6b）、外侧覆盖膜（6f）为绝缘材料并且分别设置在导电层（6e）的内、外侧，所述导电层（6e）上设有接电点（6a）并且接电点（6a）穿过外侧覆盖膜（6f）伸至外侧覆盖膜（6f）的外侧，接电点（6a）的高度大于外侧覆盖膜（6f）的厚度，所述半导体晶圆电镀用导电片（6）上还设置有外部导电连接点（6c）。
2.根据权利要求1所述半导体晶圆电镀用导电片，其特征在于，包括圆环形主体（6j）和与圆环形主体（6j）连为一体的连接条（6k），所述接电点（6a）均布在圆环形主体（6j）上，所述外部导电连接点（6c）设置在连接条（6k）上。
3.根据权利要求2所述半导体晶圆电镀用导电片，其特征在于，所述外部导电连接点（6c）上连接有导线（6d）。
4.根据权利要求1所述半导体晶圆电镀用导电片，其特征在于，所述接电点（6a）的材料为不被镀液腐蚀的金属。
5.根据权利要求1所述半导体晶圆电镀用导电片，其特征在于，半导体晶圆电镀用导电片夹在半导体晶圆电镀夹具的夹具后板（1）与夹具前板（7）之间，其内侧与设置在夹具前板（7）上的缓冲垫（8）紧贴，其外侧的接电点（6a）与待电镀的半导体晶圆（4）紧贴。
6.根据权利要求5所述半导体晶圆电镀用导电片，其特征在于，半导体晶圆电镀用导电片（6）与半导体晶圆（4）之间设有接电点密封结构，接电点密封结构包括半导体晶圆（4）、半导体晶圆电镀用导电片（6）及两者之间的外部接触点（6g）、内部接触点（6h）。
7.根据权利要求6所述半导体晶圆电镀用导电片，其特征在于，所述半导体晶圆（4）包括有半导体晶圆基底（4a）和设在半导体晶圆基底（4a）上的半导体晶圆内部光刻胶（4b），并且半导体晶圆内部光刻胶（4b）设置在接电点（6a）的内切圆之内；所述半导体晶圆电镀用导电片（6）的接电点（6a）与半导体晶圆基底（4a）紧贴，所述外部接触点（6g）由半导体晶圆电镀用导电片（6）与半导体晶圆基底（4a）的边缘相接触而形成；所述内部接触点（6h）由半导体晶圆电镀用导电片（6）与半导体晶圆内部光刻胶（4b）相接触而形成。
8.根据权利要求6所述半导体晶圆电镀用导电片，其特征在于，所述半导体晶圆（4）包括半导体晶圆基底（4a）和设在半导体晶圆基底（4a）上的半导体晶圆内部光刻胶（4b）、半导体晶圆边缘光刻胶（4c），所述半导体晶圆内部光刻胶（4b）设置在接电点（6a）的内切圆之内，所述半导体晶圆边缘光刻胶（4c）设置在接电点（6a）的外切圆之外，所述半导体晶圆电镀用导电片（6）的接电点（6a）与半导体晶圆基底（4a）紧贴；所述外部接触点（6g）由半导体晶圆电镀用导电片（6）与半导体晶圆边缘光刻胶（4c）相接触而形成，所述内部接触点（6h）由半导体晶圆电镀用导电片（6）与半导体晶圆内部光刻胶（4b）相接触而成。
9.一种接电点密封结构，其特征在于，包括半导体晶圆（4）、半导体晶圆电镀用导电片（6）及两者之间的外部接触点（6g）、内部接触点（6h）；
所述半导体晶圆（4）包括有半导体晶圆基底（4a）和设在半导体晶圆基底（4a）上的半导体晶圆内部光刻胶（4b），并且半导体晶圆内部光刻胶（4b）设置在接电点（6a）的内切圆之内；
所述半导体晶圆电镀用导电片（6）包括导电层（6e）、内侧覆盖膜（6b）及外侧覆盖膜（6f），所述导电层（6e）为导电材料，所述内侧覆盖膜（6b）、外侧覆盖膜（6f）为绝缘材料并且分别设置在导电层（6e）的内、外侧，所述导电层（6e）上设有接电点（6a）并且接电点（6a）穿过外侧覆盖膜（6f）伸至外侧覆盖膜（6f）的外侧，接电点（6a）的高度大于外侧覆盖膜（6f）的厚度，接电点（6a）与半导体晶圆基底（4a）紧贴；
所述外部接触点（6g）由半导体晶圆电镀用导电片（6）与半导体晶圆基底（4a）的边缘相接触而形成；
所述内部接触点（6h）由半导体晶圆电镀用导电片（6）与半导体晶圆内部光刻胶（4b）相接触而形成。
10.一种接电点密封结构，其特征在于，包括半导体晶圆（4）、半导体晶圆电镀用导电片（6）及两者之间的外部接触点（6g）、内部接触点（6h）；
所述半导体晶圆（4）包括半导体晶圆基底（4a）和设在半导体晶圆基底（4a）上的半导体晶圆内部光刻胶（4b）、半导体晶圆边缘光刻胶（4c），所述半导体晶圆内部光刻胶（4b）设置在接电点（6a）的内切圆之内，所述半导体晶圆边缘光刻胶（4c）设置在接电点（6a）的外切圆之外；
所述半导体晶圆电镀用导电片（6）包括导电层（6e）、内侧覆盖膜（6b）及外侧覆盖膜（6f），所述导电层（6e）为导电材料，所述内侧覆盖膜（6b）、外侧覆盖膜（6f）为绝缘材料并且分别设置在导电层（6e）的内、外侧，所述导电层（6e）上设有接电点（6a）并且接电点（6a）穿过外侧覆盖膜（6f）伸至外侧覆盖膜（6f）的外侧，接电点（6a）的高度大于外侧覆盖膜（6f）的厚度，接电点（6a）与半导体晶圆基底（4a）紧贴；
所述外部接触点（6g）由半导体晶圆电镀用导电片（6）与半导体晶圆边缘光刻胶（4c）相接触而形成；
所述内部接触点（6h）由半导体晶圆电镀用导电片（6）与半导体晶圆内部光刻胶（4b）相接触而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610991073.0A CN106711103B (zh) | 2016-11-11 | 2016-11-11 | 一种半导体晶圆电镀用导电片及接电点密封结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610991073.0A CN106711103B (zh) | 2016-11-11 | 2016-11-11 | 一种半导体晶圆电镀用导电片及接电点密封结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106711103A true CN106711103A (zh) | 2017-05-24 |
| CN106711103B CN106711103B (zh) | 2019-02-05 |
Family
ID=58940791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610991073.0A Active CN106711103B (zh) | 2016-11-11 | 2016-11-11 | 一种半导体晶圆电镀用导电片及接电点密封结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106711103B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114075688A (zh) * | 2020-08-21 | 2022-02-22 | 盛合晶微半导体(江阴)有限公司 | 电镀载具及电镀方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5871626A (en) * | 1995-09-27 | 1999-02-16 | Intel Corporation | Flexible continuous cathode contact circuit for electrolytic plating of C4, TAB microbumps, and ultra large scale interconnects |
| US6768194B2 (en) * | 2001-08-20 | 2004-07-27 | Megic Corporation | Electrode for electroplating planar structures |
| CN201116311Y (zh) * | 2007-08-29 | 2008-09-17 | 中国电子科技集团公司第二研究所 | 晶圆凸点制造挂具 |
| CN201459271U (zh) * | 2009-05-19 | 2010-05-12 | 上海新阳半导体材料股份有限公司 | 用于晶圆电镀的夹具 |
| CN104562160A (zh) * | 2015-02-06 | 2015-04-29 | 苏州创峰光电科技有限公司 | 一种电镀夹具导电装置 |
| WO2016190180A1 (ja) * | 2015-05-25 | 2016-12-01 | 株式会社 村田製作所 | 電気めっき用治具及び電気めっき方法 |
-
2016
- 2016-11-11 CN CN201610991073.0A patent/CN106711103B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5871626A (en) * | 1995-09-27 | 1999-02-16 | Intel Corporation | Flexible continuous cathode contact circuit for electrolytic plating of C4, TAB microbumps, and ultra large scale interconnects |
| US6768194B2 (en) * | 2001-08-20 | 2004-07-27 | Megic Corporation | Electrode for electroplating planar structures |
| CN201116311Y (zh) * | 2007-08-29 | 2008-09-17 | 中国电子科技集团公司第二研究所 | 晶圆凸点制造挂具 |
| CN201459271U (zh) * | 2009-05-19 | 2010-05-12 | 上海新阳半导体材料股份有限公司 | 用于晶圆电镀的夹具 |
| CN104562160A (zh) * | 2015-02-06 | 2015-04-29 | 苏州创峰光电科技有限公司 | 一种电镀夹具导电装置 |
| WO2016190180A1 (ja) * | 2015-05-25 | 2016-12-01 | 株式会社 村田製作所 | 電気めっき用治具及び電気めっき方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114075688A (zh) * | 2020-08-21 | 2022-02-22 | 盛合晶微半导体(江阴)有限公司 | 电镀载具及电镀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106711103B (zh) | 2019-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6802946B2 (en) | Apparatus for controlling thickness uniformity of electroplated and electroetched layers | |
| CN101263247B (zh) | 用于使用金属涂布基底表面的电镀组合物 | |
| US6610190B2 (en) | Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate | |
| CN106555220B (zh) | 一种半导体晶圆电镀夹具及夹持方法 | |
| CN101743639B (zh) | 用于半导体部件的接触结构及其制造方法 | |
| US8419906B2 (en) | Electroplating systems | |
| TW200529328A (en) | Electroplating apparatus | |
| KR101377210B1 (ko) | 전기 도금을 이용한 다공성 박막의 제조방법 | |
| CN103477725A (zh) | 在非导电性基板表面建立连续导电线路的无害技术 | |
| KR20010051653A (ko) | 금속층용 전도 바이어싱 부재 | |
| JP4297292B2 (ja) | 半導体装置の配線形成方法及び半導体装置 | |
| CN108004583A (zh) | 电镀设备 | |
| CN106711103A (zh) | 一种半导体晶圆电镀用导电片及接电点密封结构 | |
| CN110854066A (zh) | 一种半导体电镀方法 | |
| CN109087902B (zh) | 一种走线结构及其制备方法、显示装置 | |
| US6241868B1 (en) | Method for electroplating a film onto a substrate | |
| KR100698063B1 (ko) | 전기화학 도금 장치 및 방법 | |
| CN114351202A (zh) | 晶圆的电镀方法和晶圆 | |
| CN115976588A (zh) | 基于微区金属化的电极制备方法及太阳能电池 | |
| Ouir et al. | FeNi alloys electroplated into porous (n‐type) silicon | |
| JP3149375U (ja) | ダイパッケージ構造 | |
| JPWO2023100381A5 (zh) | ||
| KR20010063160A (ko) | 웨이퍼 전기도금을 위한 새로운 전기접촉 방식 | |
| JP2004250723A (ja) | めっき電極 | |
| TW200939316A (en) | Method of forming electrode on semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |