CN106708165A - 一种电流源电路、芯片及电子设备 - Google Patents

一种电流源电路、芯片及电子设备 Download PDF

Info

Publication number
CN106708165A
CN106708165A CN201710153471.XA CN201710153471A CN106708165A CN 106708165 A CN106708165 A CN 106708165A CN 201710153471 A CN201710153471 A CN 201710153471A CN 106708165 A CN106708165 A CN 106708165A
Authority
CN
China
Prior art keywords
current
pmos
electric current
nmos tube
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710153471.XA
Other languages
English (en)
Inventor
虞海燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huinengtai Semiconductor Technology Co Ltd
Original Assignee
Shenzhen Huinengtai Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huinengtai Semiconductor Technology Co Ltd filed Critical Shenzhen Huinengtai Semiconductor Technology Co Ltd
Priority to CN201710153471.XA priority Critical patent/CN106708165A/zh
Publication of CN106708165A publication Critical patent/CN106708165A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及集成电路技术领域，特别是涉及一种电流源电路、芯片及电子设备。其中，该电流源电路包括：比例电路，用于响应于输入的第一电流，将第一电流配置成第一预设比例系数的第二电流；镜像电流源，其包括第一节点，镜像电流源的第一节点与比例电路连接，并且用于响应于输入的第二电流及第三电流，将第二电流及第三电流进行相加。其中，第一预设比例系数可以由设计者根据应用需求进行配置，因此，该电流源电路能够输出任意比例系数的电流，并且其电路结构简单科学。

Description

一种电流源电路、芯片及电子设备
技术领域
本发明涉及集成电路技术领域，特别是涉及一种电流源电路、芯片及电子设备。
背景技术
在集成电路领域中，对于不同的模拟集成电路，其所需要的电流源均有所不同，例如，模数转换器所需的电流源与USB接口电路所需的电流源互不相同。
现有相关技术通过配置电流基准源的各个电性参数，从而使其能够产生不同的正温度系数电流源及零温度系数电流源。
发明人在实现本发明的过程中，发现现有相关技术存在以下问题：现有电流基准源的电路设计过于复杂，并且电流基准源的每种器件电性参数特性及温度特性均是确定的，因此，现有电流基准源还未能够产生任意比例系数的电流源。
发明内容
本发明实施例的一个目的旨在提供一种电流源电路、芯片及电子设备，其解决现有电流源电路比较复杂并且未能够产生任意比例系数的电流源。
为解决上述技术问题，本发明实施例提供以下技术方案：
在第一方面，本发明实施例提供一种电流源电路，所述电流源电路包括：比例电路，用于响应于输入的第一电流，将所述第一电流配置成第一预设比例系数的第二电流；镜像电流源，其包括第一节点，所述镜像电流源的第一节点与所述比例电路连接，并且用于响应于输入的所述第二电流及第三电流，将所述第二电流及第三电流进行相加。
可选地，所述第一电流为正温度系数电流或负温度系数电流；所述第三电流为正温度系数电流或负温度系数电流。
可选地，所述比例电路包括电阻单元及比例单元，所述电阻单元与所述比例单元连接，所述电阻单元配置有第二预设比例系数的电阻值，所述比例单元响应于所述第一电流及所述电阻单元的两端电压，将所述第一电流配置成第一预设比例系数的第二电流。
可选地，所述电阻单元包括配置有第二预设比例系数的第一电阻；所述比例单元包括：第二电阻、第一NMOS管、运放器及电流镜像单元；所述第二电阻的一端接地，所述第二电阻的另一端与所述运放器的同相输入端连接并且用于输入所述第一电流，所述运放器的反相输入端分别与所述第一电阻的一端和所述第一NMOS管的源极连接，所述第一电阻的一端接地，所述运放器的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的漏极与所述电流镜像单元的输入端连接，所述电流镜像单元的输出端与所述第一节点连接并且用于输出第二电流；所述电流镜像单元用于根据所述第一电阻的两端电压，将所述第一电流配置成第一预设比例系数的第二电流。
可选地，所述电流镜像单元包括：第一PMOS管及第二PMOS管；所述第二PMOS管的漏极为所述电流镜像单元的输入端，所述第一PMOS管的漏极为所述电流镜像单元的输出端；所述第一NMOS管的漏极分别与所述第一PMOS管的栅极、所述第二PMOS管的漏极、所述第二PMOS管的栅极连接，所述第一PMOS管及第二PMOS管的源极皆连接外部电源，所述第一PMOS管的漏极与所述第一节点连接并且用于输出所述第二电流。
可选地，所述电流镜像单元还包括：第三PMOS管及第四PMOS管；所述第三PMOS管的源极与所述第一PMOS管的漏极连接，所述第三PMOS管及第四PMOS管的栅极用于连接偏置电压，所述第三PMOS管的漏极与所述第一节点连接并且用于输出所述第二电流，所述第四PMOS管的源极与所述第二PMOS管的漏极连接，所述第四PMOS管的漏极分别与所述第一PMOS管的栅极和所述第二PMOS管的栅极连接。
可选地，所述第一PMOS管的宽长比与所述第二PMOS管的宽长比之间的比例为宽长比例系数；所述宽长比例系数与所述第一预设比例系数相乘的结果为所述第二预设比例系数。
可选地，所述镜像电流源包括：第二NMOS管及第三NMOS管；所述第二NMOS管的漏极为第一节点并且用于接收所述第二电流及第三电流，所述第二NMOS管的漏极分别与所述第二NMOS管及第三NMOS管的栅极连接，所述第二NMOS管及第三NMOS管的源极接地，所述第三NMOS管的漏极用于输出将所述第二电流及第三电流相加后的总和电流。
在第二方面，本发明实施例提供一种芯片，所述芯片包括上述的电流源电路。
在第三方面，本发明实施例提供一种电子设备，所述电子设备包括上述的电流源电路。
在本发明各个实施例中，比例电路将第一电流配置成第一预设比例系数的第二电流，镜像电流源将第二电流及第三电流进行相加，其中，第一预设比例系数可以由设计者根据应用需求进行配置，因此，该电流源电路能够输出任意比例系数的电流源，并且其电路结构简单科学。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是本发明实施例提供一种电流源电路的电路原理框图；
图2是本发明另一实施例提供一种电流源电路的电路原理框图；
图3是本发明又另一实施例提供一种电流源电路的电路原理框图；
图4是本发明又另一实施例提供一种电流源电路的电路结构示意图；
图5是本发明又另一实施例提供一种电流源电路的电路结构示意图；
图6是本发明又另一实施例提供一种电流源电路的电路结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
图1是本发明实施例提供一种电流源电路的电路原理框图。如图1所示，该电流源电路100包括比例电路11及镜像电流源12，镜像电流源12包括第一节点12A，镜像电流源12的第一节点12A与比例电路11连接。
比例电路11响应于输入的第一电流，将第一电流配置成第一预设比例系数的第二电流，其中，第一电流可以为外部电流源产生的电流。设计者可以通过配置比例电路11中的各个器件电性参数，以根据产品应用需求通过比例电路11将第一电流放大或者缩小至任意期望的倍数，因此，该第一预设比例系数可以为任意值。第二电流及第三电流汇聚于第一节点12A，镜像电流源12响应于输入的第二电流及第三电流，将第二电流及第三电流进行相加，并且将相加后的总和电流输出外围电路，外围电路可以为一些模拟集成电路。
因此，该电流源电路100能够输出任意比例系数的电流源，并且其电路结构简单科学。
在一些实施例中，第一电流为正温度系数电流或负温度系数电流，第三电流为正温度系数电流或负温度系数电流。正温度系数电流是与绝对温度成正比的电流，负温度系数电流是与绝对温度成反比的电流。在集成模拟电路中，正温度系数电流或负温度系数电流可以由一些常用的基准电流源电路产生，例如，使用VTH(电压阈值)为基准的电流源，Widlar电流源(微电流源)、电压控制的基准电流源。因此，第一电流或第三电流可以由上述各种电流源电路产生。
随着集成电路技术的发展，集成电路工艺技术也日新月异，但无论哪种工艺技术平台，它所能提供的器件都是有限的。且每种器件的电性参数特性及温度特性均是确定的。因此，根据产品应用的需求和特点在特定的工艺平台下，受限于平台器件的特性，产生任意温度系数电流源是比较困难的。然而，在本发明实施例中，其通过简单的电路架构，结合能够产生正温度系数电流及负温度系数电流的各种电流源，将第一电流及第三电流配置成任意温度系数的电流，从而满足实际应用的产品需求。
在一些实施例中，如图2所示，比例电路11包括电阻单元111及比例单元112，电阻单元111与比例单元112连接，电阻单元111配置有第二预设比例系数的电阻值，比例单元112响应于第一电流及电阻单元111的两端电压，将第一电流配置成第一预设比例系数的第二电流。如同上面所述，现有的集成电路设计工艺所限于工艺平台及平台器件的特性，现有电流镜的最小分辨率太大而产生精度误差，究其原因，其在于采用电流镜的方式以产生电流，然而，如同上面所述，集成电路提供的器件都是有限的，且每种器件的电性参数特性及温度特性均是确定的，例如，对于PMOS管或NMOS管，其本身的电性参数特性及温度特性是确定的，采用包括PMOS管或NMOS管的电流镜产生的电流始终是存在精度误差，最小分辨率太大。
但是，在本发明实施例中，由于电阻的线性化特性，通过调节电阻单元111的阻值，其能够触发比例单元112输出高精度的温度系数电流。相对于现有采用电流镜以匹配出精度高的电流源，通过利用集成电路中电阻单元111的匹配精度高于电流镜的匹配精度的特性，以提高温度系数的精度以及批量产品时该项指标的良率。并且，采用电阻比例的方式，可以不再受限于电流镜的最小分辨率太大所带来的精度误差。因为电阻比例比电流镜比例在相同面积条件下可以做到更高的分辨率，可以真正无限接近所设定的温度系数。
图3所示的实施例与上述各个实施例的不同点在于：如图3所示，电阻单元111包括配置有第二预设比例系数的第一电阻R1，比例单元112包括：第二电阻R2、第一NMOS管NQ1、运放器U1及电流镜像单元30。第二电阻R2的一端接地，第二电阻R2的另一端与运放器U1的同相输入端连接并且用于输入第一电流，运放器U1的反相输入端分别与第一电阻R1的一端和第一NMOS管NQ1的源极连接，第一电阻R1的一端接地，运放器U1的输出端与第一NMOS管NQ1的栅极连接，第一NMOS管NQ1的漏极与电流镜像单元30的输入端连接，电流镜像单元30的输出端与第一节点12A连接并且用于输出第二电流。
电流镜像单元30根据第一电阻R1的两端电压，将第一电流配置成第一预设比例系数的第二电流。
图4所示的实施例与上述各个实施例的不同点在于：如图4所示，电流镜像单元30包括：第一PMOS管PQ1及第二PMOS管PQ2。第二PMOS管PQ2的漏极为电流镜像单元30的输入端，第一PMOS管PQ1的漏极为电流镜像单元30的输出端。第一NMOS管NQ1的漏极分别与第一PMOS管PQ1的栅极、第二PMOS管PQ2的漏极、第二PMOS管PQ2的栅极连接，第一PMOS管PQ1及第二PMOS管PQ2的源极皆连接外部电源，第一PMOS管PQ1的漏极与第一节点12A连接并且用于输出第二电流。
进一步的，如图4所示，镜像电流源12包括：第二NMOS管NQ2及第三NMOS管NQ3。第二NMOS管NQ2的漏极为第一节点12A并且用于接收第二电流及第三电流，第二NMOS管NQ2的漏极分别与第二NMOS管NQ2及第三NMOS管NQ3的栅极连接，第二NMOS管NQ2及第三NMOS管NQ3的源极接地，第三NMOS管NQ3的漏极用于输出将第二电流及第三电流相加后的总和电流I(T)。
下面，为了详细阐述本发明实施例的目的，现：假设第一电流为负温度系数电流Ictat，第三电流为正温度系数电流Iptat，相加后的总和电流为I(T)。
请再参阅图4。设：第一PMOS管PQ1的宽长比为A，第二PMOS管PQ2的宽长比为B，第一预设比例系数为第二预设比例系数为
现结合图4，详细阐述本发明实施例的原理。如下所述：
正温度系数的电流源通常由ΔVbe/R得到，R取最大负温度系数的电阻，可得到该工艺条件下能够产生的最大的正温度系数的电流源；负温度系数的电流源通常可以由Vbe/R’得到，R'取最大正温度系数的电阻，可得到该工艺条件下能够产生的最大的负温度系数的电流源。
在根据电路和应用要求选取适当电阻的基础上，可以得到：
I(T)＝m*Iptat+n*Ictat
对m、n做归一化处理，可得到：
其中I'(T)和温度系数I(T)一致。
因此，可以根据上述的原理设计出上述各个实施例的电路图。
在一些实施例中，第一PMOS管PQ1的宽长比A与第二PMOS管PQ2的宽长比B之间的比例为宽长比例系数，宽长比例系数与第一预设比例系数相乘的结果为第二预设比例系数。例如，当A＝B＝1时，如图5所示的电流源电路结构示意图。
图6所示的实施例与上述各个实施例的不同点在于：如图6所示，电流镜像单元30还包括：第三PMOS管PQ3及第四PMOS管PQ4。第三PMOS管PQ3的源极与第一PMOS管PQ1的漏极连接，第三PMOS管PQ3及第四PMOS管PQ4的栅极用于连接偏置电压Vbias，第三PMOS管PQ3的漏极与第一节点12A连接并且用于输出第二电流，第四PMOS管PQ4的源极与第二PMOS管PQ2的漏极连接，第四PMOS管PQ4的漏极分别与第一PMOS管PQ1的栅极和第二PMOS管PQ2的栅极连接。
通过在第一PMOS管PQ1及第二PMOS管PQ2组成的电流镜中新增第三PMOS管PQ3及第四PMOS管PQ4组成的另一电流镜，其能够稳定可靠地匹配出配置有第一预设比例系数的第二电流。
作为本发明实施例的另一方面，本发明实施例提供一种芯片，该芯片包括如图1至图6任意所示的电流源电路。
作为本发明实施例的另一方面，本发明实施例提供一种电子设备，该电子设备包括如图1至图6任意所示的电流源电路。
在本发明各个实施例中，比例电路将第一电流配置成第一预设比例系数的第二电流，镜像电流源将第二电流及第三电流进行相加，其中，第一预设比例系数可以由设计者根据应用需求进行配置，因此，该电流源电路能够输出任意比例系数的电流源，并且其电路结构简单科学。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种电流源电路，其特征在于，包括：
比例电路，用于响应于输入的第一电流，将所述第一电流配置成第一预设比例系数的第二电流；
镜像电流源，其包括第一节点，所述镜像电流源的第一节点与所述比例电路连接，并且用于响应于输入的所述第二电流及第三电流，将所述第二电流及第三电流进行相加。
2.根据权利要求1所述的电流源电路，其特征在于，
所述第一电流为正温度系数电流或负温度系数电流；
所述第三电流为正温度系数电流或负温度系数电流。
3.根据权利要求1所述的电流源电路，其特征在于，所述比例电路包括电阻单元及比例单元，所述电阻单元与所述比例单元连接，所述电阻单元配置有第二预设比例系数的电阻值，所述比例单元响应于所述第一电流及所述电阻单元的两端电压，将所述第一电流配置成第一预设比例系数的第二电流。
4.根据权利要求3所述的电流源电路，其特征在于，
所述电阻单元包括配置有第二预设比例系数的第一电阻；
所述比例单元包括：第二电阻、第一NMOS管、运放器及电流镜像单元；
所述第二电阻的一端接地，所述第二电阻的另一端与所述运放器的同相输入端连接并且用于输入所述第一电流，所述运放器的反相输入端分别与所述第一电阻的一端和所述第一NMOS管的源极连接，所述第一电阻的一端接地，所述运放器的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的漏极与所述电流镜像单元的输入端连接，所述电流镜像单元的输出端与所述第一节点连接并且用于输出第二电流；
所述电流镜像单元用于根据所述第一电阻的两端电压，将所述第一电流配置成第一预设比例系数的第二电流。
5.根据权利要求4所述的电流源电路，其特征在于，
所述电流镜像单元包括：第一PMOS管及第二PMOS管；
所述第二PMOS管的漏极为所述电流镜像单元的输入端，所述第一PMOS管的漏极为所述电流镜像单元的输出端；
所述第一NMOS管的漏极分别与所述第一PMOS管的栅极、所述第二PMOS管的漏极、所述第二PMOS管的栅极连接，所述第一PMOS管及第二PMOS管的源极皆连接外部电源，所述第一PMOS管的漏极与所述第一节点连接并且用于输出所述第二电流。
6.根据权利要求5所述的电流源电路，其特征在于，
所述电流镜像单元还包括：第三PMOS管及第四PMOS管；
所述第三PMOS管的源极与所述第一PMOS管的漏极连接，所述第三PMOS管及第四PMOS管的栅极用于连接偏置电压，所述第三PMOS管的漏极与所述第一节点连接并且用于输出所述第二电流，所述第四PMOS管的源极与所述第二PMOS管的漏极连接，所述第四PMOS管的漏极分别与所述第一PMOS管的栅极和所述第二PMOS管的栅极连接。
7.根据权利要求5所述的电流源电路，其特征在于，
所述第一PMOS管的宽长比与所述第二PMOS管的宽长比之间的比例为宽长比例系数；
所述宽长比例系数与所述第一预设比例系数相乘的结果为所述第二预设比例系数。
8.根据权利要求1至7任一项所述的电流源电路，其特征在于，所述镜像电流源包括：第二NMOS管及第三NMOS管；
所述第二NMOS管的漏极为第一节点并且用于接收所述第二电流及第三电流，所述第二NMOS管的漏极分别与所述第二NMOS管及第三NMOS管的栅极连接，所述第二NMOS管及第三NMOS管的源极接地，所述第三NMOS管的漏极用于输出将所述第二电流及第三电流相加后的总和电流。
9.一种芯片，其特征在于，包括如权利要求1至8任一项所述的电流源电路。
10.一种电子设备，其特征在于，包括如权利要求1至8任一项所述的电流源电路。
CN201710153471.XA 2017-03-15 2017-03-15 一种电流源电路、芯片及电子设备 Pending CN106708165A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710153471.XA CN106708165A (zh) 2017-03-15 2017-03-15 一种电流源电路、芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710153471.XA CN106708165A (zh) 2017-03-15 2017-03-15 一种电流源电路、芯片及电子设备

Publications (1)

Publication Number Publication Date
CN106708165A true CN106708165A (zh) 2017-05-24

Family

ID=58884716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710153471.XA Pending CN106708165A (zh) 2017-03-15 2017-03-15 一种电流源电路、芯片及电子设备

Country Status (1)

Country Link
CN (1) CN106708165A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107977042A (zh) * 2017-11-30 2018-05-01 深圳麦格米特电气股份有限公司 一种电源电路及适配器
CN109765963A (zh) * 2019-01-24 2019-05-17 上海磐启微电子有限公司 一种数字调节偏置电流源

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271116A (zh) * 1999-03-09 2000-10-25 因芬尼昂技术北美公司 电流源
US6664847B1 (en) * 2002-10-10 2003-12-16 Texas Instruments Incorporated CTAT generator using parasitic PNP device in deep sub-micron CMOS process
CN101290526A (zh) * 2007-04-18 2008-10-22 中国科学院半导体研究所 高电压偏置pmos电流源电路
CN101521968A (zh) * 2008-02-27 2009-09-02 立锜科技股份有限公司 电流调节器及其控制方法
CN101630170A (zh) * 2009-08-18 2010-01-20 上海艾为电子技术有限公司 内外设定恒定电流的自适应控制装置及方法
TW201011494A (en) * 2008-09-08 2010-03-16 Faraday Tech Corp Rrecision voltage and current reference circuit
CN101995898A (zh) * 2009-08-21 2011-03-30 深圳艾科创新微电子有限公司 一种高阶温度补偿电流基准源
CN105094200A (zh) * 2015-08-14 2015-11-25 灿芯半导体(上海)有限公司 电流源电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271116A (zh) * 1999-03-09 2000-10-25 因芬尼昂技术北美公司 电流源
US6664847B1 (en) * 2002-10-10 2003-12-16 Texas Instruments Incorporated CTAT generator using parasitic PNP device in deep sub-micron CMOS process
CN101290526A (zh) * 2007-04-18 2008-10-22 中国科学院半导体研究所 高电压偏置pmos电流源电路
CN101521968A (zh) * 2008-02-27 2009-09-02 立锜科技股份有限公司 电流调节器及其控制方法
TW201011494A (en) * 2008-09-08 2010-03-16 Faraday Tech Corp Rrecision voltage and current reference circuit
CN101630170A (zh) * 2009-08-18 2010-01-20 上海艾为电子技术有限公司 内外设定恒定电流的自适应控制装置及方法
CN101995898A (zh) * 2009-08-21 2011-03-30 深圳艾科创新微电子有限公司 一种高阶温度补偿电流基准源
CN105094200A (zh) * 2015-08-14 2015-11-25 灿芯半导体(上海)有限公司 电流源电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUSSEIN BAHER: "《信号处理与集成电路》", 31 January 2016 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107977042A (zh) * 2017-11-30 2018-05-01 深圳麦格米特电气股份有限公司 一种电源电路及适配器
CN109765963A (zh) * 2019-01-24 2019-05-17 上海磐启微电子有限公司 一种数字调节偏置电流源

Similar Documents

Publication Publication Date Title
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN105116954B (zh) 一种宽输入电压范围和高精度输出的自偏置带隙基准电路
CN210691139U (zh) 亚带隙补偿参考电压生成电路和亚带隙参考电压生成器
CN107390771B (zh) 同时产生多种温度特性参考电流的带隙基准参考源电路
CN202383552U (zh) 一种改进的带隙基准电压源
JP2009535829A (ja) 超低電力アナログ補償回路
CN108334144B (zh) 一种高性能基准电压源及其实现方法
CN108073215A (zh) 温度补偿的参考电压电路
CN101995898A (zh) 一种高阶温度补偿电流基准源
CN107315439A (zh) 高精度压控电流源电路
CN108345338A (zh) 用于电压生成的系统和方法
CN102520757A (zh) 一种灌电流和拉电流产生电路
TWI377462B (en) Low voltage bandgap reference circuit
CN104516390B (zh) 参考电压产生电路
CN106708165A (zh) 一种电流源电路、芯片及电子设备
CN105094200A (zh) 电流源电路
CN106873704A (zh) 基准电压源及其正温度系数电压生成电路
CN107300943B (zh) 一种偏置电流产生电路
CN114080580A (zh) 带隙基准电路以及集成电路
WO2018205832A1 (zh) 一种叠加运算电路及浮动电压数模转换电路
CN106055007B (zh) 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路
CN107153442A (zh) 一种带阻抗调节的耗尽管基准电路
CN107565928A (zh) 一种高倍增系数的电容倍增器
CN206563916U (zh) 一种电流源电路、芯片及电子设备
CN107066006A (zh) 一种新型带隙基准电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524