CN106686915A - 防止印制板露布纹的方法 - Google Patents

防止印制板露布纹的方法 Download PDF

Info

Publication number
CN106686915A
CN106686915A CN201710041082.8A CN201710041082A CN106686915A CN 106686915 A CN106686915 A CN 106686915A CN 201710041082 A CN201710041082 A CN 201710041082A CN 106686915 A CN106686915 A CN 106686915A
Authority
CN
China
Prior art keywords
copper foil
internal layer
glue
layer copper
printed board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710041082.8A
Other languages
English (en)
Inventor
邓小斌
宋明华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Gongjin Communication Technology Co Ltd
Original Assignee
Shanghai Gongjin Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Gongjin Communication Technology Co Ltd filed Critical Shanghai Gongjin Communication Technology Co Ltd
Priority to CN201710041082.8A priority Critical patent/CN106686915A/zh
Publication of CN106686915A publication Critical patent/CN106686915A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种防止印制板露布纹的方法，包括以下步骤：(1)通过围设铜箔形成封闭的净空区域；(2)在所述的净空区域边缘靠近PCB板边的位置设置至少一个排气开槽；(3)在整板内层填入胶水，所述的步骤(1)具体包括以下步骤：(1‑1)在所述的PCB板上设置所述的底层铜箔；(1‑2)在所述的底层铜箔上填入所述的底层胶水；(1‑3)在所述的底层胶水上设置所述的内层铜箔；(1‑4)通过围设内层铜箔形成封闭的净空区域。采用了该发明中的防止印制板露布纹的方法，能够杜绝露布纹的现象的发生，提高产品的可靠性和质量一致性，减少残次品的产生；该方法的引入不额外增加成本，也不影响现有产品性能，具有广泛的应用范围。

Description

防止印制板露布纹的方法
技术领域
本发明涉及印刷电路板技术领域，尤其涉及电路板印刷工艺技术领域，具体是指一种防止印制板露布纹的方法。
背景技术
多层印制板是为达到设计要求的层间导电图形互连，由三层及以上的导电图形层与绝缘材料层交替地经层压粘合一起而形成的印制板。
绝缘材料层由绝缘材料形成，绝缘材料即PP片(Pre-pregnant，半固化片)是树脂与载体合成的一种片状粘结材料。导电图形层通常由铜箔形成，铜箔的单位为OZ，是符号ounce的缩写，中文称为“盎司”，其是英制计量单位。铜厚为1OZ意思是1平方英尺的面积上平均铜箔的重量在28.35g，用单位面积的重量来表示铜箔的平均厚度。单位也等同于英制的mil或公制mm表示。
随着电子技术朝高速、多功能、大容量和便携方向发展。多层印制板的层数及密度也越大，同时PCB板为有利于散热内层通常会采用较高OZ制作。一旦高OZ的内层被采用，因为PP片的流动性不够往往会导致PCB表面的露布纹现象发生。“露布纹”即缺胶，是指板材表面的树脂层已经破层，致使板内的玻璃织布曝露出来。这样的现象在长期湿热条件下工作可能会发生电子迁移，风险是极大的，将降低产品的合格率。
发明内容
本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现印制板制作时，避免露布纹的现象的发生，提高产品的可靠性和质量一致性，减少残次品的防止印制板露布纹的方法。
为了实现上述目的，本发明具有如下构成：
该防止印制板露布纹的方法，包括以下步骤：
(1)通过围设铜箔形成封闭的净空区域；
(2)在所述的净空区域边缘靠近PCB板边的位置设置至少一个排气开槽；
(3)在整板内层填入胶水。
较佳地，所述的铜箔包括底层铜箔和内层铜箔，所述的胶水包括底层胶水和内层胶水，所述的步骤(1)具体包括以下步骤：
(1-1)在所述的PCB板上设置所述的底层铜箔；
(1-2)在所述的底层铜箔上填入所述的底层胶水；
(1-3)在所述的底层胶水上设置所述的内层铜箔；
(1-4)通过围设内层铜箔形成封闭的净空区域。
更佳地，所述的内层铜箔的厚度大于所述的底层铜箔的厚度。
更佳地，所述的内层铜箔还包括第一内层铜箔和第二内层铜箔，所述的步骤(1-3)具体包括以下步骤：
(1-3-1)在所述的底层胶水上设置所述的第一内层铜箔；
(1-3-2)通过在所述的第一内层铜箔上设置基板以增加电路板的强度；
(1-3-3)在所述的基板上设置第二内层铜箔。
更进一步地，所述的第一内层铜箔和所述的第二内层铜箔的厚度相同。
更佳地，所述的步骤(2)，具体为：
在所述的净空区域上的靠近内层铜箔的边缘位置设置至少一个排气槽，所述的排气槽穿透底层铜箔和底层胶水。
更佳地，所述的步骤(3)具体为：
在所述的内层铜箔和所述的净空区域上填入所述的内层胶水。
采用了该发明中的防止印制板露布纹的方法，能够杜绝露布纹的现象的发生，提高产品的可靠性和质量一致性，减少残次品的产生；该方法的引入不额外增加成本，也不影响现有产品性能，具有广泛的应用范围。
附图说明
图1为本发明的防止印制板露布纹的方法的流程图。
图2为本发明的防止印制板露布纹的方法的印制板的结构示意图。
图3为本发明的防止印制板露布纹的方法的印制板的开槽示意图。
图4为本发明的防止印制板露布纹的方法的印制板的区域铺铜示意图。
具体实施方式
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
该防止印制板露布纹的方法，包括以下步骤：
(1)通过围设铜箔形成封闭的净空区域；
(2)在所述的净空区域边缘靠近PCB板边的位置设置至少一个排气开槽；
(3)在整板内层填入胶水。
在一种较佳的实施方式中，所述的铜箔包括底层铜箔和内层铜箔，所述的胶水包括底层胶水和内层胶水，所述的步骤(1)具体包括以下步骤：
(1-1)在所述的PCB板上设置所述的底层铜箔；
(1-2)在所述的底层铜箔上填入所述的底层胶水；
(1-3)在所述的底层胶水上设置所述的内层铜箔；
(1-4)通过围设内层铜箔形成封闭的净空区域。
在一种更佳的实施方式中，所述的内层铜箔的厚度大于所述的底层铜箔的厚度。
在一种更佳的实施方式中，所述的内层铜箔还包括第一内层铜箔和第二内层铜箔，所述的步骤(1-3)具体包括以下步骤：
(1-3-1)在所述的底层胶水上设置所述的第一内层铜箔；
(1-3-2)通过在所述的第一内层铜箔上设置基板以增加电路板的强度；
(1-3-3)在所述的基板上设置第二内层铜箔。
在一种更进一步的实施方式中，所述的第一内层铜箔和所述的第二内层铜箔的厚度相同。
在一种更佳的实施方式中，所述的步骤(2)，具体为：
在所述的净空区域上的靠近内层铜箔的边缘位置设置至少一个排气槽，所述的排气槽穿透底层铜箔和底层胶水。
在一种更佳的实施方式中，所述的步骤(3)具体为：
在所述的内层铜箔和所述的净空区域上填入所述的内层胶水。
在一个具体的实施例中，本发明的方法优选适用于多层印制板中，如图1所示，本方法包括以下步骤：
步骤S1：设置内存铜箔，铜箔围设出一个封闭的净空区域。
步骤S2：在净空区域上靠近PCB板边位置设置至少一个排气开槽。
步骤S3：在铜箔和净空区域上填入胶水。
因此，本实施例能够通过排气槽将空气排除，增加胶水的流动性，将铜箔全面覆盖，从而杜绝露布纹的现象的发生，提高产品的可靠性和质量一致性，减少残次品的产生。
本实施例中，铜箔包括底层铜箔和内层铜箔，胶水包括底层胶水和内层胶水。步骤S1具体为首先设置底层铜箔，并在底层铜箔上填入底层胶水。然后在底层胶水上设置内层铜箔，内层铜箔的厚度大于底层铜箔的厚度，一般而言，内层铜箔的厚度为大于等于2盎司，例如内层铜箔的厚度优选为2盎司(OZ)，而底层铜箔的厚度为0.5盎司(OZ)。其中，本实施例优选是内层铜箔围设出一个封闭的净空区域。
本实施例中，如图2所示，内层铜箔还可以包括第一内层铜箔和第二内层铜箔两层铜箔结构，其中第一内层铜箔和第二内层铜箔均为2盎司。则步骤S1的设置内层铜箔的步骤可以更具体为首先在底层胶水上设置第一内层铜箔，然后在第一内层铜箔上设置基板，该基板的材质优选为环氧树脂，主要承担板厚及应力作用部分，最后在基板上设置第二内层铜箔。
步骤S3具体为在内层铜箔和净空区域上填入内层胶水。胶水主要是起绝缘作用，PP填胶受各层残铜率影响。未覆盖铜箔的部分越集中，此处的胶水就会越集中，通常内层铜箔的残铜率在80％左右，因此很容易导致胶水集中，难以流动，从而造成露布纹现象，印制板常见的RJ45区域铺铜如图4所示。
本实施例中，如图3所示，为解决露布纹现象，在净空区域上设置排气槽，具体而言，排气槽的长度范围为0.4-0.6mm，步骤S2具体为在净空区域上的靠近内层铜箔的边缘位置设置多个排气槽，例如为4-5个排气槽。也就是说，本实施例的排气槽是设置在靠近内层铜箔的位置处，优选设置在净空区域上的靠近内层铜箔的角落位置。并且，本实施例的排气槽穿透底层铜箔和底层胶水，由此使得在层压时，可有效的排出大面积净空区域内的空气，保证填入的胶水在此处均匀的流动。由于排气槽在靠近内层铜箔的位置且排气槽间隙较小，挖孔后的铜箔段有足够充分的过孔保证较低的阻抗连接，可有效保证产品性能。
采用了该发明中的防止印制板露布纹的方法，能够杜绝露布纹的现象的发生，提高产品的可靠性和质量一致性，减少残次品的产生；该方法的引入不额外增加成本，也不影响现有产品性能，具有广泛的应用范围。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (7)

1.一种防止印制板露布纹的方法，其特征在于，所述的方法包括以下步骤：
(1)通过围设铜箔形成封闭的净空区域；
(2)在所述的净空区域边缘靠近PCB板边的位置设置至少一个排气开槽；
(3)在整板内层填入胶水。
2.根据权利要求1所述的防止印制板露布纹的方法，其特征在于，所述的铜箔包括底层铜箔和内层铜箔，所述的胶水包括底层胶水和内层胶水，所述的步骤(1)具体包括以下步骤：
(1-1)在所述的PCB板上设置所述的底层铜箔；
(1-2)在所述的底层铜箔上填入所述的底层胶水；
(1-3)在所述的底层胶水上设置所述的内层铜箔；
(1-4)通过围设内层铜箔形成封闭的净空区域。
3.根据权利要求2所述的防止印制板露布纹的方法，其特征在于，所述的内层铜箔的厚度大于所述的底层铜箔的厚度。
4.根据权利要求2所述的防止印制板露布纹的方法，其特征在于，所述的内层铜箔还包括第一内层铜箔和第二内层铜箔，所述的步骤(1-3)具体包括以下步骤：
(1-3-1)在所述的底层胶水上设置所述的第一内层铜箔；
(1-3-2)通过在所述的第一内层铜箔上设置基板以增加电路板的强度；
(1-3-3)在所述的基板上设置第二内层铜箔。
5.根据权利要求4所述的防止印制板露布纹的方法，其特征在于，所述的第一内层铜箔和所述的第二内层铜箔的厚度相同。
6.根据权利要求2所述的防止印制板露布纹的方法，其特征在于，所述的步骤(2)，具体为：
在所述的净空区域上的靠近内层铜箔的边缘位置设置至少一个排气槽，所述的排气槽穿透底层铜箔和底层胶水。
7.根据权利要求2所述的防止印制板露布纹的方法，其特征在于，所述的步骤(3)具体为：
在所述的内层铜箔和所述的净空区域上填入所述的内层胶水。
CN201710041082.8A 2017-01-17 2017-01-17 防止印制板露布纹的方法 Pending CN106686915A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710041082.8A CN106686915A (zh) 2017-01-17 2017-01-17 防止印制板露布纹的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710041082.8A CN106686915A (zh) 2017-01-17 2017-01-17 防止印制板露布纹的方法

Publications (1)

Publication Number Publication Date
CN106686915A true CN106686915A (zh) 2017-05-17

Family

ID=58860535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710041082.8A Pending CN106686915A (zh) 2017-01-17 2017-01-17 防止印制板露布纹的方法

Country Status (1)

Country Link
CN (1) CN106686915A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110099507A (zh) * 2019-05-29 2019-08-06 广东依顿电子科技股份有限公司 厚铜线路板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076548A (ja) * 2000-09-05 2002-03-15 Ibiden Co Ltd ガラス繊維入り基板
CN201272857Y (zh) * 2008-09-05 2009-07-15 上海宏和电子材料有限公司 可防止电路基板织纹显露的电子玻纤布
CN106231799A (zh) * 2016-08-09 2016-12-14 上海斐讯数据通信技术有限公司 一种pcb板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076548A (ja) * 2000-09-05 2002-03-15 Ibiden Co Ltd ガラス繊維入り基板
CN201272857Y (zh) * 2008-09-05 2009-07-15 上海宏和电子材料有限公司 可防止电路基板织纹显露的电子玻纤布
CN106231799A (zh) * 2016-08-09 2016-12-14 上海斐讯数据通信技术有限公司 一种pcb板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110099507A (zh) * 2019-05-29 2019-08-06 广东依顿电子科技股份有限公司 厚铜线路板及其制造方法

Similar Documents

Publication Publication Date Title
US7348667B2 (en) System and method for noise reduction in multi-layer ceramic packages
US20080217049A1 (en) Embedded capacitive stack
CN101223015B (zh) 带有载体的预浸料及其制造工艺、薄双面板及其制造工艺和多层印刷电路板的制造工艺
EP1981314B1 (en) Printed circuit board, fabrication method thereof and mainboard of terminal product
US10292257B2 (en) Cross-talk reduction for high speed signaling at ball grid array region and connector region
US10524360B2 (en) Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
WO2013097549A1 (zh) 一种高频-低频混合板材结构印制电路板制作工艺
CN105722303A (zh) 多层印刷电路板
CN106163081B (zh) 一种pcb的制作方法及pcb
CN106686915A (zh) 防止印制板露布纹的方法
CN106231799A (zh) 一种pcb板及其制造方法
CN103889165A (zh) 具有内埋元件的电路板及其制作方法
CN101400221B (zh) 电路板
US20120012553A1 (en) Method of forming fibrous laminate chip carrier structures
CN107820362A (zh) 镂空柔性电路板及制作方法
JPH07249847A (ja) 低熱膨張プリント配線板
TW475343B (en) Printed circuit boards
JP4114629B2 (ja) 部品内蔵回路板及びその製造方法
Egitto et al. Z-axis interconnection for enhanced wiring in organic laminate electronic packages
CN207491319U (zh) 一种聚四氟乙烯微波介质复合基板
US20070102092A1 (en) Method for manufacturing multilayer flexible circuits
CN214675836U (zh) 一种电池散热电路板
JPH07154068A (ja) 接着シートとその製造法及びその接着シートを用いた金属ベース配線板用基板の製造法並びにその接着シートを用いた金属ベース配線板の製造法
US20070107837A1 (en) Process for making high count multi-layered circuits
JP2008159859A (ja) プリント板、及び、プリント板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170517

RJ01 Rejection of invention patent application after publication