CN106681689A - 伪随机序列产生方法及装置 - Google Patents

Abstract

本发明实施例提供了一种伪随机序列产生方法及装置，涉及信息安全技术领域。所述方法包括获取四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化，获取所述四维超混沌系统的输入值；将所述输入值带入所述离散化后的四维超混沌系统的进行迭代运算，得到所述四维超混沌系统的输出值；将所述输出值各自的IEEE‑754标准的尾数进行相加，得到初始序列；获取所述初始序列的后8位的奇数位的值，作为第i个4位伪随机序列参数；基于以上步骤，随着i的增加，获得i个4位伪随机序列参数，将所述i个4位伪随机序列参数依次排列并得到长度为4×i的伪随机序列，以此改善现有技术中产生的伪随机序列长度短的问题。

Description

伪随机序列产生方法及装置

技术领域

本发明涉及信息安全技术领域，具体而言，涉及一种伪随机序列产生方法及装置。

背景技术

美国气象学家Lorenz发现混沌以来，人们对这一非线性动力学系统的特殊现象的研究就一直在持续。近年来，各种新混沌系统不断地被发现和提出，使人们对混沌系统有了更深入的认识，进一步丰富和完善了混沌理论，从而为各种混沌理论在信息、通信等领域的应用奠定了基础。混沌的研究向着更深入更有价值的方向不断的前进着，在不同的领域发挥出越来越重要的作用。

超混沌是一种特殊的混沌系统，通常有两个或两个以上正的Lyapunov指数的混沌系统称为超混沌系统。正的Lyapunov指数越多，运动轨迹越复杂，系统轨道的不稳定方向越多，系统的随机性越强，其产生的伪随机序列抗破译能力越高。

伪随机序列也被称为伪随机码，它的结构可以预先确定，可重复产生和复制。伪随机序列一般可以利用移位寄存器网络产生，该网络由R级串联双态器件移位脉冲产生器和模二加法器组成。该网络可以产生码长为15的伪随机序列。虽然该方法产生伪随机序列实现简单，但是这种方法存在着产生的伪随机序列长度短的问题。

发明内容

有鉴于此，本发明实施例的目的在于提供一种伪随机序列产生方法及装置，以改善上述问题。为了实现上述目的，本发明采取的技术方案如下：

第一方面，本发明实施例提供了一种伪随机序列产生方法，所述方法包括：获取四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化，获取所述四维超混沌系统的输入值x(i)、y(i)、z(i)、w(i)，i为正整数；将所述输入值x(i)、y(i)、z(i)、w(i)带入所述离散化后的四维超混沌系统进行迭代运算，得到所述四维超混沌系统的输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)；将所述输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754标准的尾数进行相加，得到初始序列p(i+1)；获取所述初始序列p(i+1)的后8位的奇数位的值，作为第i个4位伪随机序列参数；基于以上步骤，随着i的增加，获得i个4位伪随机序列参数，将所述i个4位伪随机序列参数依次排列并得到长度为4×i的伪随机序列。

第二方面，本发明实施例提供了一种伪随机序列产生装置，所述装置包括离散单元，用于获取四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化；第一获取单元，用于获取所述四维超混沌系统的输入值x(i)、y(i)、z(i)、w(i)，i为正整数；第一计算单元，用于将所述输入值x(i)、y(i)、z(i)、w(i)带入所述离散化后的四维超混沌系统进行迭代运算，得到所述四维超混沌系统的输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)；第二计算单元，用于将所述输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754标准的尾数进行相加，得到初始序列p(i+1)；第二获取单元，用于获取所述初始序列p(i+1)的后8位的奇数位的值，作为第i个4位伪随机序列参数；序列获得单元，用于基于以上步骤，随着i的增加，获得i个4位伪随机序列参数，将所述i个4位伪随机序列参数依次排列并得到长度为4×i的伪随机序列。

本发明实施例提供了一种伪随机序列产生方法及装置，所述方法包括获取四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化，获取所述四维超混沌系统的输入值x(i)、y(i)、z(i)、w(i)，i为正整数；将所述输入值x(i)、y(i)、z(i)、w(i)带入所述离散化后的四维超混沌系统进行迭代运算，得到所述四维超混沌系统的输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)；将所述输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754标准的尾数进行相加，得到初始序列p(i+1)；获取所述初始序列p(i+1)的后8位的奇数位的值，作为第i个4位伪随机序列参数；基于以上步骤，随着i的增加，获得i个4位伪随机序列参数，将所述i个4位伪随机序列参数依次排列并得到长度为4×i的伪随机序列，以此得到满足用户设定长度的伪随机序列，改善现有技术中产生的伪随机序列长度短的问题。

本发明的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明实施例了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为一种可应用于本申请实施例中的电子设备的结构框图；

图2为本发明第一实施例提供的伪随机序列产生方法的流程图；

图3为本发明第一实施例提供的超混沌吸引子相图轨迹示意图；

图4为本发明第一实施例提供的所述四维超混沌系统的Lyapunov指数图谱示意图；

图5为本发明第一实施例提供的NIST的16种伪随机序列检测结果示意图；

图6为本发明第二实施例提供的一种伪随机序列产生装置的结构框图；

图7为本发明第二实施例提供的另一种伪随机序列产生装置的结构框图。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参阅图1，图1示出了一种可应用于本申请实施例中的电子设备100的结构框图。该电子设备100可以作为用户终端，也可以是计算机或服务器，所述用户终端可以为手机或平板电脑。如图1所示，电子设备100可以包括存储器110、存储控制器111、处理器112和伪随机序列产生装置。

存储器110、存储控制器111、处理器112各元件之间直接或间接地电连接，以实现数据的传输或交互。例如，这些元件之间可以通过一条或多条通讯总线或信号总线实现电连接。伪随机序列产生方法分别包括至少一个可以以软件或固件(firmware)的形式存储于存储器110中的软件功能模块，例如所述伪随机序列产生装置包括的软件功能模块或计算机程序。

存储器110可以存储各种软件程序以及模块，如本发明实施例提供的伪随机序列产生方法及装置对应的程序指令/模块。处理器112通过运行存储在存储器110中的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现本发明实施例中的伪随机序列产生方法。存储器110可以包括但不限于随机存取存储器(Random Access Memory，RAM)，只读存储器(Read Only Memory，ROM)，可编程只读存储器(Programmable Read-OnlyMemory，PROM)，可擦除只读存储器(Erasable Programmable Read-Only Memory，EPROM)，电可擦除只读存储器(Electric Erasable Programmable Read-Only Memory，EEPROM)等。

处理器112可以是一种集成电路芯片，具有信号处理能力。上述处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(NetworkProcessor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。其可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

第一实施例

请参照图2，本发明实施例提供了一种伪随机序列产生方法，所述方法包括：

步骤S200：获取四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化，

所述四维超混沌系统的无量纲方程为：

所述方程(1)中，a、b、c、d是常数；a、b、c、d选取不同的值会产生不同的非线性现象。

作为一种实施方式，当a＝10，b＝15，c＝5.8，d＝11时，所述四维超混沌系统呈现超混沌状态。其产生的超混沌吸引子相图轨迹如图3所示，可知所述四维超混沌系统存在典型的超混沌吸引子。其中A1表示x-y平面；A2表示y-z平面；A3表示w-z平面；A4表示y-z-w三维。从A1、A2、A3、A4可以看见吸引子在不同投射面下的形状。

Lyapunov指数表征了系统在相空间中相邻轨道间相互排斥和吸引的特征值，是衡量系统动力学特征的一个重要指标。对于所述四维超混沌系统的无量纲方程(1)中，当a＝10，b＝15，c＝5.8，d＝11时，利用雅克比矩阵法计算出Lyapunov指数图谱如图4所示。由图4所知，横坐标表示时间，单位为秒，纵坐标表示Lyapunov指数，L1表示第一Lyapunov指数图谱，L2表示第二Lyapunov指数图谱，L3表示第三Lyapunov指数图谱，L4表示第四Lyapunov指数图谱，可以得到L1、L2、L3、L4的Lyapunov指数均趋于时间收敛。当取时间t＝2000s时，有两个正的指数，一个零指数，一个负的指数，分别为l₁＝0.6253，l₂＝0.2843，l₃＝-0.0040，l₄＝-6.1055。l₃＝-0.0040趋近于0，l₁＝0.6253，l₂＝0.2843的指数值都大于0，是两个正指数，说明此四维超混沌系统是一个超混沌系统。

基于所述四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化。获得所述离散化后的四维超混沌系统对应的差分方程(2)为：

其中，a、b、c、d是常数，ΔT为离散取样时间。

作为一种实施方式，设定a＝10，b＝15，c＝5.8，d＝11，ΔT＝0.001。利用FPGA技术可以实现超混沌系统，以保证混沌吸引子的稳定可靠。在本实施例中，采用FPGA中的硬件描述语言Verilog HDL来实现上述四维超混沌系统。

步骤S210：获取所述四维超混沌系统的输入值x(i)、y(i)、z(i)、w(i)，i为正整数；

在本实施例中，可以设置i＝1，输入值x(1)＝1、y(1)＝10、z(1)＝100、w(1)＝1。

步骤S220：将所述输入值x(i)、y(i)、z(i)、w(i)带入所述离散化后的所述四维超混沌系统进行迭代运算，得到所述四维超混沌系统的输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)；

具体地，将所述输入值x(i)、y(i)、z(i)、w(i)带入所述差分方程(2)中进行迭代运算，得到所述四维超混沌系统的输出值x(i+1)、y(i+1、zi+1、w(+1)。

在本实施例中，将所述差分方程(2)中的n替换为i，设置i＝1，输入值x(1)＝1、y(1)＝10、z(1)＝100、w(1)＝1带入到差分方程(2)中，可以得到输出值x(2)、y(2)、z(2)、w(2)。

步骤S230：将所述输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754标准的尾数进行相加，得到初始序列p(i+1)；

作为一种实施方式，所述IEEE-754标准为IEEE-754单精度标准。根据IEEE-754单精度标准，单精度浮点数用4字节存储，1位符号位，8位阶码位，23位尾数位。将所述输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754单精度标准的23位尾数进行相加，得到初始序列p(i+1)。在本实施例中，将得到的输出值x(2)、y(2)、z(2)、w(2)均转换为IEEE-754单精度标准，再将各自转换为IEEE-754单精度标准后的23位尾数相加，得到初始序列p(2)。

步骤S240：获取所述初始序列p(i+1)的后8位的奇数位的值，作为第i个4位伪随机序列参数；

例如，获取所述初始序列p(2)的后8位的奇数位的值，作为第1个4位伪随机序列参数，保存至寄存器中。

步骤S250：基于以上步骤，随着i的增加，获得i个4位伪随机序列参数，将所述i个4位伪随机序列参数依次排列并得到长度为4×i的伪随机序列。

具体地，当i小于期望得到的长度为4×n的伪随机序列中的n时，i的值增加1，重复上述的步骤S220-步骤S240；

直到i等于期望得到的长度为4×n的伪随机序列中的n时，i的值将不再增加，得到长度为4×n的伪随机序列。可以产生长度可任意改变的伪随机序列。例如，按照设定需要产生长度为18的伪随机序列，可以设定n＝5，基于步骤S200-步骤S250，产生了长度为4×5＝20的伪随机序列，可以去掉前两位或者后两位的值，得到长度为18的伪随机序列。本发明产生的超混沌伪随机序列生成速度快、方法简单、随机特性良好、有大量的自相关特性接近δ函数、互相关特性接近0、安全保密性强，能够广泛用于数据加密、保密通信和信息安全等。

作为一种实施方式，所述方法还可以包括获取所述初始序列p(i+1)的后8位的偶数位的值，作为第i个4位伪随机序列参数。

例如，获取所述初始序列p(2)的后8位的偶数位的值，作为第1个4位伪随机序列参数。

此外，本发明实施例还对产生的伪随机序列进行了NIST测试。NIST测试由美国国家标准技术研究院(National Institute of Standards and Technology，NIST)开发。包括16项统计测试，每项测试的结果均以P-value表示。令显著性水平α∈[0.001,0.01]，若P-value≥α，则该项测试通过，序列被认为几乎是随机的，置信度为(1-α)×100％；若P-value<，则该项测试未通过，序列不是随机的，置信度为(1-α)×100％。测试结果如图5所示，所述伪随机序列产生方法产生的伪随机序列通过了16种测试。

需要说明的是，在本实施例中，IEEE-754单精度标准的浮点加法器、浮点除法器、浮点乘法器、数据选择器、数据分配器、寄存器和时序产生器等模块可以用FPGA中的硬件描述语言Verilog HDL实现。优选地，本实施例中选用ModelSim软件实现Verilog HDL语言的仿真。ModelSim软件是较为优秀的HDL语言仿真软件，它能提供友好的仿真环境。

本发明实施例提供了一种伪随机序列产生方法，所述方法包括获取四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化，获取所述四维超混沌系统的输入值x(i)、y(i)、z(i)、w(i)，i为正整数；将所述输入值x(i)、y(i)、z(i)、w(i)带入所述离散化后的所述四维超混沌系统的进行迭代运算，得到所述四维超混沌系统的输出值x(i+1)、y(i+1)、z(i+1、w(+1)；将所述输出值xi+1、yi+1、zi+1、w(i+1)各自的IEEE-754标准的尾数进行相加，得到初始序列p(i+1)；获取所述初始序列p(i+1)的后8位的奇数位的值，作为第i个4位伪随机序列参数；基于以上步骤，随着i的增加，获得i个4位伪随机序列参数，将所述i个4位伪随机序列参数依次排列并得到长度为4×i的伪随机序列，以此得到满足用户设定长度的伪随机序列。

第二实施例

请参照图6，本发明实施例提供了一种伪随机序列产生装置300，所述装置300包括：

离散单元310，用于获取四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化。

所述四维超混沌系统的无量纲方程为：

所述方程(1)中，a、b、c、d是常数；a、b、c、d选取不同的值会产生不同的非线性现象。

作为一种实施方式，当a＝10，b＝15，c＝5.8，d＝11时，所述四维超混沌系统呈现超混沌状态。

获得所述离散化后对应的所述四维超混沌系统的差分方程(2)为：

其中，a、b、c、d是常数，ΔT为离散取样时间。

作为一种实施方式，a＝10，b＝15，c＝5.8，d＝11，ΔT＝0.001。

第一获取单元320，用于获取所述四维超混沌系统的输入值x(i)、y(i)、z(i)、w(i)，i为正整数。

第一计算单元330，用于将所述输入值x(i)、y(i)、z(i)、w(i)带入所述离散化后的所述四维超混沌系统进行迭代运算，得到所述四维超混沌系统的输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)。

第二计算单元340，用于将所述输出值x(i+1)、y(i+1)、z(i+1、w(i+1)各自的IEEE-754标准的尾数进行相加，得到初始序列pi+1。

第二获取单元350，用于获取所述初始序列p(i+1)的后8位的奇数位的值，作为第i个4位伪随机序列参数。

序列获得单元360，用于基于以上步骤，随着i的增加，获得i个4位伪随机序列参数，将所述i个4位伪随机序列参数依次排列并得到长度为4×i的伪随机序列。

序列获得单元360，具体用于当i小于期望得到的长度为4×n的伪随机序列中的n时，i的值增加1；直到i等于期望得到的长度为4×n的伪随机序列中的n时，i的值将不再增加，得到长度为4×n的伪随机序列。

请参照图7，所述装置300还可以包括第三获取单元351。第三获取单元351，用于获取所述初始序列p(i+1)的后8位的偶数位的值，作为第i个4位伪随机序列参数。

以上各单元可以是由软件代码实现，此时，上述的各单元可存储于存储器110内。以上各单元同样可以由硬件例如集成电路芯片实现。

本发明实施例提供的伪随机序列产生装置300，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种伪随机序列产生方法，其特征在于，所述方法包括：

获取四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化，所述四维超混沌系统的无量纲方程为：

$\left\{\begin{array}{c}\frac{dx}{dt}=-ax\left(t\right)+y\left(t\right)\\ \frac{dy}{dt}=-bw\left(t\right)+cy\left(t\right)-x\left(t\right)z\left(t\right)\\ \frac{dz}{dt}=y\left(t\right)y\left(t\right)-z\left(t\right)\\ \frac{dw}{dt}=-dx\left(t\right)+y\left(t\right)\end{array}\right.$

所述方程中，a、b、c、d是常数；

获取所述四维超混沌系统的输入值x(i)、y(i)、z(i)、w(i)，i为正整数；

将所述输入值x(i)、y(i)、z(i)、w(i)带入所述离散化后的四维超混沌系统进行迭代运算，得到所述四维超混沌系统的输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)；

将所述输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754标准的尾数进行相加，得到初始序列p(i+1)；

获取所述初始序列p(i+1)的后8位的奇数位的值，作为第i个4位伪随机序列参数；

基于以上步骤，随着i的增加，获得i个4位伪随机序列参数，将所述i个4位伪随机序列参数依次排列并得到长度为4×i的伪随机序列。

2.根据权利要求1所述的方法，其特征在于，所述获取四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化，包括：

获得所述离散化后的所述四维超混沌系统对应的差分方程为：

$\left\{\begin{array}{c}x(n+1)=(1-a\mathrm{\&Delta;}T)x\left(n\right)+\mathrm{\&Delta;}Ty\left(n\right)\\ y(n+1)=b\mathrm{\&Delta;}Tw\left(n\right)-\mathrm{\&Delta;}Tx\left(n\right)z\left(n\right)+(1+c\mathrm{\&Delta;}T)y\left(n\right)\\ z(n+1)=-\mathrm{\&Delta;}Ty\left(n\right)y\left(n\right)+(1-\mathrm{\&Delta;}T)z\left(n\right)\\ w(n+1)=-d\mathrm{\&Delta;}Tx\left(n\right)+\mathrm{\&Delta;}Ty\left(n\right)+w\left(n\right)\end{array}\right.$

其中，a、b、c、d是常数，ΔT为离散取样时间。

3.根据权利要求1所述的方法，其特征在于，当a＝10，b＝15，c＝5.8，d＝11时，所述四维超混沌系统呈现超混沌状态。

4.根据权利要求1所述的方法，其特征在于，所述基于以上步骤，随着i的增加，获得i个4位伪随机序列参数，将所述i个4位伪随机序列参数依次排列并得到长度为4×i的伪随机序列，包括：

当i小于期望得到的长度为4×n的伪随机序列中的n时，i的值增加1，重复上述的步骤；

直到i等于期望得到的长度为4×n的伪随机序列中的n时，i的值将不再增加，得到长度为4×n的伪随机序列。

5.根据权利要求1所述的方法，其特征在于，所述方法还包括：

获取所述初始序列p(i+1)的后8位的偶数位的值，作为第i个4位伪随机序列参数。

6.一种伪随机序列产生装置，其特征在于，所述装置包括：

离散单元，用于获取四维超混沌系统，采用Euler算法将所述四维超混沌系统离散化，

所述四维超混沌系统的无量纲方程为：

$\left\{\begin{array}{c}\frac{dx}{dt}=-ax\left(t\right)+y\left(t\right)\\ \frac{dy}{dt}=-bw\left(t\right)+cy\left(t\right)-x\left(t\right)z\left(t\right)\\ \frac{dz}{dt}=y\left(t\right)y\left(t\right)-z\left(t\right)\\ \frac{dw}{dt}=-dx\left(t\right)+y\left(t\right)\end{array}\right.$

所述方程中，a、b、c、d是常数；

第一获取单元，用于获取所述四维超混沌系统的输入值x(i)、y(i)、z(i)、w(i)，i为正整数；

第一计算单元，用于将所述输入值x(i)、y(i)、z(i)、w(i)带入所述离散化后的四维超混沌系统进行迭代运算，得到所述四维超混沌系统的输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)；

第二计算单元，用于将所述输出值x(i+1)、y(i+1)、z(i+1)、w(i+1)各自的IEEE-754标准的尾数进行相加，得到初始序列p(i+1)；

第二获取单元，用于获取所述初始序列p(i+1)的后8位的奇数位的值，作为第i个4位伪随机序列参数；

序列获得单元，用于基于以上步骤，随着i的增加，获得i个4位伪随机序列参数，将所述i个4位伪随机序列参数依次排列并得到长度为4×i的伪随机序列。

7.根据权利要求6所述的装置，其特征在于，所述离散单元，用于获得所述离散化后对应的所述四维超混沌系统的差分方程为：

$\left\{\begin{array}{c}x(n+1)=(1-a\mathrm{\&Delta;}T)x\left(n\right)+\mathrm{\&Delta;}Ty\left(n\right)\\ y(n+1)=b\mathrm{\&Delta;}Tw\left(n\right)-\mathrm{\&Delta;}Tx\left(n\right)z\left(n\right)+(1+c\mathrm{\&Delta;}T)y\left(n\right)\\ z(n+1)=-\mathrm{\&Delta;}Ty\left(n\right)y\left(n\right)+(1-\mathrm{\&Delta;}T)z\left(n\right)\\ w(n+1)=-d\mathrm{\&Delta;}Tx\left(n\right)+\mathrm{\&Delta;}Ty\left(n\right)+w\left(n\right)\end{array}\right.$

其中，a、b、c、d是常数，ΔT为离散取样时间。

8.根据权利要求6所述的装置，其特征在于，当a＝10，b＝15，c＝5.8，d＝11时，所述四维超混沌系统呈现超混沌状态。

9.根据权利要求6所述的装置，其特征在于，所述序列获得单元，用于当i小于期望得到的长度为4×n的伪随机序列中的n时，i的值增加1；

直到i等于期望得到的长度为4×n的伪随机序列中的n时，i的值将不再增加，得到长度为4×n的伪随机序列。

10.根据权利要求6所述的装置，其特征在于，所述装置还包括：

第三获取单元，获取所述初始序列p(i+1)的后8位的偶数位的值，作为第i个4位伪随机序列参数。