CN115146569A - 一种集成电路延时确定方法、装置及设备 - Google Patents

一种集成电路延时确定方法、装置及设备 Download PDF

Info

Publication number
CN115146569A
CN115146569A CN202210879491.6A CN202210879491A CN115146569A CN 115146569 A CN115146569 A CN 115146569A CN 202210879491 A CN202210879491 A CN 202210879491A CN 115146569 A CN115146569 A CN 115146569A
Authority
CN
China
Prior art keywords
neural network
sample data
target
network structure
samples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210879491.6A
Other languages
English (en)
Inventor
许婷
闫珍珍
卜建辉
刘海南
赵发展
郭燕萍
高立博
王成成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202210879491.6A priority Critical patent/CN115146569A/zh
Publication of CN115146569A publication Critical patent/CN115146569A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent

Abstract

本发明实施例提供了一种集成电路延时确定方法、装置及设备，其中集成电路延时确定方法包括：获取样本集成电路在亚阈值电压状态下的多组样本，每组样本包括工艺参数仿真实际值和延时标签信息，通过对每组工艺参数仿真实际值进行主成分分析，保留符合预设要求的工艺参数主成分分量，来得到降维后样本数据。在确定出目标BP神经网络结构后，利用降维后样本数据对目标BP神经网络结构进行训练，得到目标预测模型，这样，利用目标预测模型处理目标集成电路的工艺参数仿真实际值和时序弧，就能够较为准确地预测目标集成电路的延时信息，有效提高了确定集成电路延时的准确性，以及实现了对多时序弧对应延时的确定。

Description

一种集成电路延时确定方法、装置及设备
技术领域
本发明涉及集成电路技术领域，尤其涉及一种集成电路延时确定方法、装置及设备。
背景技术
随着集成电路的尺寸不断缩小以及制造工艺的波动，容易导致集成电路的阈值电压波动显著，因电流-电压之间的指数关系，温度也会对集成电路的阈值电压造成较大的影响，上述PVT(Process-Voltage-Temperature，工艺-电压-温度)三者的波动共同使得亚阈值的电路单元性能呈现扁平化趋势、非高斯分布。
在常规电压下，器件工艺偏差波动呈高斯分布，电路单元延时亦呈高斯分布；但当集成电路在亚阈值区工作时，由于亚阈值电流与供电电压、阈值电压都呈指数关系，以及影响晶体管性能的工艺参数实际也会产生波动，当工艺参数对电路单元延时的影响呈非线性时，电路单元的延时也就呈非高斯分布。
现有的关于亚阈值区电路单元的延时研究，多是从理论推导角度开展的，通过研究工艺波动与电路单元延时的近似函数关系，找到工艺波动与延时的关系。但这种方法只能在固定的PVT下开展研究，当波动参数较多时，难以准确地描述电路单元延时的解析式，且只能描述某一特定时序弧(输入信号斜率和输出负载组合)下的电路单元延时表达式。
发明内容
本发明实施例通过提供一种集成电路延时确定方法、装置及设备，解决了现有技术无法较为准确地确定电路单元的延时，以及无法确定多时序弧对应延时的技术问题。
第一方面，本发明通过本发明的一实施例，提供了一种集成电路延时确定方法，包括：获取样本集成电路在亚阈值电压状态下的初始样本数据，所述初始样本数据包括多组样本，每组样本包括工艺参数仿真实际值和延时标签信息；通过对所述初始样本数据中每组样本的工艺参数仿真实际值进行主成分分析，保留每组样本中符合预设要求的工艺参数主成分分量，以得到降维后样本数据；基于预设的均值检验指标和标准差检验指标，从多种BP神经网络结构中确定出目标BP神经网络结构，并利用所述降维后样本数据对所述目标BP神经网络结构进行训练，得到目标预测模型。
可选的，所述获取样本集成电路在亚阈值电压状态下的初始样本数据，包括：在亚阈值电压状态下对所述样本集成电路的时序弧延时进行蒙特卡洛仿真，得到原始样本数据；利用预设模型文件处理所述原始样本数据，得到所述初始样本数据。
可选的，所述通过对所述初始样本数据中每组样本的工艺参数仿真实际值进行主成分分析，包括：针对每组样本，建立该组样本的工艺参数仿真实际值的样本矩阵，计算得到所述样本矩阵的协方差矩阵，确定出所述协方差矩阵的N个特征值及每个特征值所对应的特征向量，并按照N个特征值的从大到小进行依次累加，得到其中K个特征值的累积贡献率；其中，N、K均为正整数，K小于或等于N。
可选的，所述保留每组样本中符合预设要求的工艺参数主成分分量，包括：当所述K个特征值的累计贡献率大于预设阈值时，将所述K个特征值对应的特征向量作为特征向量矩阵的列向量；基于所述样本矩阵以及所述特征向量矩阵建立工艺参数矩阵，保留每组样本中符合预设要求的工艺参数主成分分量。
可选的，所述从多种BP神经网络结构中确定出目标BP神经网络结构，包括：对每种BP神经网络结构进行多次建模，并计算所述多次建模的误差平均值和误差标准差；将所述误差平均值满足所述均值检验指标，以及所述误差标准差满足所述标准差检验指标的BP神经网络结构确定为所述目标BP神经网络结构。
可选的，所述利用所述降维后样本数据对所述目标BP神经网络结构进行训练，包括：将所述降维后样本数据划分为训练集样本数据和测试集样本数据；初始化所述目标BP神经网络结构；利用所述训练集样本数据对所述目标BP神经网络结构的参数进行设置；利用所述测试集样本数据对所述目标BP神经网络结构进行验证。
可选的，所述目标BP神经网络结构包括输入层、隐含层以及输出层；所述利用所述训练集样本数据对所述目标BP神经网络结构的参数进行设置，包括：基于当前组样本的工艺参数主成分分量、所述输入层的节点数、所述隐含层的节点数、所述输出层的节点数、第一连接权值以及第一阈值，确定所述隐含层的输出；所述第一连接权值为所述输入层与所述隐含层之间的连接权值；基于所述隐含层的输出、第二连接权值以及第二阈值，确定出所述输出层的输出；所述第二连接权值为所述隐含层与所述输出层之间的连接权值；根据所述输出层的输出和当前组样本的延时标签信息，计算出针对当前组样本的预测误差，并根据所述预测误差更新所述目标BP神经网络结构的连接权值和阈值。
可选的，所述利用所述测试集样本数据对所述目标BP神经网络结构进行验证，包括：利用所述目标BP神经网络结构处理所述测试集样本数据得到延时信息；若所述延时信息不满足所述均值检验指标或所述标准差检验指标，则重新执行所述利用所述降维后样本数据对所述目标BP神经网络结构进行训练的步骤。
第二方面，本发明通过本发明的一实施例，提供了一种集成电路延时确定装置，包括：
数据获取单元，用于获取样本集成电路在亚阈值电压状态下的初始样本数据，所述初始样本数据包括多组样本，每组样本包括工艺参数仿真实际值和延时标签信息；
数据处理单元，用于通过对所述初始样本数据中每组样本的工艺参数仿真实际值进行主成分分析，保留每组样本中符合预设要求的工艺参数主成分分量，以得到降维后样本数据；
神经网络训练单元，用于基于预设的均值检验指标和标准差检验指标，从多种BP神经网络结构中确定出目标BP神经网络结构，并利用所述降维后样本数据对所述目标BP神经网络结构进行训练，得到目标预测模型。
第三方面，本发明通过本发明的一实施例，提供了一种集成电路延时确定设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的代码，所述处理器执行所述代码时实现第一方面中任一实施方式。
本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
先获取样本集成电路在亚阈值电压状态下的初始样本数据，其中，初始样本数据包括了多组样本，每组样本包括工艺参数仿真实际值和延时标签信息。通过对初始样本数据中每组样本的工艺参数仿真实际值进行主成分分析，保留每组样本中符合预设要求的工艺参数主成分分量，来得到降维后样本数据，再基于预设的均值检验指标和标准差检验指标，从多种BP神经网络结构中确定出目标BP神经网络结构，并利用降维后样本数据对目标BP神经网络结构进行训练，得到目标预测模型。通过获取并基于目标集成电路的工艺参数仿真实际值和时序弧，利用目标预测模型就能够较为准确地预测目标集成电路的延时信息，有效提高了确定集成电路延时的准确性，以及实现了对多时序弧对应延时的确定。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中集成电路延时确定方法的流程图；
图2为本发明实施例中集成电路延时确定装置结构的示意图；
图3为本发明实施例中集成电路延时确定设备结构的示意图。
具体实施方式
本发明实施例通过提供一种集成电路延时确定方法、装置及设备，解决了现有技术无法较为准确地确定电路单元的延时，以及无法确定多时序弧对应延时的技术问题。
本发明实施例提供的技术方案为解决上述技术问题，总体思路如下：
先获取样本集成电路在亚阈值电压状态下的多组工艺参数仿真实际值和多组延时标签信息。通过对每组工艺参数仿真实际值进行主成分分析，保留符合预设要求的工艺参数主成分分量，来得到降维后样本数据。
再基于预设的均值检验指标和标准差检验指标，从多种BP神经网络结构中确定出目标BP神经网络结构，并利用降维后样本数据对目标BP神经网络结构进行训练，得到目标预测模型。
最后，基于目标集成电路的工艺参数仿真实际值和时序弧，利用目标预测模型就能够较为准确地预测目标集成电路的延时信息。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
首先说明，本文中出现的术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例，能够按照除了在这里图示或描述的那些以外的顺序实施。
第一方面，本发明通过本发明的一实施例，提供了一种集成电路延时确定方法，可以应用于需要确定延时信息的目标集成电路，旨在为目标集成电路预测出较为准确的延时信息。
请参见如图1所示，上述集成电路延时确定方法可以包括如下步骤S101～步骤S103：
步骤S101：获取样本集成电路在亚阈值电压状态下的初始样本数据。
具体的，可以在亚阈值电压状态下对样本集成电路的时序弧延时进行蒙特卡洛仿真，得到原始样本数据；再利用预设模型文件处理原始样本数据，来得到初始样本数据。
其中，初始样本数据可以包括多组样本，每组样本可以包括工艺参数仿真实际值和延时标签信息。另外，每组样本还可以包括时序弧信息。
在具体实施过程中，可以在亚阈值电压状态下，对样本集成电路的电路单元全时序弧延时进行蒙特卡洛仿真，来得到原始样本数据。每组原始样本数据由时序弧信息、工艺参数波动变化值和延时标签信息三部分组成。在一些可选的实施方式中，每组原始样本数据的每一行可以按照如下表达式表征：
[selw,load,δp1,δp2,…,δpn,delay]1×(n+3)
其中，slew为输入信号斜率，load为输出负载，δpn为第n个工艺参数仿真值，delay为延时标签信息。
样本集成电路可以是已知延时标签信息、时序弧信息以及工艺参数波动变化值的集成电路。在获得原始样本数据后，可以参照预设的模型文件，计算原始样本数据中每个工艺参数的仿真实际值来得到初始样本数据。举例来讲，可以参见如下公式计算得到每个工艺参数的仿真实际值：
pi＝pi0+δpi,i＝1,2,…,n
其中，pi为第i个工艺参数的仿真实际值，pi0为无波动时的工艺参数标称值。
在一些实施方式下，初始样本数据可以按照如下表达式表征：
X＝[slew,load,p1,p2,…,pn,delay]m×(n+3)
其中，slew为输入信号斜率，load为输出负载，pn为第n个工艺参数仿真实际值，delay为延时标签信息，m为初始样本数据的行数。
步骤S102：通过对初始样本数据中每组样本的工艺参数仿真实际值进行主成分分析，保留每组样本中符合预设要求的工艺参数主成分分量，以得到降维后样本数据。
由于影响集成电路晶体管波动的工艺参数有十余项，且工艺参数变量之间具有一定的相关性，再加上时序弧信息，每组初始样本数据的随机变量数目过多。直接对初始样本数据建立人工神经网络模型，容易出现过拟合现象，导致神经网络模型预测延时的精度低、建模时间长。
因此，需要对每组初始样本数据的自变量进行优化选择，去除冗余自变量所含信息，选择出最能反映输入输出关系的新自变量参与建模。
针对如何对初始样本数据中每组样本的工艺参数仿真实际值进行主成分分析，具体的，可以针对每组样本，建立该组样本的工艺参数仿真实际值的样本矩阵，计算得到样本矩阵的协方差矩阵，再确定出协方差矩阵的N个特征值及每个特征值所对应的特征向量，并按照N个特征值的从大到小进行依次累加，得到其中K个特征值的累积贡献率。
其中，N、K均为正整数，K小于或等于N。
在一些实施方式中，可以对工艺参数仿真实际值进行标准化来得到样本矩阵。举例来讲，样本矩阵可以按照如下表达式表征：
Zm×n＝[p1z,p2z,…,pnz]m×n
其中，pnz为第n个工艺参数仿真实际值，m为样本矩阵的行数，n为样本矩阵的列数。
举例来讲，可以按照如下公式计算得到样本矩阵的协方差矩阵：
Figure BDA0003763631050000071
其中，C为样本矩阵的协方差矩阵，n为协方差矩阵的维度，Z为样本矩阵。
在计算得到协方差矩阵的N个特征值及对应的特征向量后，可以对这N个特征值进行大小排序，对应的，这N个特征值对应的特征向量也可以按照N个特征值的顺序进行排序。在一些实施方式中，可以将这N个特征值按照从大到小依次排序。
举例来讲，K个特征值的累积贡献率可以按照如下公式计算得到：
Figure BDA0003763631050000081
其中，λi为第i个特征值，n为特征值总数。
针对如何保留每组样本中符合预设要求的工艺参数主成分分量，具体的，当K个特征值的累计贡献率大于预设阈值时，将K个特征值对应的特征向量作为特征向量矩阵的列向量。再基于样本矩阵以及特征向量矩阵建立工艺参数矩阵。
在具体实施过程中，预设阈值可以根据前K个主成分综合原始变量信息的能力设置。
可以将样本矩阵转换到特征向量矩阵中，以建立工艺参数矩阵。在一些可选的实施方式中，工艺参数矩阵可以参照如下表达式：
Z′m×k＝Zm×nWn×k＝[q1,q2,…,qk]m×k
其中，Z′m×k为工艺参数矩阵，Zm×n为上述样本矩阵，Wn×k为上述特征向量矩阵。
将上述标准化的样本数据和特征向量矩阵代入工艺参数矩阵中，就能够得到降维后的样本矩阵。在一些可选的实施方式中，降维后的样本矩阵可以参照如下表达式：
X′m×(k+3)＝[slew,load,q1,q2,…,qk,delay]m×(k+3)
其中，slew为输入信号斜率，load为输出负载，qk为第K个工艺参数仿真实际值，delay为延时标签信息，m为初始样本数据的行数。
在得到降维后的样本矩阵后，可以确定出降维后的样本矩阵中的工艺参数主成分分量符合预设要求，进而基于降维后的样本矩阵能够得到降维后样本数据。
步骤S103：基于预设的均值检验指标和标准差检验指标，从多种BP神经网络结构中确定出目标BP神经网络结构，并利用降维后样本数据对目标BP神经网络结构进行训练，得到目标预测模型。
神经网络可以用作一个通用的函数逼近器，一个两层的神经网络可以逼近任意的函数。BP神经网络是一种多层前馈神经网络，该网络的主要特点是信号前向传递，误差反向传播。在前向传递中，输入信号从输入层经隐含层逐层处理，直至输出层。每一层的神经元状态只影响下一层神经元状态。如果输出层得不到期望输出，则转入反向传播，根据预测误差调整神经网络权值和阈值，从而使BP神经网络的预测输出不断逼近期望输出。
在一些实施方式中，可以使用双隐含层BP神经网络对电路单元延时进行建模，即BP神经网络包括一个输入层、第一隐含层、第二隐含层以及一个输出层。输入层的节点数为K+2，输出层的节点数为1；隐含层的节点数对神经网络模型的误差有着直接影响，通常来说，神经网络预测误差随隐含层节点数的增加呈先减少后增加的趋势，可以结合经验公式对隐含层的节点数进行小规模建模仿真。
具体的，可以对每种BP神经网络结构进行多次建模，并计算多次建模的误差平均值和误差标准差，再将误差平均值满足均值检验指标，以及误差标准差满足标准差检验指标的BP神经网络结构确定为目标BP神经网络结构。
在具体实施过程中，可以记录每种BP神经网络结构的多次建模误差的总体平均值，多次建模误差的总体平均值可以基于多次建模的误差平均值以及误差标准差得到。举例来讲，建模次数可以是十次，对应的，建模十次误差的总体平均值可以按照如下公式计算得到：
Figure BDA0003763631050000091
其中，eμ为误差平均值，eσ为误差标准差，E为误差的总体平均值。
进一步地，可以选择多次建模误差的总体平均值最小的BP神经网络结构作为目标BP神经网络结构，从而能够尽可能避免由于不适合的BP神经网络结构引起的模型误差。
针对利用降维后样本数据对目标BP神经网络结构进行训练，具体的，可以将降维后样本数据划分为训练集样本数据和测试集样本数据，再初始化目标BP神经网络结构，接着利用训练集样本数据对目标BP神经网络结构的参数进行设置，以及利用测试集样本数据对目标BP神经网络结构进行验证。
在具体实施过程中，可以根据建模数据以及目标BP神经网络结构，确定目标BP神经网络输入层的节点数、第一隐含层的节点数、第二隐含层的节点数以及输出层的节点数。具体初始化第一隐含层、第二隐含层以及输出层之间的连接权值，以及初始化第一隐含层、第二隐含层以及输出层的阈值。
针对利用训练集样本数据对目标BP神经网络结构的参数进行设置，具体的，可以基于当前组样本的工艺参数仿真实际值、时序弧信息、输入层的节点数、隐含层的节点数、输出层的节点数、第一连接权值以及第一阈值，确定隐含层的输出。其中，第一连接权值为输入层与隐含层之间的连接权值。
在具体实施过程中，第一连接权值包括第一隐含层的连接权值和第二隐含层的连接权值；第一阈值包括第一隐含层的阈值和第二隐含层的阈值。
在一些实施方式中，可以按照如下公式计算得到第一隐含层的输出：
Figure BDA0003763631050000101
其中，H1j为第一隐含层的输出，f1为第一隐含层的激励函数，wij为第一隐含层与输入层的连接权值，xi为降维后样本数据，a1j为第一隐含层的阈值，l1为第一隐含层的节点数。
在一些实施方式中，可以按照如下公式计算得到第二隐含层的输出：
Figure BDA0003763631050000102
其中，H2j为第二隐含层的输出，f2为第二隐含层的激励函数，wjk为第二隐含层与第一隐含层的连接权值，a2j为第二隐含层的阈值，l2为第二隐含层的节点数。
针对上述激励函数，举例来讲，上述激励函数的表达形式可以参照如下：
Figure BDA0003763631050000103
可以基于隐含层的输出、第二连接权值以及第二阈值，确定出输出层的输出。其中，第二连接权值为隐含层与输出层之间的连接权值。
在一些实施方式中，可以按照如下公式计算得到输出层的输出：
Figure BDA0003763631050000111
其中，Og为输出层的输出，wkg为第二隐含层与输出层的连接权值，bk为输出层的阈值，l2为第二隐含层的节点数。
最后，可以根据输出层的输出和当前组样本的延时标签信息，计算出针对当前组样本的预测误差，并根据预测误差更新目标BP神经网络结构的连接权值和阈值。
举例来讲，在对目标BP神经网络结构进行参数设置后，可以利用该目标BP神经网络结构处理训练集样本数据，得到一个预测输出。当前组样本数据的延时标签信息可以作为期望输出，通过计算该预测输出与期望输出的差值，来得到预测误差。
针对利用测试集样本数据对目标BP神经网络结构进行验证，具体的，可以利用目标BP神经网络结构处理测试集样本数据得到延时信息。若延时信息不满足均值检验指标或标准差检验指标，则重新执行利用降维后样本数据对目标BP神经网络结构进行训练的步骤。
在具体实施过程中，延时信息不满足均值检验指标或标准差检验指标，可以是延时信息的均值误差较大或误差标准差较大，具体可以是延时信息的误差均值大于均值检验指标，或误差标准差大于标准差检验指标。
在重新训练目标BP神经网络结构的过程中，可以更改目标BP神经网络结构的参数，例如，更改目标BP神经网络结构的学习速率、激励函数、迭代次数等，直到目标BP神经网络结构得到的延时信息满足均值检验指标或标准差检验指标。
在一些实施方式中，均值检验指标可以是5％，标准差检验指标可以是5％。
第二方面，基于同一发明构思，本发明通过本发明的一实施例，提供了一种集成电路延时确定装置，请参见如图2所示，该集成电路延时确定装置可以包括：
数据获取单元201，用于获取样本集成电路在亚阈值电压状态下的初始样本数据，初始样本数据包括多组样本，每组样本包括工艺参数仿真实际值和延时标签信息。
数据处理单元202，用于通过对初始样本数据中每组样本的工艺参数仿真实际值进行主成分分析，保留每组样本中符合预设要求的工艺参数主成分分量，以得到降维后样本数据。
神经网络训练单元203，用于基于预设的均值检验指标和标准差检验指标，从多种BP神经网络结构中确定出目标BP神经网络结构，并利用降维后样本数据对目标BP神经网络结构进行训练，得到目标预测模型。
作为一种可选的实施方式，数据获取单元201，具体用于：
在亚阈值电压状态下对样本集成电路的时序弧延时进行蒙特卡洛仿真，得到原始样本数据；利用预设模型文件处理原始样本数据，得到初始样本数据。
作为一种可选的实施方式，数据处理单元202，包括：
计算子单元，用于针对每组样本，建立该组样本的工艺参数仿真实际值的样本矩阵，计算得到样本矩阵的协方差矩阵，确定出协方差矩阵的N个特征值及每个特征值所对应的特征向量，并按照N个特征值的从大到小进行依次累加，得到其中K个特征值的累积贡献率；其中，N、K均为正整数，K小于或等于N；
筛选子单元，用于检测到K个特征值的累计贡献率大于预设阈值时，将K个特征值对应的特征向量作为特征向量矩阵的列向量；基于样本矩阵以及特征向量矩阵建立工艺参数矩阵，并保留每组样本的工艺参数主成分分量。
作为一种可选的实施方式，神经网络训练单元203，包括：
神经网络选择子单元，用于对每种BP神经网络结构进行多次建模，并计算多次建模的误差平均值和误差标准差；将误差平均值满足均值检验指标，以及误差标准差满足标准差检验指标的BP神经网络结构确定为目标BP神经网络结构；
神经网络训练子单元，用于将降维后样本数据划分为训练集样本数据和测试集样本数据；初始化目标BP神经网络结构；利用训练集样本数据对目标BP神经网络结构的参数进行设置；利用测试集样本数据对目标BP神经网络结构进行验证。
作为一种可选的实施方式，神经网络训练子单元，具体用于：
基于当前组样本的工艺参数主成分分量、输入层的节点数、隐含层的节点数、输出层的节点数、第一连接权值以及第一阈值，确定隐含层的输出；第一连接权值为输入层与隐含层之间的连接权值；基于隐含层的输出、第二连接权值以及第二阈值，确定出输出层的输出；第二连接权值为隐含层与输出层之间的连接权值；根据输出层的输出和当前组样本的延时标签信息，计算出针对当前组样本的预测误差，并根据预测误差更新目标BP神经网络结构的连接权值和阈值；
利用目标BP神经网络结构处理测试集样本数据得到延时信息；若延时信息不满足均值检验指标或标准差检验指标，则重新执行利用降维后样本数据对目标BP神经网络结构进行训练的步骤。
由于本发明实施例所介绍的集成电路延时确定装置，为实施本发明实施例中集成电路延时确定方法所采用的电子设备，故而基于本发明实施例中所介绍的集成电路延时确定方法，本领域所属技术人员能够了解本实施例的电子设备的具体实施方式以及其各种变化形式，所以在此对于该电子设备如何实现本发明实施例中的方法不再详细介绍。只要本领域所属技术人员实施本发明实施例中集成电路延时确定方法所采用的电子设备，都属于本发明所欲保护的范围。
第三方面，基于同一发明构思，本发明实施例提供了一种集成电路延时确定设备，可以应用于需要确定延时信息的目标集成电路，旨在为目标集成电路预测出较为准确的延时信息。
参考图3所示，本发明实施例提供的集成电路延时确定设备，包括：存储器301、处理器302及存储在存储器上并可在处理器302上运行的代码，处理器302在执行代码时实现前文集成电路延时确定方法中的任一实施方式。
其中，在图3中，总线架构(用总线300来代表)，总线300可以包括任意数量的互联的总线和桥，总线300将包括由处理器302代表的一个或多个处理器和存储器301代表的存储器的各种电路链接在一起。总线300还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口305在总线300和接收器303和发送器304之间提供接口。接收器303和发送器304可以是同一个元件，即收发机，提供用于在传输介质上与各种其他装置通信的单元。处理器302负责管理总线300和通常的处理，而存储器301可以被用于存储处理器302在执行操作时所使用的数据。
上述本发明实施例中的技术方案，至少具有如下的技术效果或优点：
通过获取样本集成电路在亚阈值电压状态下的多组工艺参数仿真实际值和延时标签信息，并对每组工艺参数仿真实际值进行主成分分析，保留符合预设要求的工艺参数主成分分量，来得到降维后样本数据，既减轻了神经网络的学习时间，也提高了神经网络的预测准确度。在确定出目标BP神经网络结构后，利用降维后样本数据对目标BP神经网络结构进行训练得到目标预测模型，能够进一步提高目标预测模型的预测准确度。这样，便可以利用目标预测模型处理目标集成电路的工艺参数仿真实际值和时序弧，从而较为准确地预测目标集成电路的延时信息，进而有效提高了确定集成电路延时的准确性，以及实现了对多时序弧对应延时的确定。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机产品的流程图和/或方框图来描述的。应理解可由计算机指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种集成电路延时确定方法，其特征在于，包括：
获取样本集成电路在亚阈值电压状态下的初始样本数据，所述初始样本数据包括多组样本，每组样本包括工艺参数仿真实际值和延时标签信息；
通过对所述初始样本数据中每组样本的工艺参数仿真实际值进行主成分分析，保留每组样本中符合预设要求的工艺参数主成分分量，以得到降维后样本数据；
基于预设的均值检验指标和标准差检验指标，从多种BP神经网络结构中确定出目标BP神经网络结构，并利用所述降维后样本数据对所述目标BP神经网络结构进行训练，得到目标预测模型。
2.如权利要求1所述的方法，其特征在于，所述获取样本集成电路在亚阈值电压状态下的初始样本数据，包括：
在亚阈值电压状态下对所述样本集成电路的时序弧延时进行蒙特卡洛仿真，得到原始样本数据；
利用预设模型文件处理所述原始样本数据，得到所述初始样本数据。
3.如权利要求1所述的方法，其特征在于，所述通过对所述初始样本数据中每组样本的工艺参数仿真实际值进行主成分分析，包括：
针对每组样本，建立该组样本的工艺参数仿真实际值的样本矩阵，计算得到所述样本矩阵的协方差矩阵，确定出所述协方差矩阵的N个特征值及每个特征值所对应的特征向量，并按照N个特征值的从大到小进行依次累加，得到其中K个特征值的累积贡献率；其中，N、K均为正整数，K小于或等于N。
4.如权利要求3所述的方法，其特征在于，所述保留每组样本中符合预设要求的工艺参数主成分分量，包括：
当所述K个特征值的累计贡献率大于预设阈值时，将所述K个特征值对应的特征向量作为特征向量矩阵的列向量；
基于所述样本矩阵以及所述特征向量矩阵建立工艺参数矩阵，保留每组样本中符合预设要求的工艺参数主成分分量。
5.如权利要求1所述的方法，其特征在于，所述从多种BP神经网络结构中确定出目标BP神经网络结构，包括：
对每种BP神经网络结构进行多次建模，并计算所述多次建模的误差平均值和误差标准差；
将所述误差平均值满足所述均值检验指标，以及所述误差标准差满足所述标准差检验指标的BP神经网络结构确定为所述目标BP神经网络结构。
6.如权利要求1所述的方法，其特征在于，所述利用所述降维后样本数据对所述目标BP神经网络结构进行训练，包括：
将所述降维后样本数据划分为训练集样本数据和测试集样本数据；
初始化所述目标BP神经网络结构；
利用所述训练集样本数据对所述目标BP神经网络结构的参数进行设置；
利用所述测试集样本数据对所述目标BP神经网络结构进行验证。
7.如权利要求6所述的方法，其特征在于，所述目标BP神经网络结构包括输入层、隐含层以及输出层；所述利用所述训练集样本数据对所述目标BP神经网络结构的参数进行设置，包括：
基于当前组样本的工艺参数主成分分量、所述输入层的节点数、所述隐含层的节点数、所述输出层的节点数、第一连接权值以及第一阈值，确定所述隐含层的输出；所述第一连接权值为所述输入层与所述隐含层之间的连接权值；
基于所述隐含层的输出、第二连接权值以及第二阈值，确定出所述输出层的输出；所述第二连接权值为所述隐含层与所述输出层之间的连接权值；
根据所述输出层的输出和当前组样本的延时标签信息，计算出针对当前组样本的预测误差，并根据所述预测误差更新所述目标BP神经网络结构的连接权值和阈值。
8.如权利要求7所述的方法，其特征在于，所述利用所述测试集样本数据对所述目标BP神经网络结构进行验证，包括：
利用所述目标BP神经网络结构处理所述测试集样本数据得到延时信息；
若所述延时信息不满足所述均值检验指标或所述标准差检验指标，则重新执行所述利用所述降维后样本数据对所述目标BP神经网络结构进行训练的步骤。
9.一种集成电路延时确定装置，其特征在于，包括：
数据获取单元，用于获取样本集成电路在亚阈值电压状态下的初始样本数据，所述初始样本数据包括多组样本，每组样本包括工艺参数仿真实际值和延时标签信息；
数据处理单元，用于通过对所述初始样本数据中每组样本的工艺参数仿真实际值进行主成分分析，保留每组样本中符合预设要求的工艺参数主成分分量，以得到降维后样本数据；
神经网络训练单元，用于基于预设的均值检验指标和标准差检验指标，从多种BP神经网络结构中确定出目标BP神经网络结构，并利用所述降维后样本数据对所述目标BP神经网络结构进行训练，得到目标预测模型。
10.一种集成电路延时确定设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的代码，其特征在于，所述处理器执行所述代码时实现权利要求1-8中任一所述的方法。
CN202210879491.6A 2022-07-25 2022-07-25 一种集成电路延时确定方法、装置及设备 Pending CN115146569A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210879491.6A CN115146569A (zh) 2022-07-25 2022-07-25 一种集成电路延时确定方法、装置及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210879491.6A CN115146569A (zh) 2022-07-25 2022-07-25 一种集成电路延时确定方法、装置及设备

Publications (1)

Publication Number Publication Date
CN115146569A true CN115146569A (zh) 2022-10-04

Family

ID=83414117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210879491.6A Pending CN115146569A (zh) 2022-07-25 2022-07-25 一种集成电路延时确定方法、装置及设备

Country Status (1)

Country Link
CN (1) CN115146569A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116663465A (zh) * 2023-06-21 2023-08-29 南京邮电大学 基于深度学习的考虑mis效应的单元统计延时模型构建方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116663465A (zh) * 2023-06-21 2023-08-29 南京邮电大学 基于深度学习的考虑mis效应的单元统计延时模型构建方法
CN116663465B (zh) * 2023-06-21 2023-10-27 南京邮电大学 基于深度学习的考虑mis效应的单元统计延时模型构建方法

Similar Documents

Publication Publication Date Title
CN108304679A (zh) 一种自适应可靠性分析方法
US20180276527A1 (en) Processing Method Using Convolutional Neural Network, Convolutional Neural Network Learning Method, and Processing Device Including Convolutional Neural Network
CN110633859B (zh) 一种两阶段分解集成的水文序列预测方法
CN111461445B (zh) 短期风速预测方法、装置、计算机设备及存储介质
CN114384896A (zh) 轨道交通列控车载设备模拟电路级健康度预测方法及系统
CN111178537A (zh) 一种特征提取模型训练方法及设备
Waheeb et al. Nonlinear autoregressive moving-average (narma) time series forecasting using neural networks
CN115146569A (zh) 一种集成电路延时确定方法、装置及设备
CN112766402A (zh) 算法选择方法、装置和电子设备
CN112613617A (zh) 基于回归模型的不确定性估计方法和装置
Subramani et al. Artificial neural network based voltage stability analysis in power system
US10803218B1 (en) Processor-implemented systems using neural networks for simulating high quantile behaviors in physical systems
CN113537614A (zh) 电网工程造价预测模型的构建方法、系统、设备及介质
Xu et al. Meta-learning via weighted gradient update
CN111783930A (zh) 一种基于路径状态的神经网络测试充分性评估方法
CN112346995B (zh) 一种基于银行业的测试风险预估模型的构建方法及装置
Nasser et al. Power modeling on FPGA: A neural model for RT-level power estimation
CN115146580A (zh) 基于特征选择和深度学习的集成电路路径延时预测方法
CN113973061A (zh) 电路时延预测方法、装置、终端设备和可读存储介质
CN104537224A (zh) 基于自适应学习算法的多状态系统可靠性分析方法及系统
CN114925895A (zh) 维修器材预测方法、终端及存储介质
CN114238106A (zh) 测试时间预测方法及装置、电子设备、存储介质
CN112242959B (zh) 微服务限流控制方法、装置、设备及计算机存储介质
CN111026661B (zh) 一种软件易用性全面测试方法及系统
CN113822441A (zh) 决策模型训练方法、装置、终端设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination