CN106658949A - 一种阶梯板及其制作方法 - Google Patents
一种阶梯板及其制作方法 Download PDFInfo
- Publication number
- CN106658949A CN106658949A CN201710044678.3A CN201710044678A CN106658949A CN 106658949 A CN106658949 A CN 106658949A CN 201710044678 A CN201710044678 A CN 201710044678A CN 106658949 A CN106658949 A CN 106658949A
- Authority
- CN
- China
- Prior art keywords
- layers
- chip layer
- copper
- line
- cover region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052802 copper Inorganic materials 0.000 claims abstract description 54
- 239000010949 copper Substances 0.000 claims abstract description 54
- 239000000084 colloidal system Substances 0.000 claims description 19
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000000608 laser ablation Methods 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims description 9
- 238000003754 machining Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 15
- 238000002679 ablation Methods 0.000 abstract description 7
- 239000003292 glue Substances 0.000 abstract 3
- 239000003365 glass fiber Substances 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 7
- 239000011162 core material Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 241000446313 Lamella Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Laser Beam Processing (AREA)
Abstract
本发明公开了一种阶梯板，包括第一面铜层、第一PP层、第一芯片层、第二PP层、第二面铜层，本发明还公开了该阶梯板的制作方法。本发明中，只要使用激光烧蚀掉空腔中的纯胶体以及开盖区范围内未经过开窗处理的第一PP层，然后使用外力将揭盖区与本体区进行分离，即可将第一芯片层上表面的线路部分裸露在外界，不会损伤第一芯片层上位于开盖区中的线路并且第一芯片层上没有残胶遗留，能解决因芯板上方的基材中玻纤密度不均(过低或过高)，在使用激光烧蚀基材的时候，有可能烧伤开盖区范围内的线路或烧蚀不彻底使得芯板上有残胶遗留的问题。
Description
技术领域
发明涉及电路板制作技术领域，特别涉及一种阶梯板及其制作方法。
背景技术
PCB板是提供电子元器件在安装与互连时的主要支撑，其依照电路设计，将连接电路零件的电气布线绘制成布线图形，并利用机械加工、表面处理等方式，在绝缘体上使电气导体重现。随着电子行业日新月异的变化，电子产品向着轻、薄、短、小型化发展，相应的PCB板也面临高精度、细线化、高密度的挑战。
现有阶梯板制作技术中，需对PCB板进行开盖处理，使得PCB板内层芯板的线路部分裸露在外界，即直接使用激光烧蚀内层芯板上方的基材(基材为树脂和玻纤)，但在此操作过程中，有一定缺点：
(1)当基材中玻纤密度过低时，使用激光进行开盖，激光烧穿芯板上方的基材和保护胶层，进而有可能烧伤芯板上开盖区的线路，对芯板造成损伤，严重时会毁坏整个芯板，造成浪费。
(2)当基材中玻纤密度过高时，在使用激光烧蚀内层芯板上方的基材的时候，有可能造成烧蚀不彻底，容易造成芯板上有残胶遗留，甚至无法进行揭盖工序，而导致PCB板无法使用。
发明内容
为了克服现有技术的不足，发明的目的在于提供一种阶梯板及其制作方法，只要使用激光烧蚀掉空腔中的纯胶体以及开盖区范围内未经过开窗处理的第一PP层，然后使用外力将揭盖区与本体区进行分离，即可将第一芯片层上表面的线路部分裸露在外界，不会损伤第一芯片层上位于开盖区的线路并且第一芯片层上没有残胶遗留，能解决因芯板上方的基材中玻纤密度不均(过低或过高)，在使用激光烧蚀基材的时候，有可能烧伤开盖区范围内的线路或烧蚀不彻底使得芯板上有残胶遗留的问题。
发明的目的采用以下技术方案实现：
一种阶梯板，包括第一面铜层、第一PP层、第一芯片层、第二PP层、第二面铜层，第一PP层上进行开窗处理形成揭盖区、开盖区和本体区，使得揭盖区和本体区之间形成有空腔，空腔位于开盖区内，第一面铜层、第一PP层、第一芯片层、第二PP层和第二面铜层依次压合在一起。
优选的，还包括保护胶层，保护胶层位于揭盖区和第一芯片层之间，保护胶层上表面和揭盖区下表面相接触，保护胶层下表面和第一芯片层上表面相接触。
优选的，第一芯片层上设有底铜部。
优选的，第一芯片层上还设有图形部，图形部和底铜部并行分布于第一芯片层上。
优选的，还包括第三PP层和第二芯片层，所述第一面铜层、第一PP层、第一芯片层、第三PP层、第二芯片层、第二PP层和第二面铜层依次压合在一起。
优选的，还包括第四PP层和第三芯片层，第一面铜层、第一PP层、第一芯片层、第三PP层、第二芯片层、第四PP层、第三芯片层、第二PP层和第二面铜层依次压合在一起。
优选的，第一PP层和第一芯片层铆合固定在一起。
一种阶梯板的制作方法，其特征在于：包括以下步骤：
S101、对第一芯片层的外表面进行棕化处理，再用UV镭射对保护胶层进行切割处理，然后用自动贴膜机将经过切割处理的保护胶层转贴到第一芯片层的上表面，
S102、对第一PP层进行开窗处理形成揭盖区、开盖区和本体区，并使得保护胶层位于揭盖区下方，然后将第一PP层和第一芯片层进行铆合固定，使得所述揭盖区和本体区之间形成有空腔，并保证空腔位于开盖区内，
S103、第一面铜层、第一PP层、第一芯片层、第二PP层和第二面铜层依次压合在一起，使得开盖区内的空腔充满纯胶体，
S104、用激光烧蚀填充在空腔内的纯胶体以及开盖区范围内未经过开窗处理的第一PP层，使得所述开盖区中露出第一芯片层上表面，然后撕去所述保护胶层以及位于保护胶层上方的第一PP层和第一面铜层，完成对揭盖区进行揭盖工序。
优选的，所述开窗处理采用刀模冲切方式或者锣边机加工方式获得。
优选的，对揭盖区进行揭盖工序时，保护胶层随着揭盖区的揭开从第一芯片层上脱离，残留在第一芯片层上的保护胶层残留物用Plasma清洗工艺除去。
相比现有技术，发明的有益效果在于：在第一PP层上进行开窗处理形成揭盖区、开盖区和本体区，促使揭盖区和本体区之间形成有空腔，并保证空腔位于开盖区内，然后将第一面铜层、第一PP层、第一芯片层、第二PP层和第二面铜层依次压合在一起，使得开盖区内的空腔充满纯胶体，使用激光烧蚀掉空腔中的纯胶体以及开盖区范围内未经过开窗处理的第一PP层，然后使用外力将揭盖区与本体区进行分离，即可将第一芯片层上表面的线路部分裸露在外界，不会损伤第一芯片层上位于开盖区的线路并且第一芯片层上没有残胶遗留，能解决因芯板上方的基材中玻纤密度不均(过低或过高)，在使用激光烧蚀基材的时候，有可能烧伤开盖区范围内的线路或烧蚀不彻底使得芯板上有残胶遗留的问题。
附图说明
图1为本发明阶梯板的一种实施方式的结构示意图。
图2为图1所示A部的放大结构示意图。
图3为图1所示阶梯板中第一PP层的结构示意图。
图4为本发明阶梯板中第一芯片层的局部剖视结构示意图。
图5为本发明阶梯板的另一种实施方式的结构示意图。
图6为本发明阶梯板的第三种实施方式的结构示意图。
图7为图1所示阶梯板的制作方法的流程原理示意框图。
图中：1、第一面铜层；2、第一PP层；21、揭盖区；22、本体区；23、空腔；3、第一芯片层；31、图形部；32、底铜部；4、第二PP层；5、第二面铜层；6、保护胶层；7、第三PP层；8、第二芯片层；101、第四PP层；102、第三芯片层。
具体实施方式
下面，结合附图以及具体实施方式，对发明做进一步描述：
实施例一
请参见图1-图4，本发明涉及一种阶梯板，包括第一面铜层1、第一PP层2、第一芯片层3、第二PP层4、第二面铜层5和保护胶层6。
对第一芯片层3的外表面进行棕化处理，再用UV镭射对保护胶层6进行切割处理，然后用自动贴膜机将经过切割处理的保护胶层6转贴到第一芯片层3的上表面。
第一芯片层3的上表面成型图形部31，此图形部31为有效线路分布图形。对第一PP层2进行开窗处理形成揭盖区21、开盖区和本体区22(图3中空腔23和虚线内部分共同构成开盖区)，并使得保护胶层6位于揭盖区21下方，然后将第一PP层2中的揭盖区21、本体区22和第一芯片层3进行铆合固定，使得揭盖区21和本体区22之间形成有空腔23，空腔23位于开盖区内。由于第一PP层2和第一芯片层3铆合固定在一起，可以防止压合时第一PP层2和第一芯片层3出现错位的情况，从而影响第一芯片层3中的有效线路分布图形和第一PP层2之间的位置关系。
本实施方式中，空腔23的宽度为8mm。在其他实施方式中，空腔23的宽度也可以为9mm或者10mm，只要空腔23的宽度大于8mm即可。
其中，保护胶层6位于第一PP层2中的揭盖区21和第一芯片层3之间，即保护胶层6上表面和揭盖区21下表面相接触，保护胶层6下表面和第一芯片层3上表面相接触，其中，揭盖区21、保护胶层6和第一芯片层3依次叠合在一起呈阶梯结构，而且保护胶层6上表面积大于揭盖区21下表面积，本体区22和第一芯片层3之间的边缘线与护胶层边缘线之间的距离为0.25mm，使得在进行揭盖程序的时候，方便对揭盖区21进行揭盖。
本实施方式中，本体区22和第一芯片层3之间的边缘线与护胶层边缘线之间的距离为0.25mm。在其他实施方式中，本体区22和第一芯片层3之间的边缘线与护胶层边缘线之间的距离可以大于0.25mm。
本实施方式中，第一PP层2和第一芯片层3以铆合的方式固定在一起。在其他实施方式中，第一PP层2和第一芯片层3以熔合的方式固定在一起。只要保证压合时第一PP层2和第一芯片层3不会出现错位的情况即可。
将第一面铜层1、第一PP层2、第一芯片层3、第二PP层4和第二面铜层5依次压合在一起，使得开盖区内的空腔23充满纯胶体(纯胶体为纯树脂而且不含玻纤)。在第一芯片层3的上表面还成型有底铜部32，由于图形部31和底铜部32并行分布于第一芯片层3的上表面，在用激光(CO2镭射光)烧蚀填充在空腔23中的纯胶体时，可以将第一芯片层3中的图形部31裸露在外界，方便对PCB板进行使用，而底铜部32可以防止激光烧伤底铜部32下面的底层基材。
第一PP层2和第二PP层4均为半固化片，半固化片的厚度为42.7um。
在使用激光(CO2镭射光)烧蚀填充在空腔23内的纯胶体以及开盖区范围内未经过开窗处理的第一PP层2(开盖区范围内未经过开窗处理的第一PP层2为图3中虚线内部分)完毕的时候，用外力揭开揭盖区21，揭盖区21的保护胶层6以及黏附在保护胶层6上方的第一PP层2和第一面铜层1一起从第一芯片层3的上表面脱离，可以防止树脂残留在揭盖区21下方的第一芯片层3上，使得揭盖区21下方第一芯片层3上的有效线路分布图形不会有树脂残留，可以很好地为元器件的固定腾出空间。
阶梯板的制作方法的流程原理如图7所示，包括以下步骤：
S201、对第一芯片层3的外表面进行棕化处理，再用UV镭射对保护胶层6进行切割处理，然后用自动贴膜机将经过切割处理的保护胶层6转贴到第一芯片层3的上表面；
S202、采用刀模冲切方式对第一PP层2进行开窗处理形成揭盖区21、开盖区和本体区22，并使得保护胶层6位于揭盖区21下方，然后将第一PP层2和第一芯片层3进行铆合固定，使得所述揭盖区21和本体区22之间形成有空腔23，并保证空腔23位于开盖区内；
S203、将第一面铜层1、第一PP层2、第一芯片层3、第二PP层4和第二面铜层5依次压合在一起，使得开盖区内的空腔23充满纯胶体；
S204、用激光依次烧蚀掉空腔23上方的第一面铜层1、开盖区范围内未经过开窗处理的第一PP层2和填充在空腔23内的纯胶体，由于第一PP层2中的揭盖区21、保护胶层6和第一芯片层3依次叠合在一起呈阶梯结构，使得空腔23中露出第一芯片层3上表面，然后撕去所述保护胶层6以及位于保护胶层6上方的第一PP层2和第一面铜层1，完成对揭盖区21进行揭盖工序。对揭盖区21进行揭盖工序时，保护胶层6随着揭盖区21的揭开从第一芯片层3上脱离，残留在第一芯片层3上的保护胶层6残留物用Plasma清洗工艺除去。
本实施方式中，步骤S202中的开窗处理采用刀模冲切方式。在其他实施方式中，步骤S202中的开窗处理可以采用锣边机加工方式。
实施例二
请参见图5，本发明涉及一种阶梯板，还包括第三PP层7和第二芯片层8，第三PP层7为半固化片，半固化片的厚度为42.7um。
与实施例一不同的是，本实施例中，所述第一面铜层1、第一PP层2、第一芯片层3、第三PP层7、第二芯片层8、第二PP层4和第二面铜层5依次压合在一起。
实施例三
请参见图6，本发明涉及一种阶梯板，还包括第四PP层101和第三芯片层102，第四PP层101为半固化片，半固化片的厚度为42.7um。
与实施例二不同的是，本实施例中，所述第一面铜层1、第一PP层2、第一芯片层3、第三PP层7、第二芯片层8、第四PP层101和第三芯片层102、第二PP层4和第二面铜层5依次压合在一起。
使用本发明时，在第一PP层2上进行开窗处理设有揭盖区21、开盖区和本体区22，再将第一PP层2中的揭盖区21、本体区22和第一芯片层3进行铆合固定，使得第一PP层2中揭盖区21和本体区22之间形成有空腔23，空腔23位于开盖区内，然后将第一面铜层1、第一PP层2、第一芯片层3、第二PP层4和第二面铜层5依次压合在一起，使得开盖区内的空腔23充满纯胶体，用激光依次烧蚀掉空腔23上方的第一面铜层1和空腔23内的纯胶体以及开盖区范围内未经过开窗处理的第一PP层2，然后使用外力将揭盖区21与本体区22进行分离，即可将第一芯片层2上表面的线路部分裸露在外界，不会损伤第一芯片层3上位于开盖区的线路；另外，由于保护胶层6位于揭盖区21和第一芯片层3之间，在使用激光烧蚀填充在空腔23内的纯胶体以及开盖区范围内未经过开窗处理的第一PP层2完毕的时候，然后使用外力撕去所述保护胶层6以及位于保护胶层6上方的第一PP层2和第一面铜层1，即使用外力揭开揭盖区21，可能残留在保护胶层6上的纯胶体会随着揭盖区21和保护胶层6一起脱离第一芯片，防止纯胶体残留在揭盖区21下方的第一芯片层3上，使得揭盖区21下方第一芯片层3上的有效线路分布图形不会有纯胶体残留，可以很好地为元器件的固定腾出空间。能解决因芯板上方的基材中玻纤密度不均(过低或过高)，在使用激光烧蚀基材的时候，有可能烧伤开盖区范围内的线路或烧蚀不彻底使得芯板上有残胶遗留的问题。
对本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于发明权利要求的保护范围之内。
Claims (10)
1.一种阶梯板，其特征在于：包括第一面铜层、第一PP层、第一芯片层、第二PP层、第二面铜层，
所述第一PP层上进行开窗处理形成揭盖区、开盖区和本体区，使得所述揭盖区和本体区之间形成有空腔，所述空腔位于开盖区内，
所述第一面铜层、第一PP层、第一芯片层、第二PP层和第二面铜层依次压合在一起。
2.根据权利要求1所述的阶梯板，其特征在于：还包括保护胶层，所述保护胶层位于揭盖区和第一芯片层之间，所述保护胶层上表面和揭盖区下表面相接触，所述保护胶层下表面和第一芯片层上表面相接触。
3.根据权利要求2所述的阶梯板，其特征在于：所述第一芯片层上设有底铜部。
4.根据权利要求3所述的阶梯板，其特征在于：所述第一芯片层上还设有图形部，所述图形部和底铜部并行分布于第一芯片层上。
5.根据权利要求2所述的阶梯板，其特征在于：还包括第三PP层和第二芯片层，所述第一面铜层、第一PP层、第一芯片层、第三PP层、第二芯片层、第二PP层和第二面铜层依次压合在一起。
6.根据权利要求5所述的阶梯板，其特征在于：还包括第四PP层和第三芯片层，所述第一面铜层、第一PP层、第一芯片层、第三PP层、第二芯片层、第四PP层、第三芯片层、第二PP层和第二面铜层依次压合在一起。
7.根据权利要求1-6中任一项所述的阶梯板，其特征在于：所述第一PP层和第一芯片层铆合固定在一起。
8.一种阶梯板的制作方法，其特征在于：包括以下步骤：
S101、对第一芯片层的外表面进行棕化处理，再用UV镭射对保护胶层进行切割处理，然后用自动贴膜机将经过切割处理的保护胶层转贴到第一芯片层的上表面，
S102、对第一PP层进行开窗处理形成揭盖区、开盖区和本体区，并使得保护胶层位于揭盖区下方，然后将第一PP层和第一芯片层进行铆合固定，使得所述揭盖区和本体区之间形成有空腔，并保证空腔位于开盖区内，
S103、所述第一面铜层、第一PP层、第一芯片层、第二PP层和第二面铜层依次压合在一起，使得所述开盖区内的空腔充满纯胶体，
S104、用激光烧蚀填充在空腔内的纯胶体以及开盖区范围内未经过开窗处理的第一PP层，使得所述开盖区中露出第一芯片层上表面，然后撕去所述保护胶层以及位于保护胶层上方的第一PP层和第一面铜层，完成对揭盖区进行揭盖工序。
9.根据权利要求8所述的阶梯板的制作方法，其特征在于：所述开窗处理采用刀模冲切方式或者锣边机加工方式获得。
10.根据权利要求9所述的阶梯板的制作方法，其特征在于：对揭盖区进行揭盖工序时，保护胶层随着揭盖区的揭开从第一芯片层上脱离，残留在第一芯片层上的保护胶层残留物用Plasma清洗工艺除去。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710044678.3A CN106658949A (zh) | 2017-01-19 | 2017-01-19 | 一种阶梯板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710044678.3A CN106658949A (zh) | 2017-01-19 | 2017-01-19 | 一种阶梯板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106658949A true CN106658949A (zh) | 2017-05-10 |
Family
ID=58842264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710044678.3A Pending CN106658949A (zh) | 2017-01-19 | 2017-01-19 | 一种阶梯板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106658949A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108990319A (zh) * | 2018-08-01 | 2018-12-11 | 广州美维电子有限公司 | 一种阶梯板压合叠构及其制作方法 |
| CN110139506A (zh) * | 2019-05-27 | 2019-08-16 | 深圳市强达电路有限公司 | 一种台阶印制电路板及其制作方法 |
| CN112105175A (zh) * | 2020-11-09 | 2020-12-18 | 广东科翔电子科技股份有限公司 | 一种具有空气腔的不对称多层刚挠结合板的工艺方法 |
| CN112543561A (zh) * | 2019-09-23 | 2021-03-23 | 庆鼎精密电子（淮安）有限公司 | 具空腔结构的线路板的制作方法 |
| CN113891583A (zh) * | 2021-09-27 | 2022-01-04 | 九江明阳电路科技有限公司 | Pcb揭盖板防分层压合方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2608641A1 (fr) * | 2011-12-23 | 2013-06-26 | Compagnie Industrielle Et Financiere D'ingenierie (Ingenico) | Dispositif de protection d'un circuit imprimé électronique. |
| CN103826395A (zh) * | 2014-01-17 | 2014-05-28 | 上海美维电子有限公司 | 印刷线路板的加工方法 |
| CN105424674A (zh) * | 2015-11-03 | 2016-03-23 | 华南师范大学 | 一种基于离子刻蚀制备表面拉曼增强活性基底的方法 |
-
2017
- 2017-01-19 CN CN201710044678.3A patent/CN106658949A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2608641A1 (fr) * | 2011-12-23 | 2013-06-26 | Compagnie Industrielle Et Financiere D'ingenierie (Ingenico) | Dispositif de protection d'un circuit imprimé électronique. |
| CN103826395A (zh) * | 2014-01-17 | 2014-05-28 | 上海美维电子有限公司 | 印刷线路板的加工方法 |
| CN105424674A (zh) * | 2015-11-03 | 2016-03-23 | 华南师范大学 | 一种基于离子刻蚀制备表面拉曼增强活性基底的方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108990319A (zh) * | 2018-08-01 | 2018-12-11 | 广州美维电子有限公司 | 一种阶梯板压合叠构及其制作方法 |
| CN108990319B (zh) * | 2018-08-01 | 2023-12-05 | 广州美维电子有限公司 | 一种阶梯板压合叠构及其制作方法 |
| CN110139506A (zh) * | 2019-05-27 | 2019-08-16 | 深圳市强达电路有限公司 | 一种台阶印制电路板及其制作方法 |
| CN112543561A (zh) * | 2019-09-23 | 2021-03-23 | 庆鼎精密电子（淮安）有限公司 | 具空腔结构的线路板的制作方法 |
| CN112105175A (zh) * | 2020-11-09 | 2020-12-18 | 广东科翔电子科技股份有限公司 | 一种具有空气腔的不对称多层刚挠结合板的工艺方法 |
| CN113891583A (zh) * | 2021-09-27 | 2022-01-04 | 九江明阳电路科技有限公司 | Pcb揭盖板防分层压合方法 |
| CN113891583B (zh) * | 2021-09-27 | 2023-07-07 | 九江明阳电路科技有限公司 | Pcb揭盖板防分层压合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106658949A (zh) | 一种阶梯板及其制作方法 | |
| CN103635023B (zh) | 电路板的制作方法 | |
| KR101880840B1 (ko) | 배터리 결함을 감소시키기 위한 디바이스 및 방법 | |
| CN102855816B (zh) | 具有可挠性基板的显示装置及其制造方法 | |
| CN105895625B (zh) | 用于邻近传感器的晶片级封装 | |
| CN103413785A (zh) | 芯片切割方法及芯片封装方法 | |
| KR100847933B1 (ko) | 스크라이빙 동안의 보호층 | |
| CN105163526A (zh) | 一种阶梯槽的制作方法及包含阶梯槽的印制电路板 | |
| CN104637967A (zh) | 封装方法及封装结构 | |
| CN103413798A (zh) | 芯片结构、芯片封装结构 | |
| CN102194720A (zh) | 连接用焊盘的制造方法 | |
| CN101924083B (zh) | 半导体封装件及其制造方法 | |
| JP7237403B2 (ja) | 太陽電池の切断・不動態化の一体化加工方法及びその太陽電池 | |
| CN110190389A (zh) | 一种天线板及其制作方法 | |
| CN206533606U (zh) | 一种阶梯板 | |
| CN103426836B (zh) | 感测元件封装结构及其制作方法 | |
| CN103929885B (zh) | 保护pcb台阶板台阶面线路图形的加工方法 | |
| CN205989120U (zh) | 再生墨盒去膜设备 | |
| US20210159151A1 (en) | Sensing device and manufacturing method thereof | |
| JP2018512722A (ja) | 電子コンポーネントを製造するための方法 | |
| JP5546363B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101145800B1 (ko) | 퓨즈를 구비한 반도체 장치 및 그 제조방법 | |
| JPH03169049A (ja) | 半導体集積回路 | |
| TWI676121B (zh) | 製造電極薄膜之方法 | |
| KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170510 |