CN106656876B - 一种应用于serdes接收端的连续时间线性自适应均衡器电路 - Google Patents

一种应用于serdes接收端的连续时间线性自适应均衡器电路 Download PDF

Info

Publication number
CN106656876B
CN106656876B CN201510709268.7A CN201510709268A CN106656876B CN 106656876 B CN106656876 B CN 106656876B CN 201510709268 A CN201510709268 A CN 201510709268A CN 106656876 B CN106656876 B CN 106656876B
Authority
CN
China
Prior art keywords
gain
control module
receiving end
continuous time
time linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510709268.7A
Other languages
English (en)
Other versions
CN106656876A (zh
Inventor
徐震
唐重林
项骏
刘寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201510709268.7A priority Critical patent/CN106656876B/zh
Publication of CN106656876A publication Critical patent/CN106656876A/zh
Application granted granted Critical
Publication of CN106656876B publication Critical patent/CN106656876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种应用于SERDES接收端的连续时间线性自适应均衡器电路，如图1所示。输入差分信号首先通过增益级(Gain Stage)进行放大处理，再由Sampler电路对增益级的输出信号进行采样，采样信息输入到数字控制模块（Digital FSM），根据算法处理结果调整输出码Adapt_code<7:0>，Adapt_code<7:0>反馈输入到增益控制模块（Gain Control Module），增益控制模块动态产生控制电压（Control Voltage）调整增益级的增益实现对输入信号的再均衡。

Description

一种应用于SERDES接收端的连续时间线性自适应均衡器电路
技术领域
本发明涉及集成电路技术领域，特别是SERDES接收端的自适应均衡器电路的设计。
背景技术
在串行信号通信中，随着传输信号速率不断提高，信号在传输路径中的衰减越来越严重。由于信道低通特性引入的ISI jitter对接收端信号误码率（BER）的影响不断凸显，对自适应均衡器电路的设计要求不断提高。
发明内容
本发明为了解决上述问题，采用数字算法自适应控制，结合Cheery-Hooper放大器提供的宽带性能，提出了一种连续时间线性自适应均衡器电路设计。该电路能够根据输入信号的衰减水平，自动调整均衡器的增益对输入信号进行补偿，达到降低ISI jitter，提高信号误码率的目的。
本发明的技术方案如下：
一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：输入差分信号首先通过增益级(Gain Stage)进行放大处理，再由Sampler电路对增益级的输出信号进行采样，采样信息输入到数字控制模块（Digital FSM），根据算法处理结果调整输出码Adapt_code<7:0>，Adapt_code<7:0>反馈输入到增益控制模块（Gain Control Module），增益控制模块动态产生控制电压（Control Voltage）调整增益级的增益实现对输入信号的再均衡。
所述均衡器增益级(Gain Stage)采用类似Cherry-Hooper放大器结构，在M3和M4的源极之间增加以并联形式连接的简并电阻和简并电容，简并电阻使用可变电阻Rs，简并电容使用MOS管电容M5和M6，可以针对输入信号在规定频点处提供等间隔均匀分布的8档增益。
所述均衡器增益控制模块（Gain Control Module）由9个电阻在电源电位和地电位串联组成，8个电阻分压节点分别由开关连接到M5、M6的源极和漏极连接处，8个开关分别由数字控制模块（Digital FSM）的输出码字Adapt_code<7:0>控制。
所述Sampler采样过程，由均衡器增益级(Gain Stage)处理的输入差分信号，再由两对正交时钟差分信号（CKI/CKIB 、CKQ/CKQB）分别通过两个相同的Sampler（Sampler_Edge/ Sampler_Level）采样，代表输入信号的Edge信息和Level信息，其中两对时钟信号由接收端CDR电路提供。Sampler输出的采样信号，输出到数字控制模块（Digital FSM），经过数字算法处理后，输出温度计码字Adapt_code<7:0>，反馈输入到均衡器的增益控制模块。
所述均衡器增益级(Gain Stage)和增益控制模块（Gain Control Module）在具体实施时，可以合并称为Boost Stage。
本发明的有益效果如下：
可以实现针对在串行信号通信中接收端输入信号的自适应均衡作用，有效消除在信道中引入的ISI jitter，提高接收端信号的BER性能。
附图说明
图1为本发明的模块级联框图。
图2为本发明的具体实施整体结构示意图。
图3为本发明的Boost Stage电路结构示意图。
具体实施方式
如图2所示，该图为本发明的具体实施整体结构示意图，如图3所示，该图为本发明的Boost Stage电路结构示意图。
一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：输入差分信号首先通过增益级(Gain Stage)进行放大处理，再由Sampler电路对增益级的输出信号进行采样，采样信息输入到数字控制模块（Digital FSM），根据算法处理结果调整输出码Adapt_code<7:0>， Adapt_code<7:0>反馈输入到增益控制模块（Gain ControlModule），增益控制模块动态产生控制电压（Control Voltage）调整增益级的增益实现对输入信号的再均衡。
所述均衡器增益级(Gain Stage)采用类似Cherry-Hooper放大器结构，在M3和M4的源极之间增加以并联形式连接的简并电阻和简并电容，简并电阻使用可变电阻Rs，简并电容使用MOS管电容M5和M6，可以针对输入信号在规定频点处提供等间隔均匀分布的8档增益。
所述均衡器增益控制模块（Gain Control Module）由9个电阻在电源电位和地电位串联组成，8个电阻分压节点分别由开关连接到M5、M6的源极和漏极连接处，8个开关分别由数字控制模块（Digital FSM）的输出码字Adapt_code<7:0>控制。
所述Sampler采样过程，由均衡器增益级(Gain Stage)处理的输入差分信号，再由两对正交时钟差分信号（CKI/CKIB 、CKQ/CKQB）分别通过两个相同的Sampler（Sampler_Edge/ Sampler_Level）采样，代表输入信号的Edge信息和Level信息，其中两对时钟信号由接收端CDR电路提供。Sampler输出的采样信号，输出到数字控制模块（Digital FSM），经过数字算法处理后，输出温度计码字Adapt_code<7:0>，反馈输入到均衡器的增益控制模块。
所述均衡器增益级(Gain Stage)和增益控制模块（Gain Control Module）在具体实施时，可以合并称为Boost Stage。

Claims (9)

1.一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：输入差分信号首先通过增益级(Gain Stage)进行放大处理，再由Sampler电路对增益级的输出信号进行采样，采样信息输入到数字控制模块(Digital FSM)，根据算法处理结果调整输出码Adapt_code<7:0>，Adapt_code<7:0>反馈输入到增益控制模块(Gain Control Module)，增益控制模块动态产生控制电压(Control Voltage)调整增益级的增益实现对输入信号的再均衡；
所述增益级(Gain Stage)采用Cherry-Hooper放大器结构，在M3和M4的源极之间增加以并联形式连接的简并电阻和简并电容，简并电阻使用可变电阻Rs，简并电容使用MOS管电容M5和M6，可以针对输入信号在规定频点处提供等间隔均匀分布的8档增益。
2.根据权利要求1所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：均衡器增益级(Gain Stage)的源极简并电容使用MOS电容M5和M6，M5、M6的栅极分别连接到M3、M4的源极，M5和M6的源极和漏极连接在一起由增益控制模块(GainControl Module)控制。
3.根据权利要求2所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：均衡器增益控制模块(Gain Control Module)通过调整MOS电容M5和M6的源极和漏极连接处的电压，改变源极简并电容的电容值，实现等间隔均匀分布的8档增益。
4.根据权利要求2所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：均衡器增益控制模块(Gain Control Module)由电阻R1-R9在电源电位和地电位串联组成，电阻R1-R8分压节点分别由开关连接到M5、M6的源极和漏极连接处，8个开关分别由数字控制模块(Digital FSM)的输出码字Adapt_code<7:0>控制。
5.根据权利要求4所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：均衡器增益控制模块(Gain Control Module)中R1和R9根据增益级放大器的频点和增益调整范围要求，由M5和M6的MOS管C-V特性曲线决定，R2-R8的阻值根据增益级放大器在指定频点提供的等间隔均匀分布8档增益要求，由M5和M6的MOS管C-V特性曲线决定。
6.根据权利要求4所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：均衡器增益控制模块(Gain Control Module)中，R1-R9的版图设计需考虑工艺影响，每个电阻设计为固定电阻单元的串联或者并联组合，以提高控制电压的精度，减小误差影响。
7.根据权利要求1所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：经过均衡器增益级(Gain Stage)处理的输入差分信号，再由两对正交时钟差分信号(CKI/CKIB、CKQ/CKQB)分别通过两个相同的Sampler采样，代表输入信号的Edge信息和Level信息，其中两对时钟信号由接收端CDR电路提供。
8.根据权利要求1所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：Sampler输出的采样信号，输出到数字控制模块(Digital FSM)，经过数字算法处理后，输出温度计码字Adapt_code<7:0>，反馈输入到均衡器的增益控制模块。
9.根据权利要求1所述一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：环路稳定之后，经过均衡器增益级(Gain Stage)处理的输入差分信号，再由CDR电路恢复的时钟信号(CKQ/CKQB)通过Sampler采样，即为接收端恢复的输入串行信号。
CN201510709268.7A 2015-10-28 2015-10-28 一种应用于serdes接收端的连续时间线性自适应均衡器电路 Active CN106656876B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510709268.7A CN106656876B (zh) 2015-10-28 2015-10-28 一种应用于serdes接收端的连续时间线性自适应均衡器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510709268.7A CN106656876B (zh) 2015-10-28 2015-10-28 一种应用于serdes接收端的连续时间线性自适应均衡器电路

Publications (2)

Publication Number Publication Date
CN106656876A CN106656876A (zh) 2017-05-10
CN106656876B true CN106656876B (zh) 2019-07-09

Family

ID=58815531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510709268.7A Active CN106656876B (zh) 2015-10-28 2015-10-28 一种应用于serdes接收端的连续时间线性自适应均衡器电路

Country Status (1)

Country Link
CN (1) CN106656876B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3675442A1 (en) * 2018-12-29 2020-07-01 Amlogic (Shanghai) Co., Ltd. Method for automatically adjusting the gain of a multi-stage equalizer of a serial data receiver
EP3687126A1 (en) * 2019-01-25 2020-07-29 Amlogic (Shanghai) Co., Ltd. Method for controlling gain of multi-stage equalizers of serial data receivers
EP3687128A1 (en) * 2019-01-25 2020-07-29 Amlogic (Shanghai) Co., Ltd. Method for controlling gain of multi-stage equalizers of a serial data receiver

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10725486B2 (en) 2017-08-02 2020-07-28 Novatek Microelectronics Corp. Reference voltage generator
CN110493152B (zh) * 2019-08-19 2021-09-28 哈尔滨工业大学 基于频谱平衡方法的自适应均衡电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138795A (zh) * 1995-06-07 1996-12-25 迪维安公司 信号处理装置及方法
CN1553588A (zh) * 2003-06-05 2004-12-08 中兴通讯股份有限公司 一种用于sdh传输系统线路衰减补偿的自适应均衡装置
CN1799202A (zh) * 2003-06-06 2006-07-05 美商内数位科技公司 以自动增益控制连续补偿介入通信信号相位变异的方法及系统
CN101848007A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 用于串行接收机中的数字自适应均衡器的装置和方法
CN102098248A (zh) * 2010-12-24 2011-06-15 合肥昊特信息科技有限公司 具有自适应均衡能力的高速收发器
CN104363193A (zh) * 2014-11-26 2015-02-18 成都中远信电子科技有限公司 一种用于无人机地空宽带通信系统的接收终端方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138795A (zh) * 1995-06-07 1996-12-25 迪维安公司 信号处理装置及方法
CN1553588A (zh) * 2003-06-05 2004-12-08 中兴通讯股份有限公司 一种用于sdh传输系统线路衰减补偿的自适应均衡装置
CN1799202A (zh) * 2003-06-06 2006-07-05 美商内数位科技公司 以自动增益控制连续补偿介入通信信号相位变异的方法及系统
CN101848007A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 用于串行接收机中的数字自适应均衡器的装置和方法
CN102098248A (zh) * 2010-12-24 2011-06-15 合肥昊特信息科技有限公司 具有自适应均衡能力的高速收发器
CN104363193A (zh) * 2014-11-26 2015-02-18 成都中远信电子科技有限公司 一种用于无人机地空宽带通信系统的接收终端方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3675442A1 (en) * 2018-12-29 2020-07-01 Amlogic (Shanghai) Co., Ltd. Method for automatically adjusting the gain of a multi-stage equalizer of a serial data receiver
EP3687126A1 (en) * 2019-01-25 2020-07-29 Amlogic (Shanghai) Co., Ltd. Method for controlling gain of multi-stage equalizers of serial data receivers
EP3687128A1 (en) * 2019-01-25 2020-07-29 Amlogic (Shanghai) Co., Ltd. Method for controlling gain of multi-stage equalizers of a serial data receiver

Also Published As

Publication number Publication date
CN106656876A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN106656876B (zh) 一种应用于serdes接收端的连续时间线性自适应均衡器电路
CN107094034B (zh) 用于高速接收器电路的增大增益的设备和计算系统
US9374217B1 (en) SerDes with high-bandwith low-latency clock and data recovery
Wong et al. A 27-mW 3.6-gb/s I/O transceiver
US20140269890A1 (en) Digital equalizer adaptation using on-die instrument
CN103259508A (zh) 具有可调有峰函数的模拟信号电流积分器
CN102638317B (zh) 一种信号丢失的检测电路、方法及放大器
US20170230209A1 (en) High-speed serial data signal receiver circuitry
US9621136B1 (en) Data sampler circuit with equalization function and method for sampling data
CN103207636B (zh) 一种用于提供低噪声带隙基准电压源的电路
CN108242922A (zh) 紧凑的占空比校正装置及通信系统
US20140334583A1 (en) Clock embedded or source synchronous semiconductor transmitting and receiving apparatus and semiconductor system including same
US8982999B2 (en) Jitter tolerant receiver
US8958501B2 (en) Quasi-digital receiver for high speed SER-DES
KR101203457B1 (ko) 중앙제어장치를 사용한 다중채널수신기
CN206259962U (zh) 一种低频增益分段可调的线性均衡器
US9385893B2 (en) Modular low power serializer-deserializer
US9049068B1 (en) Multipath continuous time linear equalizer with allpass filter
CN110493152B (zh) 基于频谱平衡方法的自适应均衡电路
Jeong et al. A 20 Gb/s 0.4 pJ/b energy-efficient transmitter driver architecture utilizing constant Gm
CN102109869B (zh) 驱动电路
Lee et al. 10 Gbit/s 0.0065 mm2 6 mW analogue adaptive equaliser utilising negative capacitance
CN106534007B (zh) 一种模拟均衡器、通信接口及芯片
CN103685104A (zh) 一种两步自适应均衡器及其逻辑控制方法
CN202210793U (zh) 均衡电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block two layer

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block two layer

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.