CN103685104A - 一种两步自适应均衡器及其逻辑控制方法 - Google Patents
一种两步自适应均衡器及其逻辑控制方法 Download PDFInfo
- Publication number
- CN103685104A CN103685104A CN201310631628.7A CN201310631628A CN103685104A CN 103685104 A CN103685104 A CN 103685104A CN 201310631628 A CN201310631628 A CN 201310631628A CN 103685104 A CN103685104 A CN 103685104A
- Authority
- CN
- China
- Prior art keywords
- frequency
- low
- filter
- training
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明公开了一种两步自适应均衡器及其逻辑控制方法,所述均衡器采用了两步法去训练均衡器而不是采用并发和连续双回路自适应。使用数字控制逻辑和状态机控制均衡化也使得系统能够非常容易滴监控和操控均衡化;在模拟闭环训练完成之后,DAC将接管对均衡滤波器的控制,由于DAC输出的控制电压更平稳安静,因此均衡器本身所产生的抖动以及噪声会更小。所以与传统的连续自适应均衡器相比,本发明的均衡器总体抖动性能得到了增强。其均衡滤波器的高频和低频部分的增益通过状态机分别训练,所以不用担心两个环路之间的冲突。均衡滤波器的训练的结果可以很容易的读出以去监控链路的状态和变化;也可以更容易的从数字芯片中操控均衡增益。
Description
技术领域
本发明涉及一种模拟自适应均衡器,具体是一种两步自适应均衡器及其逻辑控制方法。
背景技术
1.US6819166B1,公开了一种
Continuous-time,low-frequency-gain/high-frequency-boosting joint adaptation equalizer and method.
该专利描述的是双回路模拟型连续时间自适应均衡器。在这种结构中,均衡器的低频增益和高频增益一起自适应调整,这样做的目的是为了避免当低频增益固定的时候只有高频分量补偿可能引起的较差性能。信号由均衡滤波器进行滤波,该滤波器包括两条路径,一条低频路径和一条高频路径。均衡滤波器的输出随后被送入到一个比较器或限幅放大器以产生一个信号,该信号的上升/下降速率和幅度作为将作为后面比较器比较的一个参考输入。电路的其余部分构成了两个自适应环路,以自适应地调整均衡滤波器的低频和高频增益。这包括一对低通滤波器和一对在低频回路中的整流器来提取低频功率。均衡滤波器的低频输出功率和比较器的低频功率由误差放大器进行比较,然后通过回路电容C转换为控制电压。高频回路中,高通滤波器被用来提取信号的高频功率,除此之外其它和低频回路相似。
该结构有以下缺点:
本电路连续运行来调整均衡滤波器的低频和高频增益。这意味着受数据影响的纹波和噪声电压会出现在环路控制电压上,因此输出数据会一直被这些纹波和噪声电压调制。
(1)低频回路的控制电压不仅调节均衡滤波器的低频增益,还会调节高频增益。因此,为了避免低频和高频回路打架,高频回路的响应速度必须远快于低频回路,以补偿均衡器低频回路控制电压所造成的零点频率变化。
(2)较差的可控性。完全模拟的实现方式很难操控来自外部世界的控制电压。同时 也很难读出内部的模拟控制电压以进行链路工作状况的监测。
2.US6169764B1公开了一种Analog adaptive line equalizer.一个低成本和低功耗自适应电缆均衡器,特别适用于快速以太网的数据通讯中披露。根据该发明各实施例中,第一和第二阶自适应均衡器是使用CMOS连续时间模拟信号处理实现的,具有可变电阻器,线性电容和高速运算放大器。
发明内容
本发明是在之前的工作上的改进,提供了一种在任何需要低频和高频增益调节的地方都可以使用的两步自适应均衡器及其逻辑控制方法,所述均衡器采用了两步法去训练均衡器而不是采用并发和连续双回路自适应。使用数字控制逻辑和状态机控制均衡化也使得系统能够非常容易滴监控和操控均衡化。
为实现上述目的,本发明提供如下技术方案:
一种两步自适应均衡器,包括:模拟调谐回路和逻辑控制模块;模拟调谐回路包括均衡滤波器、限幅放大器、低频回路和高频回路,接收到的输入信号经Rx终端阻抗进入均衡滤波器,被均衡滤波器均衡后,送入限幅放大器,产生一个有参考幅度和上升下降沿的输出信号;进入限幅放大器前后的信号都被送到低频回路和高频回路;低频回路包括一对直流去耦电路、一对低频滤波器、一个整流器和一个放大器,信号通过一对直流去耦电路和一对低频滤波器得到信号的低频成分,然后经整流器进行整流和比较;低频成分在进入均衡滤波器前,较小的信号区由放大器放大并经过电容进行滤波,以调整低频增益;高频回路包括一对高频滤波器、一个整流器和一个放大器,信号通过一对高频滤波器得到信号的高频成分,然后经整流器进行整流和比较;高频成分在进入均衡滤波器前,较小的信号区由放大器放大并经过电容进行滤波,以调整高频增益;低频回路和高频回路的放大器分别通过逻辑控制模块连接均衡滤波器,逻辑控制模块包括比较器、数模转换器、开关、计数器、时钟模块。
作为本发明进一步的方案:所述数模转换器为6位数模转换器,计数器为6位递增/递减计数器。
作为本发明进一步的方案:所述限幅放大器的偏置电路,包括与偏置电流复制电路和一个限幅器的CML级,所述与偏置电流复制电路利用一个运算放大器来等同偏置电路基本偏置管子的Vds与CML的偏置晶体管。
作为本发明进一步的方案:所述直流去耦滤波器为可编程直流去耦滤波器。
作为本发明进一步的方案:所述低频滤波器为可编程低频滤波器。
所述两步自适应均衡器的逻辑控制方法,在链路初始化的时候,高频回路先开始训练模式,此时控逻辑控制模块经由G_DAC提供一个固定电压为VDD/2的低频控制电压;训练结束后,计数器开始增加,直到Z_DAC输出电压等于高频回路的放大器的输出zctrl,这便是高频回路均衡训练的结果;然后,开关切换到Z_DAC输出,计数器的输出被锁定;高频回路训练之后,第二步是低频回路训练,此时控逻辑控制模块经由Z_DAC提供一个固定电压为VDD/2的高频控制电压;训练结束后,计数器开始增加,直到G_DAC输出电压等于低频回路的放大器的输出gctrl,这便是低频回路均衡训练的结果;然后,开关切换到G_DAC输出,计数器的输出被锁定,第一轮训练结束;然后将第一轮训练的结果作为初始值进行第二轮训练;重复训练,直到符合要求后输出。
与现有技术相比,本发明的有益效果是:
1.本发明的模拟闭环训练完成之后,DAC将接管对均衡滤波器的控制,由于DAC输出的控制电压更平稳安静,因此均衡器本身所产生的抖动以及噪声会更小。所以与传统的连续自适应均衡器相比,本发明的均衡器总体抖动性能得到了增强。
2.由于本发明的均衡滤波器的高频和低频部分的增益通过状态机分别训练,所以不用担心两个环路之间的冲突。
3.本发明的均衡滤波器训练的结果可以很容易的读出以去监控链路的状态和变化;也可以更容易的从数字芯片中操控均衡增益。
附图说明
图1为两步自适应均衡器的结构图;
图2为两步自适应均衡器的逻辑控制模块的结构图;
图3为递增-应用的逻辑控制的流程图(HI代表高频环路,LO代表低频环路);
图4为限幅放大器的一级与偏置电流源复制电路的电路图;
图5为可编程直流去耦滤波器的电路图;
图6为可编程低频滤波器的电路图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1和图2,一种两步自适应均衡器,包括:模拟调谐回路和逻辑控制模块;模拟调谐回路包括均衡滤波器、限幅放大器、低频回路和高频回路,接收到的输入信号经Rx终端阻抗进入均衡滤波器,被均衡滤波器均衡后,送入限幅放大器,产生一个有参考幅度和上升下降沿的输出信号;进入限幅放大器前后的信号都被送到低频回路和高频回路;低频回路包括一对直流去耦电路、一对低频滤波器、一个整流器和一个放大器,信号通过一对直流去耦电路和一对低频滤波器得到信号的低频成分,然后经整流器进行整流和比较;低频成分在进入均衡滤波器前,较小的信号区由放大器放大并经过电容进行滤波,以调整低频增益;高频回路包括一对高频滤波器、一个整流器和一个放大器,信号通过一对高频滤波器得到信号的高频成分,然后经整流器进行整流和比较;高频成分在进入均衡滤波器前,较小的信号区由放大器放大并经过电容进行滤波,以调整高频增益;低频回路和高频回路的放大器分别通过逻辑控制模块连接均衡滤波器,逻辑控制模块包括比较器、数模转换器、开关、计数器、时钟模块。
作为本发明进一步的方案:所述数模转换器为6位数模转换器,计数器为6位递增/递减计数器。
在两步自适应均衡器中,限幅放大器是除了均衡滤波器外很重要的模块,它提供了参考电压值和上升/下降时间作为控制回路的参考值,即限幅器提供了低频和高频增益作为 参考来调整均衡滤波器。因此限幅放大器的偏置至关重要的,需要确保每级限幅器的电流都能准确地跟踪工艺电压温度角PVT(process,voltage,temperature)下的的偏置电流。限幅放大器通常用CML来实现。作为本发明进一步的方案:如图3所示,一个限幅放大器的偏置电路,左边的是与偏置电流复制电路,利用一个运算放大器来等同偏置电路基本偏置管子的Vds与CML的偏置晶体管;右边的是一个限幅器的CML级。
频谱滤波器用于从信号中提取低频和高频分量,本发明包括直流去耦滤波器、低频滤波器和高频滤波器。除了高频滤波器有固定的截止频率,其他两个都是2比特可编程,请参阅图4,所述直流去耦滤波器为可编程直流去耦滤波器;请参阅图5,所述低频滤波器为可编程低频滤波器。
锁定到模拟误差电压有两种控制算法。一种就是上面描述的“递增-应用”,也就是在模拟训练后DAC递增输出电压直到和模拟误差电压相同然后锁定DAC此时的输出到均衡滤波器。另一个方法是“跟踪-应用”,是指在模拟训练的阶段DAC一直跟踪误差放大器的输出,特定时间之后切换DAC的输出到均衡滤波器。
请参阅图6,所述两步自适应均衡器的逻辑控制方法,在链路初始化的时候,高频回路先开始训练模式,此时控逻辑控制模块经由G_DAC提供一个固定电压为VDD/2的低频控制电压;训练结束后,计数器开始增加,直到Z_DAC输出电压等于高频回路的放大器的输出zctrl,这便是高频回路均衡训练的结果;然后,开关切换到Z_DAC输出,计数器的输出被锁定;高频回路训练之后,第二步是低频回路训练,此时控逻辑控制模块经由Z_DAC提供一个固定电压为VDD/2的高频控制电压;训练结束后,计数器开始增加,直到G_DAC输出电压等于低频回路的放大器的输出gctrl,这便是低频回路均衡训练的结果;然后,开关切换到G_DAC输出,计数器的输出被锁定,第一轮训练结束;然后将第一轮训练的结果作为初始值进行第二轮训练;重复训练,直到符合要求后输出。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权 利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (6)
1.一种两步自适应均衡器,其特征在于,包括:模拟调谐回路和逻辑控制模块;模拟调谐回路包括均衡滤波器、限幅放大器、低频回路和高频回路,接收到的输入信号经Rx终端阻抗进入均衡滤波器,被均衡滤波器均衡后,送入限幅放大器,产生一个有参考幅度和上升下降沿的输出信号;进入限幅放大器前后的信号都被送到低频回路和高频回路;低频回路包括一对直流去耦电路、一对低频滤波器、一个整流器和一个放大器,信号通过一对直流去耦电路和一对低频滤波器得到信号的低频成分,然后经整流器进行整流和比较;低频成分在进入均衡滤波器前,较小的信号区由放大器放大并经过电容进行滤波,以调整低频增益;高频回路包括一对高频滤波器、一个整流器和一个放大器,信号通过一对高频滤波器得到信号的高频成分,然后经整流器进行整流和比较;高频成分在进入均衡滤波器前,较小的信号区由放大器放大并经过电容进行滤波,以调整高频增益;低频回路和高频回路的放大器分别通过逻辑控制模块连接均衡滤波器,逻辑控制模块包括比较器、数模转换器、开关、计数器、时钟模块。
2.根据权利要求1所述的两步自适应均衡器,其特征在于,所述数模转换器为6位数模转换器,计数器为6位递增/递减计数器。
3.根据权利要求1所述的两步自适应均衡器,其特征在于,所述限幅放大器的偏置电路,包括与偏置电流复制电路和一个限幅器的CML级,所述与偏置电流复制电路利用一个运算放大器来等同偏置电路基本偏置管子的Vds与CML的偏置晶体管。
4.根据权利要求1所述的两步自适应均衡器,其特征在于,所述直流去耦滤波器为可编程直流去耦滤波器。
5.根据权利要求1所述的两步自适应均衡器,其特征在于,所述低频滤波器为可编程低频滤波器。
6.一种如权利要求1-5之一所述的两步自适应均衡器的逻辑控制方法,其特征在于,在链路初始化的时候,高频回路先开始训练模式,此时控逻辑控制模块经由G_DAC提供一个固定电压为VDD/2的低频控制电压;训练结束后,计数器开始增加,直到Z_DAC输出电压等于高频回路的放大器的输出zctrl,这便是高频回路均衡训练的结果;然后,开关切换到Z_DAC输出,计数器的输出被锁定;高频回路训练之后,第二步是低频回路训练,此时控逻辑控制模块经由Z_DAC提供一个固定电压为VDD/2的高频控制电压;训练结束后,计数器开始增加,直到G_DAC输出电压等于低频回路的放大器的输出gctrl,这便是低频回路均衡训练的结果;然后,开关切换到G_DAC输出,计数器的输出被锁定,第一轮训练结束;然后将第一轮训练的结果作为初始值进行第二轮训练;重复训练,直到符合要求后输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310631628.7A CN103685104A (zh) | 2013-12-03 | 2013-12-03 | 一种两步自适应均衡器及其逻辑控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310631628.7A CN103685104A (zh) | 2013-12-03 | 2013-12-03 | 一种两步自适应均衡器及其逻辑控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103685104A true CN103685104A (zh) | 2014-03-26 |
Family
ID=50321450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310631628.7A Pending CN103685104A (zh) | 2013-12-03 | 2013-12-03 | 一种两步自适应均衡器及其逻辑控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103685104A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108616467A (zh) * | 2016-12-12 | 2018-10-02 | 中国航空工业集团公司西安航空计算技术研究所 | 连续时间自适应均衡器 |
CN112702291A (zh) * | 2020-12-24 | 2021-04-23 | 成都振芯科技股份有限公司 | 一种自适应均衡器及自适应均衡器的调整范围扩展方法 |
WO2022127715A1 (zh) * | 2020-12-15 | 2022-06-23 | 苏州盛科通信股份有限公司 | 一种基于pcs和mii分离的信号质量优化方法、装置及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6169764B1 (en) * | 1998-03-19 | 2001-01-02 | Plato Labs, Inc. | Analog adaptive line equalizer |
US6819166B1 (en) * | 2003-01-03 | 2004-11-16 | Silicon Image, Inc. | Continuous-time, low-frequency-gain/high-frequency-boosting joint adaptation equalizer and method |
CN1553588A (zh) * | 2003-06-05 | 2004-12-08 | 中兴通讯股份有限公司 | 一种用于sdh传输系统线路衰减补偿的自适应均衡装置 |
CN101459632A (zh) * | 2007-12-12 | 2009-06-17 | 林武 | 一种自适应均衡电路及方法 |
CN102065039A (zh) * | 2010-10-29 | 2011-05-18 | 北京大学 | 一种高速接口电路自适应均衡方法及电路 |
-
2013
- 2013-12-03 CN CN201310631628.7A patent/CN103685104A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6169764B1 (en) * | 1998-03-19 | 2001-01-02 | Plato Labs, Inc. | Analog adaptive line equalizer |
US6819166B1 (en) * | 2003-01-03 | 2004-11-16 | Silicon Image, Inc. | Continuous-time, low-frequency-gain/high-frequency-boosting joint adaptation equalizer and method |
CN1553588A (zh) * | 2003-06-05 | 2004-12-08 | 中兴通讯股份有限公司 | 一种用于sdh传输系统线路衰减补偿的自适应均衡装置 |
CN101459632A (zh) * | 2007-12-12 | 2009-06-17 | 林武 | 一种自适应均衡电路及方法 |
CN102065039A (zh) * | 2010-10-29 | 2011-05-18 | 北京大学 | 一种高速接口电路自适应均衡方法及电路 |
Non-Patent Citations (2)
Title |
---|
L JRI: "A 20Gb/s adaptive equalizer in 0.13um CMOS technology", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
杨维: "高速低压差分信号传输接收电路设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108616467A (zh) * | 2016-12-12 | 2018-10-02 | 中国航空工业集团公司西安航空计算技术研究所 | 连续时间自适应均衡器 |
CN108616467B (zh) * | 2016-12-12 | 2021-03-26 | 中国航空工业集团公司西安航空计算技术研究所 | 连续时间自适应均衡器 |
WO2022127715A1 (zh) * | 2020-12-15 | 2022-06-23 | 苏州盛科通信股份有限公司 | 一种基于pcs和mii分离的信号质量优化方法、装置及系统 |
CN112702291A (zh) * | 2020-12-24 | 2021-04-23 | 成都振芯科技股份有限公司 | 一种自适应均衡器及自适应均衡器的调整范围扩展方法 |
CN112702291B (zh) * | 2020-12-24 | 2022-08-19 | 成都振芯科技股份有限公司 | 一种自适应均衡器及自适应均衡器的调整范围扩展方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN203313136U (zh) | 芯片 | |
US9178563B2 (en) | Voltage regulator for a serializer/deserializer communication application | |
Sun et al. | A low-power, 20-Gb/s continuous-time adaptive passive equalizer | |
KR101734297B1 (ko) | 고속 수신기 회로 및 방법 | |
CN103746671B (zh) | 一种高增益高补偿范围的均衡滤波器 | |
Joo et al. | A data-pattern-tolerant adaptive equalizer using the spectrum balancing method | |
CN104541450A (zh) | 具有宽共模输入范围的接收器 | |
US9397823B2 (en) | Methods and circuits for reducing clock jitter | |
CN108242922A (zh) | 紧凑的占空比校正装置及通信系统 | |
US9083574B2 (en) | System and method for AC coupling | |
KR20150126557A (ko) | 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이 | |
CN103685104A (zh) | 一种两步自适应均衡器及其逻辑控制方法 | |
Sahni et al. | An equalizer with controllable transfer function for 6-Gb/s HDMI and 5.4-Gb/s DisplayPort receivers in 28-nm UTBB-FDSOI | |
CN106656876B (zh) | 一种应用于serdes接收端的连续时间线性自适应均衡器电路 | |
Su et al. | A 5 Gb/s voltage-mode transmitter using adaptive time-based de-emphasis | |
JP2007129619A (ja) | イコライザ回路 | |
Liu et al. | An HDMI cable equalizer with self-generated energy ratio adaptation scheme | |
Ogata et al. | 32Gb/s 28nm CMOS time-interleaved transmitter compatible with NRZ receiver with DFE | |
RU2558609C2 (ru) | Передатчик со следящей обратной связью | |
RU2530219C1 (ru) | Приемник с гибридным эквалайзером | |
TWI663840B (zh) | 自適應接收等化器調節電路及利用其之通信裝置 | |
Lee et al. | A QDR-based 6-GB/s parallel transceiver with current-regulated voltage-mode output driver and byte CDR for memory interface | |
Wu et al. | Co-design of 40Gb/s equalizers for wireline transceiver in 65nm CMOS technology | |
CN101917213B (zh) | 自适应均衡系统及自适应均衡方法 | |
JP2006254447A (ja) | エッジ検出信号の位相を変調する方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140326 |