CN106653643A - 一种测试焊盘的形成方法及阵列基板 - Google Patents
一种测试焊盘的形成方法及阵列基板 Download PDFInfo
- Publication number
- CN106653643A CN106653643A CN201710096843.XA CN201710096843A CN106653643A CN 106653643 A CN106653643 A CN 106653643A CN 201710096843 A CN201710096843 A CN 201710096843A CN 106653643 A CN106653643 A CN 106653643A
- Authority
- CN
- China
- Prior art keywords
- testing weld
- weld pad
- pads
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 236
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 title claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000010998 test method Methods 0.000 claims description 12
- 229910003437 indium oxide Inorganic materials 0.000 claims description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 5
- 230000005611 electricity Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种测试焊盘的形成方法及阵列基板，通过在阵列基板上形成多个间隔设置的测试焊盘；将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；将连接在一起的多个所述测试焊盘断开，以使电性隔离。即本发明通过在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起，接着，在测试之前切断，那么可以起到在测试之前将积累电荷平分至各个测试焊盘上，从而起到风险均摊的效果；其结构简化，且能有效地防止静电击伤。
Description
【技术领域】
本发明涉及显示器制造技术领域，特别涉及一种测试焊盘的形成方法及阵列基板。
【背景技术】
随着LTPS(Low Temperature Poly-silicon，低温多晶硅技术)面板的逐渐普及，阵列电路设计也越来越精细化，小尺寸面板PPI(Pixels Per Inch，所表示的是每英寸所拥有的像素数目)也逐渐增加，而在阵列电路的制作精细化过程中，静电击伤的风险也逐渐则高达，ESD(Electro-Static discharge，静电释放)防护也越来越重要。
在实践中，发明人发现现有技术至少存在以下问题：
在形成TEST PAD(测试焊盘)后，PV(Passivation Layer,钝化层)的成膜和蚀刻过程中会出现ESD现象。传统防护方式是：加入ESD防护电路，对TEST PAD区域积累的电荷释放入VGL&VGH，从而起到防护ESD的作用。然而，传统设计中容易产生静电击伤的问题。
故，有必要提出一种新的技术方案，以解决上述技术问题。
【发明内容】
本发明的目的在于提供一种测试焊盘的形成方法及阵列基板，其通过在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起，接着，在测试之前切断，那么可以起到在测试之前将积累电荷平分至各个测试焊盘上，从而起到风险均摊的效果；其结构简化，且能有效地防止静电击伤。
为解决上述问题，本发明的技术方案如下：
本发明实施例提供了一种测试焊盘的形成方法，包括：
在阵列基板上形成多个间隔设置的测试焊盘；
将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；
将连接在一起的多个所述测试焊盘断开，以使电性隔离。
进一步的，在所述的测试焊盘的形成方法中，将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊的步骤，包括：
形成一连接条，所述连接条用于将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊。
进一步的，在所述的测试焊盘的形成方法中，将连接在一起的多个所述测试焊盘断开，以使电性隔离的步骤，包括：
将位于所述测试焊盘与所述测试焊盘之间的所述连接条断开，以使与每个所述测试焊盘接触的连接条间隔设置。
进一步的，在所述的测试焊盘的形成方法中，将连接在一起的多个所述测试焊盘断开，以使电性隔离的步骤，包括：
将每一所述测试焊盘分割成间隔设置的二段。
进一步的，在所述的测试焊盘的形成方法中，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，包括：
在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成掺锡氧化铟ITO，利用所述ITO将多个所述测试焊盘连接起来。
进一步的，在所述的测试焊盘的形成方法中，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，包括：
在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成铟锌氧化物IZO，利用所述IZO将多个所述测试焊盘连接起来。
进一步的，在所述的测试焊盘的形成方法中，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，包括：
在所述阵列基板的源极/漏极成膜过程中，在所述测试焊盘一侧形成一金属线，利用所述金属线将多个所述测试焊盘连接起来。
进一步的，在所述的测试焊盘的形成方法中，在阵列基板上形成多个间隔设置的测试焊盘的步骤，包括：
在阵列基板的上下侧边或者阵列基板的四周均形成多个间隔设置的测试焊盘。
本发明实施例还提供了一种阵列基板，包括：
多个测试焊盘，设置在阵列基板上，所述多个测试焊盘间隔设置；
多段连接条，其分别与对应的所述测试焊盘接触，所述多段连接条间隔设置。
本发明实施例还提供了一种阵列基板，包括：
第一排测试焊盘，包括多个间隔设置的第一测试焊盘，所述第一排测试焊盘设置在阵列基板的侧边；
第二排测试焊盘，包括多个间隔设置的第二测试焊盘，所述第二测试焊盘与所述第一测试焊盘一一对应设置，所述第一排测试焊盘与所述第二排测试焊盘间隔设置；
一连接条，位于所述第一排测试焊盘的一侧，用于将所述第一排测试焊盘的多个所述测试焊盘连接起来。
相对现有技术，本发明实施例提供的测试焊盘的形成方法及阵列基板，通过在阵列基板上形成多个间隔设置的测试焊盘；将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；将连接在一起的多个所述测试焊盘断开，以使电性隔离。即本发明实施例通过在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起，接着，在测试之前切断，那么可以起到在测试之前将积累电荷平分至各个测试焊盘上，从而起到风险均摊的效果；其结构简化，且能有效地防止静电击伤。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1为本发明实施例提供的测试焊盘的形成方法的实现流程示意图。
图2为本发明实施例提供的测试焊盘导通的结构示意图。
图3为本发明实施例提供的上/下侧边均形成多个间隔设置的测试焊盘的结构示意图。
图4为本发明实施例提供的四周均形成多个间隔设置的测试焊盘的结构示意图。
图5为本发明实施例提供的连接条断开的一结构示意图。
图6为本发明实施例提供的测试焊盘导通的另一结构示意图。
图7为本发明实施例提供的连接条断开的另一结构示意图。
图8为本发明实施例提供的测试焊盘断开的一结构示意图。
【具体实施方式】
本说明书所使用的词语“实施例”意指用作实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为意指“一个或多个”，除非另外指定或从上下文清楚导向单数形式。
实施例一
请参阅图1，为本发明实施例提供的测试焊盘的形成方法的实现流程示意图。
所述测试焊盘的形成方法，包括：
在步骤S101中，在阵列基板上形成多个间隔设置的测试焊盘；
在一些实施例中，对于手机的显示面板来说，在阵列基板的侧边形成多个间隔设置的测试焊盘。例如，在阵列基板的上/下侧边均形成多个间隔设置的测试焊盘，如图3所示。
在一些实施例中，对于液晶显示面板来说，那么在阵列基板的四周均形成多个间隔设置的测试焊盘，如图4所示。
在步骤S102中，将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；
在本发明实施例中，步骤S102，具体包括：
形成一连接条，所述连接条用于将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊。
作为本发明一实施例，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，具体包括：
在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成ITO(IndiumTinOxide，掺锡氧化铟)，利用所述ITO将多个所述测试焊盘连接起来，如图2所示。
即，在ITO成膜过程中，将TEST PAD(测试焊盘)全部采用ITO连接起来。从而做到在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起。
作为本发明另一实施例，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，具体包括：
在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成IZO铟锌氧化物，利用所述IZO将多个所述测试焊盘连接起来。
即，在形成所述阵列基板的像素电极层过程中，采用IZO成膜，将TEST PAD(测试焊盘)全部采用IZO连接起来。从而做到在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起。
在本实施例中，采用IZO连接测试焊盘，其不仅ESD防护能力增强，且不需要Anneal退火制程，Peeling剥离风险更小，优势更佳。
作为本发明又一实施例，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，具体包括：
在所述阵列基板的源极/漏极成膜过程中，在所述测试焊盘一侧形成一金属线，利用所述金属线将多个所述测试焊盘连接起来，如图6所示。
即，在阵列基板的M2成膜过程中，将测试焊盘全部采用金属线连接起来。从而做到在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起。
在步骤S103中，将连接在一起的多个所述测试焊盘断开，以使电性隔离。
即，将连接在一起的多个所述测试焊盘断开，以使每个测试焊盘间隔设置，以达到每个测试焊盘电性隔离。
作为本发明一实施例，步骤S103，具体包括：
将位于所述测试焊盘与所述测试焊盘之间的所述连接条断开，以使与每个所述测试焊盘接触的连接条间隔设置。
作为本发明一实施例，对于利用ITO或IZO来将TEST PAD(测试焊盘)全部连接起来的方案中，那么，利用蚀刻方式，将位于所述测试焊盘与所述测试焊盘之间的所述连接条蚀刻掉，以使所述连接条断开，进而每个所述测试焊盘上的连接条间隔设置，如图5所示。
例如，在ITO蚀刻过程中，将位于所述测试焊盘与所述测试焊盘之间的所述ITO蚀刻掉，以使所述ITO断开，而其余ITO覆盖在所述测试焊盘上，进而使得每个所述测试焊盘上的ITO间隔设置。
又如，在IZO蚀刻过程中，将位于所述测试焊盘与所述测试焊盘之间的所述IZO蚀刻掉，以使所述IZO断开，而其余IZO覆盖在所述测试焊盘上，进而使得每个所述测试焊盘上的IZO间隔设置。
作为本发明另一实施例，对于利用金属线将多个所述测试焊盘连接起来的方案中，那么，利用切割分离的方式(如激光切割分离的方式)，将位于所述测试焊盘与所述测试焊盘之间的所述金属线断开，以使与每个所述测试焊盘接触的连接条间隔设置。或者，利用自熔断的方式，将位于所述测试焊盘与所述测试焊盘之间的所述金属线熔断开，以使与每个所述测试焊盘接触的连接条间隔设置，如图7所示。
作为本发明另一实施例，步骤S103，具体包括：
将每一所述测试焊盘分割成间隔设置的二段，如图8所示。对于利用金属线将多个所述测试焊盘连接起来的方案中，那么，利用切割分离的方式(如激光切割分离的方式)，将每一所述测试焊盘分割成间隔设置的二段。或者，利用自熔断的方式，将每一所述测试焊盘分割成间隔设置的二段。
由上可知，本发明实施例提供的测试焊盘的形成方法，通过在阵列基板上形成多个间隔设置的测试焊盘；将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；将连接在一起的多个所述测试焊盘断开，以使电性隔离。即本发明实施例通过在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起，接着，在测试之前切断，那么可以起到在测试之前将积累电荷平分至各个测试焊盘上，从而起到风险均摊的效果；其结构简化，且能有效地防止静电击伤。
请参阅图2至图7，为本发明实施例提供的阵列基板的结构示意图。为了便于说明，仅示出了与本发明实施例相关的部分。
所述阵列基板，包括：多个测试焊盘100以及多段连接条200。
多个测试焊盘100，设置在阵列基板上，所述多个测试焊盘间隔设置。
在一些实施例中，对于手机的显示面板来说，在阵列基板的侧边形成多个间隔设置的测试焊盘。例如，在阵列基板的上/下侧边均形成多个间隔设置的测试焊盘100。
在一些实施例中，对于液晶显示面板来说，那么在阵列基板的四周均形成多个间隔设置的测试焊盘100。
多段连接条200，其分别与对应的所述测试焊盘接触，所述多段连接条间隔设置。
作为本发明一实施例，所述连接条可以采用ITO(IndiumTinOxide，掺锡氧化铟)材料制成。或者，所述连接条可以采用IZO铟锌氧化物材料制成。
对于利用ITO或IZO来将TEST PAD(测试焊盘)全部连接起来的方案中，那么，所述连接条设置于所述测试焊盘上方。然后，将位于所述测试焊盘与所述测试焊盘之间的所述ITO或IZO蚀刻掉，以使所述ITO或IZO断开，而其余ITO或IZO覆盖在所述测试焊盘上，进而使得每个所述测试焊盘上的ITO或IZO间隔设置。
作为本发明另一实施例，所述连接条可以采用金属线材料制成。
对于利用金属线将多个所述测试焊盘连接起来的方案中，那么，利用切割分离的方式(如激光切割分离的方式)，将位于所述测试焊盘与所述测试焊盘之间的所述金属线断开，以使与每个所述测试焊盘接触的金属线间隔设置。或者，利用自熔断的方式，将位于所述测试焊盘与所述测试焊盘之间的所述金属线熔断开，以使与每个所述测试焊盘接触的金属线间隔设置。
请参阅图6和图8，为本发明实施例提供的阵列基板的另一结构示意图。为了便于说明，仅示出了与本发明实施例相关的部分。
所述阵列基板，包括：
第一排测试焊盘300，包括多个间隔设置的第一测试焊盘，所述第一排测试焊盘设置在阵列基板的侧边；
第二排测试焊盘400，包括多个间隔设置的第二测试焊盘，所述第二测试焊盘与所述第一测试焊盘一一对应设置，所述第一排测试焊盘与所述第二排测试焊盘间隔设置；
一连接条500，位于所述第一排测试焊盘的一侧，用于将所述第一排测试焊盘的多个所述测试焊盘连接起来。
综上所述，本发明实施例提供的测试焊盘的形成方法及阵列基板，通过在阵列基板上形成多个间隔设置的测试焊盘；将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；将连接在一起的多个所述测试焊盘断开，以使电性隔离。即本发明实施例通过在制作过程中将各个测试焊盘导通，在需要对各个测试焊盘输入不同电信号之前全部联通在一起，接着，在测试之前切断，那么可以起到在测试之前将积累电荷平分至各个测试焊盘上，从而起到风险均摊的效果；其结构简化，且能有效地防止静电击伤。
尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种测试焊盘的形成方法，其特征在于，包括：
在阵列基板上形成多个间隔设置的测试焊盘；
将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊；
将连接在一起的多个所述测试焊盘断开，以使电性隔离。
2.根据权利要求1所述的测试焊盘的形成方法，其特征在于，将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊的步骤，包括：
形成一连接条，所述连接条用于将多个所述测试焊盘连接起来，以使各个所述测试焊盘达到电荷均摊。
3.根据权利要求2所述的测试焊盘的形成方法，其特征在于，将连接在一起的多个所述测试焊盘断开，以使电性隔离的步骤，包括：
将位于所述测试焊盘与所述测试焊盘之间的所述连接条断开，以使与每个所述测试焊盘接触的连接条间隔设置。
4.根据权利要求1或2所述的测试焊盘的形成方法，其特征在于，将连接在一起的多个所述测试焊盘断开，以使电性隔离的步骤，包括：
将每一所述测试焊盘分割成间隔设置的二段。
5.根据权利要求2所述的测试焊盘的形成方法，其特征在于，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，包括：
在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成掺锡氧化铟ITO，利用所述ITO将多个所述测试焊盘连接起来。
6.根据权利要求2所述的测试焊盘的形成方法，其特征在于，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，包括：
在形成所述阵列基板的像素电极层过程中，在所述测试焊盘上形成铟锌氧化物IZO，利用所述IZO将多个所述测试焊盘连接起来。
7.根据权利要求2所述的测试焊盘的形成方法，其特征在于，形成一连接条，所述连接条用于将多个所述测试焊盘连接起来的步骤，包括：
在所述阵列基板的源极/漏极成膜过程中，在所述测试焊盘一侧形成一金属线，利用所述金属线将多个所述测试焊盘连接起来。
8.根据权利要求1所述的测试焊盘的形成方法，其特征在于，在阵列基板上形成多个间隔设置的测试焊盘的步骤，包括：
在阵列基板的上下侧边或者阵列基板的四周均形成多个间隔设置的测试焊盘。
9.一种阵列基板，其特征在于，包括：
多个测试焊盘，设置在阵列基板上，所述多个测试焊盘间隔设置；
多段连接条，其分别与对应的所述测试焊盘接触，所述多段连接条间隔设置。
10.一种阵列基板，其特征在于，包括：
第一排测试焊盘，包括多个间隔设置的第一测试焊盘，所述第一排测试焊盘设置在阵列基板的侧边；
第二排测试焊盘，包括多个间隔设置的第二测试焊盘，所述第二测试焊盘与所述第一测试焊盘一一对应设置，所述第一排测试焊盘与所述第二排测试焊盘间隔设置；
一连接条，位于所述第一排测试焊盘的一侧，用于将所述第一排测试焊盘的多个所述测试焊盘连接起来。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710096843.XA CN106653643B (zh) | 2017-02-22 | 2017-02-22 | 一种测试焊盘的形成方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710096843.XA CN106653643B (zh) | 2017-02-22 | 2017-02-22 | 一种测试焊盘的形成方法及阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106653643A true CN106653643A (zh) | 2017-05-10 |
| CN106653643B CN106653643B (zh) | 2020-03-17 |
Family
ID=58845300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710096843.XA Active CN106653643B (zh) | 2017-02-22 | 2017-02-22 | 一种测试焊盘的形成方法及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653643B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113905503A (zh) * | 2021-06-30 | 2022-01-07 | 荣耀终端有限公司 | 一种电路板结构、电路板测试结构以及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101231439A (zh) * | 2007-01-12 | 2008-07-30 | 三星电子株式会社 | 显示面板、检查该显示面板的方法及其制造方法 |
| CN101256986A (zh) * | 2008-03-21 | 2008-09-03 | 上海广电光电子有限公司 | 一种液晶显示装置的制造方法及其tft完成基板 |
| WO2015096318A1 (zh) * | 2013-12-27 | 2015-07-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2017
- 2017-02-22 CN CN201710096843.XA patent/CN106653643B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101231439A (zh) * | 2007-01-12 | 2008-07-30 | 三星电子株式会社 | 显示面板、检查该显示面板的方法及其制造方法 |
| CN101256986A (zh) * | 2008-03-21 | 2008-09-03 | 上海广电光电子有限公司 | 一种液晶显示装置的制造方法及其tft完成基板 |
| WO2015096318A1 (zh) * | 2013-12-27 | 2015-07-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113905503A (zh) * | 2021-06-30 | 2022-01-07 | 荣耀终端有限公司 | 一种电路板结构、电路板测试结构以及电子设备 |
| CN113905503B (zh) * | 2021-06-30 | 2022-12-09 | 荣耀终端有限公司 | 一种电路板结构、电路板测试结构以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106653643B (zh) | 2020-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103943611B (zh) | 一种阵列基板及面板 | |
| CN100510867C (zh) | 液晶显示器件及其制造方法 | |
| CN102967975B (zh) | 一种液晶显示面板及液晶显示装置 | |
| CN104503176B (zh) | 阵列基板、显示面板及显示装置 | |
| CN100403151C (zh) | 薄膜晶体管阵列基板、其静电放电保护元件及其制造方法 | |
| CN106773424B (zh) | 一种显示面板及显示装置 | |
| CN103413810B (zh) | 像素结构、显示面板与像素结构的制作方法 | |
| CN103413820A (zh) | 可挠式显示面板及其制造方法 | |
| CN209150116U (zh) | 一种静电保护电路、阵列基板及显示装置 | |
| CN100580513C (zh) | 具静电防护效果的液晶面板及其制造方法 | |
| CN108511465A (zh) | 内嵌式触控阵列基板、显示面板及制造方法 | |
| CN104716147B (zh) | 一种tft阵列基板及其制备方法、显示装置 | |
| CN102360146A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN106057782A (zh) | 半导体面板的防静电保护结构及提高可靠性的方法 | |
| CN109154729A (zh) | 显示面板及其信号线的修复方法、显示装置 | |
| CN104238224A (zh) | 显示面板及其制造方法 | |
| KR20190131586A (ko) | 어레이 기판 및 그 제조 방법 | |
| CN106653643A (zh) | 一种测试焊盘的形成方法及阵列基板 | |
| CN109841535B (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| CN104142594B (zh) | 薄膜晶体管基板及显示装置 | |
| CN105655358B (zh) | 一种阵列基板及制备方法、显示面板和显示装置 | |
| CN107703691A (zh) | 阵列基板 | |
| CN108231798A (zh) | 一种待检测的显示面板、显示面板及显示装置 | |
| CN106252358B (zh) | 具有静电保护功能的显示面板 | |
| CN105448224B (zh) | 显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |