CN106571114B - 测试电路及其工作方法 - Google Patents

测试电路及其工作方法 Download PDF

Info

Publication number
CN106571114B
CN106571114B CN201610972671.3A CN201610972671A CN106571114B CN 106571114 B CN106571114 B CN 106571114B CN 201610972671 A CN201610972671 A CN 201610972671A CN 106571114 B CN106571114 B CN 106571114B
Authority
CN
China
Prior art keywords
signal
unit
test
module
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610972671.3A
Other languages
English (en)
Other versions
CN106571114A (zh
Inventor
王文博
王纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610972671.3A priority Critical patent/CN106571114B/zh
Publication of CN106571114A publication Critical patent/CN106571114A/zh
Application granted granted Critical
Publication of CN106571114B publication Critical patent/CN106571114B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种测试电路及其工作方法，所述测试电路包括第一测试单元、第二测试单元和判断单元，所述第一测试单元输出每列像素单元的第一待测信号，所述第二测试单元输出每行像素单元的第二待测信号，所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。

Description

测试电路及其工作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种测试电路及其工作方法。
背景技术
阵列基板行驱动技术(Gate Driver on Array，GOA)是直接将驱动电路制作在阵列基板上，从而代替由外接硅片制作的驱动芯片的一种工艺技术。该技术可减少工艺流程，降低工艺成本,提高液晶显示面板的集成度。
显示面板的生产过程复杂，任何工艺出现异常都有可能使得产品出现不良。另外，由于生产过程之中颗粒的影响，显示面板的内部也容易出现短路现象。因此，需要一种能够及时有效的判断显示面板是否有效运作的测试电路。现有的测试电路只能判断出显示面板整体上是否工作正常，无法确定出所述显示面板工作异常的具体位置。因此，现有的测试电路排查短路发生的具体位置比较困难。
发明内容
为解决上述问题，本发明提供一种测试电路及其工作方法，至少部分解决现有的测试电路排查短路发生的具体位置比较困难的问题。
为此，本发明提供一种测试电路，包括第一测试单元、第二测试单元和判断单元，所述判断单元分别与所述第一测试单元、所述第二测试单元连接，所述第一测试单元分别与每列像素单元连接，所述第二测试单元分别与每行像素单元连接；
所述第一测试单元用于输出每列像素单元的第一待测信号；
所述第二测试单元用于输出每行像素单元的第二待测信号；
所述判断单元用于根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路。
可选的，所述第一测试单元包括多个第一测试模块，所述第一测试模块与对应的单列像素单元连接，所述第二测试单元包括多个第二测试模块，所述第二测试模块与对应的单行像素单元连接；
所述第一测试模块用于输出对应的单列像素单元的第一待测信号；
所述第二测试模块用于输出对应的单行像素单元的第二待测信号。
可选的，所述第一测试模块包括第一信号输入线、第一信号输出线以及第一晶体管，所述第一信号输入线与所述第一晶体管的栅极连接，所述第一信号输出线与所述第一晶体管的第一极连接，所述第一晶体管的第二极与所述单列像素单元连接；
所述第一信号输入线用于输入第一测试信号以使所述第一晶体管导通；
所述第一信号输出线用于当所述第一晶体管导通时输出所述单列像素单元的第一待测信号。
可选的，所述第一测试模块包括第一信号输入线、第一电压端、第一信号输出线以及第一晶体管，所述第一信号输入线与所述第一晶体管的栅极连接，所述第一电压端与所述第一晶体管的第一极连接，所述第一晶体管的第二极与所述单列像素单元之中像素单元的驱动晶体管的栅极连接，所述第一信号输出线与所述驱动晶体管的漏极连接；
所述第一信号输入线用于输入第一测试信号以使所述第一晶体管导通；
所述第一电压端用于当所述第一晶体管导通时输入电压信号；
所述第一信号输出线用于根据所述电压信号输出所述单列像素单元的第一待测信号。
可选的，所述第二测试模块包括第二信号输入线、第二信号输出线以及第二晶体管，所述第二信号输入线与所述第二晶体管的栅极连接，所述第二信号输出线与所述第二晶体管的第一极连接，所述第二晶体管的第二极与所述单行像素单元连接；
所述第二信号输入线用于输入第二测试信号以使所述第二晶体管导通；
所述第二信号输出线用于当所述第二晶体管导通时输出所述单行像素单元的第二待测信号。
可选的，所述判断单元包括第一比较模块、第二比较模块和判断模块，所述第一比较模块与所述第一测试单元连接，所述第二比较模块与所述第二测试单元连接，所述判断模块分别与所述第一比较模块、所述第二比较模块连接；
所述第一比较模块用于将所述第一待测信号与预设的第一标准信号进行比较，以确定对应的单列像素单元是否短路；
所述第二比较模块用于将所述第二待测信号与预设的第二标准信号进行比较，以确定对应的单行像素单元是否短路；
所述判断模块用于根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路。
可选的，所述判断模块包括第一获取子模块、第二获取子模块和判断子模块，所述判断子模块分别与所述第一获取子模块、所述第二获取子模块连接；
所述第一获取子模块用于获取短路的单列像素单元；
所述第二获取子模块用于获取短路的单行像素单元；
所述判断子模块用于将短路的单列像素单元与短路的单行像素单元共有的单个像素单元判断为短路。
一种测试电路的工作方法，所述测试电路包括第一测试单元、第二测试单元和判断单元，所述判断单元分别与所述第一测试单元、所述第二测试单元连接，所述第一测试单元分别与每列像素单元连接，所述第二测试单元分别与每行像素单元连接；
所述测试电路的工作方法包括：
所述第一测试单元输出每列像素单元的第一待测信号；
所述第二测试单元输出每行像素单元的第二待测信号；
所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路。
可选的，所述判断单元包括第一比较模块、第二比较模块和判断模块，所述第一比较模块与所述第一测试单元连接，所述第二比较模块与所述第二测试单元连接，所述判断模块分别与所述第一比较模块、所述第二比较模块连接；
所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路的步骤包括：
所述第一比较模块将所述第一待测信号与预设的第一标准信号进行比较，以确定对应的单列像素单元是否短路；
所述第二比较模块将所述第二待测信号与预设的第二标准信号进行比较，以确定对应的单行像素单元是否短路；
所述判断模块根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路。
可选的，所述判断模块包括第一获取子模块、第二获取子模块和判断子模块，所述判断子模块分别与所述第一获取子模块、所述第二获取子模块连接；
所述判断模块根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路的步骤包括：
所述第一获取子模块获取短路的单列像素单元；
所述第二获取子模块获取短路的单行像素单元；
所述判断子模块将短路的单列像素单元与短路的单行像素单元共有的单个像素单元判断为短路。
本发明具有下述有益效果：
本发明提供的测试电路及其工作方法之中，所述测试电路包括第一测试单元、第二测试单元和判断单元，所述第一测试单元输出每列像素单元的第一待测信号，所述第二测试单元输出每行像素单元的第二待测信号，所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。
附图说明
图1为本发明实施例一提供的一种测试电路的结构示意图；
图2为图1所示测试电路的第一测试信号的时序图；
图3为图1所示测试电路的第二测试信号的时序图；
图4为本发明实施例二提供的一种测试电路的结构示意图；
图5为本发明实施例三提供的一种测试电路的工作方法的流程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的测试电路及其工作方法进行详细描述。
实施例一
图1为本发明实施例一提供的一种测试电路的结构示意图。如图1所示，所述测试电路包括第一测试单元101、第二测试单元102和判断单元103，所述判断单元103分别与所述第一测试单元101、所述第二测试单元102连接，所述第一测试单元101分别与每列像素单元连接，所述第二测试单元102分别与每行像素单元连接。显示面板100包括像素单元阵列，所述像素单元阵列包括多行像素单元和多列像素单元，单列像素单元和单行像素单元共有一个像素单元104。本实施例提供的技术方案首选判断单列像素单元和单行像素单元是否短路，再根据上述判断结果判断所述单列像素单元和所述单行像素单元共有的像素单元104是否短路，从而能够准确定位短路发生的具体位置。
本实施例中，所述第一测试单元101用于输出每列像素单元的第一待测信号，所述第二测试单元102用于输出每行像素单元的第二待测信号，所述判断单元103用于根据所述第一待测信号和所述第二待测信号判断单个像素单元104是否短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。
参见图1，所述第一测试单元101包括多个第一测试模块201，所述第一测试模块201与对应的单列像素单元连接，所述第二测试单元102包括多个第二测试模块202，所述第二测试模块202与对应的单行像素单元连接。所述第一测试模块201用于输出对应的单列像素单元的第一待测信号，所述第二测试模块202用于输出对应的单行像素单元的第二待测信号。本实施例提供的第一测试模块201与单列像素单元一一对应，使得输出的第一待测信号也能够与单列像素单元一一对应。当通过第一待测信号得出短路的结论时，可以根据一一对应关系获得发生短路的单列像素单元的具体位置。同理，本实施例提供的第二测试模块202与单行像素单元一一对应，使得输出的第二待测信号也能够与单行像素单元一一对应。当通过第二待测信号得出短路的结论时，可以根据一一对应关系获得发生短路的单行像素单元的具体位置，从而提高短路判断的精准性。
本实施例中，所述第一测试模块201包括第一信号输入线TestInput1、第一信号输出线Test Output1以及第一晶体管T1，所述第一信号输入线Test Input1与所述第一晶体管T1的栅极连接，所述第一信号输出线Test Output1与所述第一晶体管T1的第一极连接，所述第一晶体管T1的第二极与所述单列像素单元连接。图2为图1所示测试电路的第一测试信号的时序图。如图2所示，所述第一信号输入线Test Input1输入第一测试信号以使所述第一晶体管T1导通，当所述第一晶体管T1导通时，所述第一信号输出线Test Output1输出所述单列像素单元的第一待测信号。所述第一待测信号用于判断对应的单列像素单元是否短路，从而提高了短路判断的精准性。
本实施例中，所述第二测试模块202包括第二信号输入线Test Input2、第二信号输出线Test Output2以及第二晶体管T2，所述第二信号输入线Test Input2与所述第二晶体管T2的栅极连接，所述第二信号输出线Test Output2与所述第二晶体管T2的第一极连接，所述第二晶体管T2的第二极与所述单行像素单元连接。图3为图1所示测试电路的第二测试信号的时序图。如图3所示，所述第二信号输入线Test Input2输入第二测试信号以使所述第二晶体管T2导通，当所述第二晶体管T2导通时，所述第二信号输出线Test Output2输出所述单行像素单元的第二待测信号。所述第二待测信号用于判断对应的单行像素单元是否短路，从而提高了短路判断的精准性。
参见图1，所述判断单元103包括第一比较模块203、第二比较模块204和判断模块205，所述第一比较模块203与所述第一测试单元101连接，所述第二比较模块204与所述第二测试单元102连接，所述判断模块205分别与所述第一比较模块203、所述第二比较模块204连接。所述第一比较模块203将所述第一待测信号与预设的第一标准信号进行比较，以确定对应的单列像素单元是否短路。所述第二比较模块204将所述第二待测信号与预设的第二标准信号进行比较，以确定对应的单行像素单元是否短路。所述判断模块205根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路。优选的，所述判断模块205包括第一获取子模块、第二获取子模块和判断子模块，所述判断子模块分别与所述第一获取子模块、所述第二获取子模块连接。所述第一获取子模块用于获取短路的单列像素单元，所述第二获取子模块用于获取短路的单行像素单元，所述判断子模块用于将短路的单列像素单元与短路的单行像素单元共有的单个像素单元判断为短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。
本实施例提供的测试电路包括第一测试单元、第二测试单元和判断单元，所述第一测试单元输出每列像素单元的第一待测信号，所述第二测试单元输出每行像素单元的第二待测信号，所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。
实施例二
图4为本发明实施例二提供的一种测试电路的结构示意图。如图4所示，所述测试电路包括第一测试单元101、第二测试单元102和判断单元103，所述判断单元103分别与所述第一测试单元101、所述第二测试单元102连接，所述第一测试单元101分别与每列像素单元连接，所述第二测试单元102分别与每行像素单元连接。显示面板100包括像素单元阵列，所述像素单元阵列包括多行像素单元和多列像素单元，单列像素单元和单行像素单元共有一个像素单元104。本实施例提供的技术方案首选判断单列像素单元和单行像素单元是否短路，再根据上述判断结果判断所述单列像素单元和所述单行像素单元共有的像素单元104是否短路，从而能够准确定位短路发生的具体位置。
本实施例中，所述第一测试单元101用于输出每列像素单元的第一待测信号，所述第二测试单元102用于输出每行像素单元的第二待测信号，所述判断单元103用于根据所述第一待测信号和所述第二待测信号判断单个像素单元104是否短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。
参见图4，所述第一测试单元101包括多个第一测试模块201，所述第一测试模块201与对应的单列像素单元连接，所述第二测试单元102包括多个第二测试模块202，所述第二测试模块202与对应的单行像素单元连接。所述第一测试模块201用于输出对应的单列像素单元的第一待测信号，所述第二测试模块202用于输出对应的单行像素单元的第二待测信号。本实施例提供的第一测试模块201与单列像素单元一一对应，使得输出的第一待测信号也能够与单列像素单元一一对应。当通过第一待测信号得出短路的结论时，可以根据一一对应关系获得发生短路的单列像素单元的具体位置。同理，本实施例提供的第二测试模块202与单行像素单元一一对应，使得输出的第二待测信号也能够与单行像素单元一一对应。当通过第二待测信号得出短路的结论时，可以根据一一对应关系获得发生短路的单行像素单元的具体位置，从而提高短路判断的精准性。
本实施例中，所述第一测试模块201包括第一信号输入线Test Input1、第一电压端、第一信号输出线Test Output1以及第一晶体管T1，所述第一信号输入线Test Input1与所述第一晶体管T1的栅极连接，所述第一电压端与所述第一晶体管T1的第一极连接，所述第一晶体管T1的第二极与所述单列像素单元之中像素单元的驱动晶体管的栅极连接，所述第一信号输出线Test Output1与所述驱动晶体管的漏极连接。本实施例通过ELVDD引线将单列像素单元之中的像素单元连接，因此ELVDD引线是显示面板100之中纵向的金属走线。本实施例中，由于驱动晶体管的驱动能力太强，驱动电流太大，不能通过普通晶体管直接引出待测信号，因此本实施例将所述第一晶体管T1的第二极与所述驱动晶体管的栅极连接，将所述第一信号输出线Test Output1与所述驱动晶体管的漏极连接，从而引出待测信号。
参见图2，所述第一信号输入线Test Input1输入第一测试信号以使所述第一晶体管T1导通，当所述第一晶体管T1导通时，所述第一电压端输入电压信号。当驱动晶体管为NMOS时，所述电压信号为负电压，当驱动晶体管为PMOS时，所述电压信号为正电压。在电压信号的作用下，所述第一信号输出线Test Output1输出所述单列像素单元的第一待测信号。此时，所述第一待测信号为IELVDD。所述第一待测信号IELVDD用于判断对应的单列像素单元是否短路，从而提高了短路判断的精准性。
本实施例中，所述第二测试模块202包括第二信号输入线Test Input2、第二信号输出线Test Output2以及第二晶体管T2，所述第二信号输入线Test Input2与所述第二晶体管T2的栅极连接，所述第二信号输出线Test Output2与所述第二晶体管T2的第一极连接，所述第二晶体管T2的第二极与所述单行像素单元连接。本实施例通过VREFP引线将单行像素单元之中的像素单元连接，因此VREFP引线是显示面板100之中横向的金属走线。参见图3，所述第二信号输入线Test Input2输入第二测试信号以使所述第二晶体管T2导通，当所述第二晶体管T2导通时，所述第二信号输出线Test Output2输出所述单行像素单元的第二待测信号。此时，所述第二待测信号为IVREFP。所述第二待测信号IVREFP用于判断对应的单行像素单元是否短路，从而提高了短路判断的精准性。
本实施例以ELVDD引线为例描述具体测试过程如下：首先依次打开ELVDD引线的第一晶体管T1，记下每一列的电流IELVDD，将IELVDD转化为测试电压。将所述测试电压与此列的列序号储存到RAM之中。预先设置ELVDD引线的理论值或者正常值V0，将RAM之中的测试电压依次与V0进行比较，比V0大就标记为“1”，说明此列存在短路，比V0小就标记为“0”，说明此列正常。VREFP引线的测试过程与ELVDD引线相同，从而可以获得如下表1和表2。
表1为ELVDD引线的短路情况查找表
1 0 0
1 0 0
1 0 0
表2为VREFP引线的短路情况查找表
0 0 0
1 1 1
0 0 0
本实施例通过查找表1和表2可以明确说明哪一行和哪一列存在短路。需要说明的是，上述表1和表2只是一种举例，并不是所有情况，不构成对本发明保护范围的限制。另外，表1和表2之中矩阵元素的排列位置与像素单元的排列位置对应，例如，矩阵的第一行第一列就是显示面板的第一行第一列的像素单元。本实施例以Pij代表第i行第j列的短路状态，如果Pij＝0，说明第i行第j列没有发生短路，反之则说明存在短路。如果表1中Pij＝1，同时表2中Pij＝1，则可以确定第i行第j列的像素单元为短路状态，这样就可以得到准确的短路发生位置。
本实施例提供的测试电路包括第一测试单元、第二测试单元和判断单元，所述第一测试单元输出每列像素单元的第一待测信号，所述第二测试单元输出每行像素单元的第二待测信号，所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。
实施例三
图5为本发明实施例三提供的一种测试电路的工作方法的流程图。参见图1和图5，所述测试电路包括第一测试单元101、第二测试单元102和判断单元103，所述判断单元103分别与所述第一测试单元101、所述第二测试单元102连接，所述第一测试单元101分别与每列像素单元连接，所述第二测试单元102分别与每行像素单元连接。显示面板100包括像素单元阵列，所述像素单元阵列包括多行像素单元和多列像素单元，单列像素单元和单行像素单元共有一个像素单元104。本实施例提供的技术方案首选判断单列像素单元和单行像素单元是否短路，再根据上述判断结果判断所述单列像素单元和所述单行像素单元共有的像素单元104是否短路，从而能够准确定位短路发生的具体位置。
所述测试电路的工作方法包括：
步骤1001、所述第一测试单元输出每列像素单元的第一待测信号。
步骤1002、所述第二测试单元输出每行像素单元的第二待测信号。
步骤1003、所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路。
参见图1，所述判断单元103包括第一比较模块203、第二比较模块204和判断模块205，所述第一比较模块203与所述第一测试单元101连接，所述第二比较模块204与所述第二测试单元102连接，所述判断模块205分别与所述第一比较模块203、所述第二比较模块204连接。所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路的步骤包括：所述第一比较模块将所述第一待测信号与预设的第一标准信号进行比较，以确定对应的单列像素单元是否短路；所述第二比较模块将所述第二待测信号与预设的第二标准信号进行比较，以确定对应的单行像素单元是否短路；所述判断模块根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路。
本实施例中，所述判断模块包括第一获取子模块、第二获取子模块和判断子模块，所述判断子模块分别与所述第一获取子模块、所述第二获取子模块连接。所述判断模块根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路的步骤包括：所述第一获取子模块获取短路的单列像素单元；所述第二获取子模块获取短路的单行像素单元；所述判断子模块将短路的单列像素单元与短路的单行像素单元共有的单个像素单元判断为短路。因此，所述第一获取子模块获取短路的单列像素单元，所述第二获取子模块获取短路的单行像素单元，所述判断子模块将短路的单列像素单元与短路的单行像素单元共有的单个像素单元判断为短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。
本实施例提供的测试电路的工作方法之中，所述测试电路包括第一测试单元、第二测试单元和判断单元，所述第一测试单元输出每列像素单元的第一待测信号，所述第二测试单元输出每行像素单元的第二待测信号，所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (6)

1.一种测试电路，其特征在于，包括第一测试单元、第二测试单元和判断单元，所述判断单元分别与所述第一测试单元、所述第二测试单元连接，所述第一测试单元分别与每列像素单元连接，所述第二测试单元分别与每行像素单元连接；
所述第一测试单元用于输出每列像素单元的第一待测信号；
所述第二测试单元用于输出每行像素单元的第二待测信号；
所述判断单元用于根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路；
所述判断单元包括第一比较模块、第二比较模块和判断模块，所述第一比较模块与所述第一测试单元连接，所述第二比较模块与所述第二测试单元连接，所述判断模块分别与所述第一比较模块、所述第二比较模块连接；
所述第一比较模块用于将所述第一待测信号与预设的第一标准信号进行比较，以确定对应的单列像素单元是否短路；
所述第二比较模块用于将所述第二待测信号与预设的第二标准信号进行比较，以确定对应的单行像素单元是否短路；
所述判断模块用于根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路；
所述判断模块包括第一获取子模块、第二获取子模块和判断子模块，所述判断子模块分别与所述第一获取子模块、所述第二获取子模块连接；
所述第一获取子模块用于获取短路的单列像素单元；
所述第二获取子模块用于获取短路的单行像素单元；
所述判断子模块用于将短路的单列像素单元与短路的单行像素单元共有的单个像素单元判断为短路。
2.根据权利要求1所述的测试电路，其特征在于，所述第一测试单元包括多个第一测试模块，所述第一测试模块与对应的单列像素单元连接，所述第二测试单元包括多个第二测试模块，所述第二测试模块与对应的单行像素单元连接；
所述第一测试模块用于输出对应的单列像素单元的第一待测信号；
所述第二测试模块用于输出对应的单行像素单元的第二待测信号。
3.根据权利要求2所述的测试电路，其特征在于，所述第一测试模块包括第一信号输入线、第一信号输出线以及第一晶体管，所述第一信号输入线与所述第一晶体管的栅极连接，所述第一信号输出线与所述第一晶体管的第一极连接，所述第一晶体管的第二极与所述单列像素单元连接；
所述第一信号输入线用于输入第一测试信号以使所述第一晶体管导通；
所述第一信号输出线用于当所述第一晶体管导通时输出所述单列像素单元的第一待测信号。
4.根据权利要求2所述的测试电路，其特征在于，所述第一测试模块包括第一信号输入线、第一电压端、第一信号输出线以及第一晶体管，所述第一信号输入线与所述第一晶体管的栅极连接，所述第一电压端与所述第一晶体管的第一极连接，所述第一晶体管的第二极与所述单列像素单元之中像素单元的驱动晶体管的栅极连接，所述第一信号输出线与所述驱动晶体管的漏极连接；
所述第一信号输入线用于输入第一测试信号以使所述第一晶体管导通；
所述第一电压端用于当所述第一晶体管导通时输入电压信号；
所述第一信号输出线用于根据所述电压信号输出所述单列像素单元的第一待测信号。
5.根据权利要求2所述的测试电路，其特征在于，所述第二测试模块包括第二信号输入线、第二信号输出线以及第二晶体管，所述第二信号输入线与所述第二晶体管的栅极连接，所述第二信号输出线与所述第二晶体管的第一极连接，所述第二晶体管的第二极与所述单行像素单元连接；
所述第二信号输入线用于输入第二测试信号以使所述第二晶体管导通；
所述第二信号输出线用于当所述第二晶体管导通时输出所述单行像素单元的第二待测信号。
6.一种测试电路的工作方法，其特征在于，所述测试电路包括第一测试单元、第二测试单元和判断单元，所述判断单元分别与所述第一测试单元、所述第二测试单元连接，所述第一测试单元分别与每列像素单元连接，所述第二测试单元分别与每行像素单元连接；
所述测试电路的工作方法包括：
所述第一测试单元输出每列像素单元的第一待测信号；
所述第二测试单元输出每行像素单元的第二待测信号；
所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路；
所述判断单元包括第一比较模块、第二比较模块和判断模块，所述第一比较模块与所述第一测试单元连接，所述第二比较模块与所述第二测试单元连接，所述判断模块分别与所述第一比较模块、所述第二比较模块连接；
所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路的步骤包括：
所述第一比较模块将所述第一待测信号与预设的第一标准信号进行比较，以确定对应的单列像素单元是否短路；
所述第二比较模块将所述第二待测信号与预设的第二标准信号进行比较，以确定对应的单行像素单元是否短路；
所述判断模块根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路；
所述判断模块包括第一获取子模块、第二获取子模块和判断子模块，所述判断子模块分别与所述第一获取子模块、所述第二获取子模块连接；
所述判断模块根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路的步骤包括：
所述第一获取子模块获取短路的单列像素单元；
所述第二获取子模块获取短路的单行像素单元；
所述判断子模块将短路的单列像素单元与短路的单行像素单元共有的单个像素单元判断为短路。
CN201610972671.3A 2016-10-28 2016-10-28 测试电路及其工作方法 Expired - Fee Related CN106571114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610972671.3A CN106571114B (zh) 2016-10-28 2016-10-28 测试电路及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610972671.3A CN106571114B (zh) 2016-10-28 2016-10-28 测试电路及其工作方法

Publications (2)

Publication Number Publication Date
CN106571114A CN106571114A (zh) 2017-04-19
CN106571114B true CN106571114B (zh) 2020-04-17

Family

ID=58539931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610972671.3A Expired - Fee Related CN106571114B (zh) 2016-10-28 2016-10-28 测试电路及其工作方法

Country Status (1)

Country Link
CN (1) CN106571114B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108267668B (zh) * 2018-02-06 2020-10-20 合肥京东方显示技术有限公司 显示面板中短路点的定位方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750554A (zh) * 2008-12-12 2010-06-23 北京京东方光电科技有限公司 一种阵列基板检测电路及检测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364022B (zh) * 2008-09-12 2011-11-16 昆山龙腾光电有限公司 阵列基板及其缺陷检测方法
EP2387021A1 (en) * 2010-05-12 2011-11-16 Dialog Semiconductor GmbH Driver chip based oled module connectivity test
CN103217844B (zh) * 2013-04-01 2015-06-24 合肥京东方光电科技有限公司 一种显示面板和显示装置
TWI552126B (zh) * 2014-10-08 2016-10-01 友達光電股份有限公司 亮點偵測方法及顯示面板
CN104505045B (zh) * 2014-12-29 2017-04-12 深圳市华星光电技术有限公司 液晶显示面板、栅极驱动电路及其故障检测方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750554A (zh) * 2008-12-12 2010-06-23 北京京东方光电科技有限公司 一种阵列基板检测电路及检测方法

Also Published As

Publication number Publication date
CN106571114A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
US10565909B2 (en) Test method for display panel, and test device
US10373538B2 (en) Judging method of array test reliability, testing method and device of organic light emitting backplane
US10324344B2 (en) Liquid crystal display panel, driving circuit and manufacturing method of the same
US6815975B2 (en) Inspection method and inspection device for active matrix substrate, inspection program used therefor, and information storage medium
US7102378B2 (en) Testing apparatus and method for thin film transistor display array
US10923041B2 (en) Detection method and detection device for array substrate driving circuit
US20130342229A1 (en) Liquid crystal display and dead pixel test circuit and method for liquid crystal display
CN102968946B (zh) 显示面板的检测电路
CN106409198A (zh) 一种检测驱动电路的方法
CN109345988B (zh) 测试电路、显示面板测试装置和显示装置
CN109616050B (zh) 一种oled显示面板驱动电路及驱动方法
CN106571114B (zh) 测试电路及其工作方法
CN107492333B (zh) 外部补偿线的不良检测方法、装置和显示模组
CN111223428B (zh) 一种cog模组相邻pin微短路的检测电路及方法
CN102354534B (zh) 检测存储器中连接缺陷的方法与可检测连接缺陷的存储器
CN110440930B (zh) 一种低噪声红外检测器结构、芯片及其测试方法
CN101303499B (zh) 液晶显示面板装置及其测试方法
US20220130448A1 (en) State detection circuit for anti-fuse memory cell, and memory
US10043426B2 (en) Liquid crystal panels, TFT substrates, and the detection methods thereof
US11862070B2 (en) Source driver and display device
US11854633B2 (en) Anti-fuse memory cell state detection circuit and memory
CN109389919B (zh) 显示面板的检测方法及装置
CN112885275B (zh) 显示面板的检测电路及方法
CN111081187B (zh) 柔性显示面板、卷曲检测方法、装置及显示设备
US20130009885A1 (en) Touch control sensing apparatus and method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200417

Termination date: 20211028