CN106548942A - 降低VDMOS功率器件的Cgd电容的方法 - Google Patents
降低VDMOS功率器件的Cgd电容的方法 Download PDFInfo
- Publication number
- CN106548942A CN106548942A CN201510609162.XA CN201510609162A CN106548942A CN 106548942 A CN106548942 A CN 106548942A CN 201510609162 A CN201510609162 A CN 201510609162A CN 106548942 A CN106548942 A CN 106548942A
- Authority
- CN
- China
- Prior art keywords
- vdmos
- power devices
- electric capacity
- cgd
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000000206 photolithography Methods 0.000 claims abstract description 13
- 230000009467 reduction Effects 0.000 claims abstract description 13
- 230000001413 cellular effect Effects 0.000 claims abstract description 12
- 230000000694 effects Effects 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000012010 growth Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种降低VDMOS功率器件的Cgd电容的方法，对于VDMOS功率器件中的每个VDMOS元胞，在P-body及N+源极完成之后，在POLY栅极采用多晶开槽光刻板将两个P-body之间的POLY刻掉。本发明可以有效降低高频VDMOS功率器件的Cgd电容，缩短关断延迟时间，从而减少功率损耗，达到节能减排的效果。
Description
技术领域
本发明涉及一种降低VDMOS功率器件的Cgd电容的方法，特别是涉及一种在高频VDMOS功率器件中采用多晶开槽工艺来降低Cgd电容的方法。
背景技术
VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)功率器件的功率损耗在VDMOS的应用中非常重要，在高频(频率一般在100MHz左右)VDMOS应用中，由于工作频率很高，如果寄生电容大，则器件关断延迟会变得很长，在这个延迟过程中，器件本身在损耗很大一部分能量，导致器件发热，温升变大而失效，因此如何减小高频VDMOS功率器件的功率损耗变得尤为重要。
导致高频VDMOS功率器件发热量大而失效的常见机理之一是在高频VDMOS功率器件关断过程中，会因为存在的寄生电容产生延迟，延迟会使功耗增加，特别是高频器件，其本身工作频率较高，开关损耗成为功率损耗中影响最大的因素。VDMOS功率器件的寄生电容由三部分组成：1)输入电容Ciss，主要是由栅源间电容Cgs以及栅漏间电容Cgd组成；2)输出电容Coss，主要是由P-body(P型基极)与N外延之前的PN结结电容Cds(源漏之间的电容)组成；3)反馈电容Crss，主要是由栅漏间电容Cgd组成。在高频VDMOS功率器件中，栅漏间电容Cgd起最关键作用，所以必须减少栅漏间电容Cgd的寄生电容值，达到减少Td(off)(关断延迟时间)的最终目的，从而降低功率损耗。
为了解决此问题，现有技术的一种技术方案是通过把两个P-body之间的距离变小来实现，但是P-body之间距离变小会导致JFET(结型场效应晶体管)的电阻变大，从而使得整个功率器件的导通电阻都会变大，这样损耗反而更大。
发明内容
本发明要解决的技术问题是为了克服现有技术中不能有效地降低VDMOS功率器件的Cgd电容的缺陷，提供一种降低VDMOS功率器件的Cgd电容的方法。
本发明是通过下述技术方案来解决上述技术问题的：
本发明提供了一种降低VDMOS功率器件的Cgd电容的方法，其特点在于，对于VDMOS功率器件中的每个VDMOS元胞，在P-body及N+源极完成之后，在POLY(多晶硅)栅极采用多晶开槽光刻板将两个P-body之间的POLY刻掉。
较佳地，所述多晶开槽光刻板的槽宽的取值范围为0.9-1.1um。
较佳地，所述多晶开槽光刻板的栅氧厚度的取值范围为1080-1320A(埃米，长度单位)。
较佳地，所述P-body的结深的取值范围为1.8-2.2um。
较佳地，所述多晶开槽光刻板的槽宽占整个VDMOS元胞中POLY总长度的比值的取值范围为15.3％-18.7％。
本发明的积极进步效果在于：本发明可以有效降低高频VDMOS功率器件的Cgd电容，缩短关断延迟时间，从而减少功率损耗，达到节能减排的效果。
附图说明
图1为本发明的较佳实施例的降低VDMOS功率器件的Cgd电容的方法的流程图。
图2为采用本发明的较佳实施例的降低VDMOS功率器件的Cgd电容的方法后形成的VDMOS元胞的结构示意图。
图3为本发明的采用本发明的较佳实施例的降低VDMOS功率器件的Cgd电容的方法生成VDMOS功率器件的工艺流程图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
如图1所示，本发明提供了一种降低VDMOS功率器件的Cgd电容的方法，包括以下步骤：
对于VDMOS功率器件中的每个VDMOS元胞，完成P-body及N+源极的生成工艺；
在POLY栅极采用多晶开槽光刻板将两个P-body之间的POLY刻掉。
其中，所述多晶开槽光刻板的槽宽的取值范围为0.9-1.1um，占整个VDMOS元胞中POLY总长度的比值的取值范围为15.3％-18.7％(整个VDMOS元胞中POLY总长度为6um左右)。所述多晶开槽光刻板的栅氧厚度的取值范围为1080-1320A，所述P-body的退火结深的取值范围为1.8-2.2um。采用本发明的多晶开槽光刻工艺，可以刻掉整个VDMOS元胞中占比约15.3％-18.7％的POLY，减小Cgd中上极板面积的15.3％-18.7％，通过Cgd的减少来促使Td(off)(关断延迟时间)的降低，进而降低功率损耗。图2则为采用本实施例的降低VDMOS功率器件的Cgd电容的方法后形成的VDMOS元胞的结构示意图，其中两个多晶栅极之间即为采用本发明的多晶开槽工艺所开出的槽。
图3则为采用本实施例的降低VDMOS功率器件的Cgd电容的方法生成VDMOS功率器件的工艺流程图，具体包括以下步骤：
步骤101、初始场氧12000A生长后进行有源区光刻及刻蚀，其中本步骤的操作对象为功率器件中的保护环部分，初始场氧的生长载体为硅衬底，有源区则是除保护环以外的部分，占据整个功率器件的主体，电流是通过这个区域来流通的；
步骤102、薄氧生长及JFET注入并退火，其中薄氧生长的载体是JFET注入的阻挡层，JFET注入是为了降低功率器件的导通电阻；
步骤103、薄栅氧1200A生长和多晶淀积及蚀刻工艺形成栅极；
步骤104、P+分压环光刻及B+注入和P-body B+注入并高温退火，具体是对保护环的注入；
步骤105、N+源极As+注入，具体是对源极的注入；
步骤106、采用多晶开槽光刻板光刻及刻蚀每个VDMOS元胞中两个P-body之间的POLY；
步骤107、ILD(层间介质)垫积和回流平坦化，具体是针对多晶上的介质层，用于隔离铝线；
步骤108、孔接触及金属布线形成，即在多晶及源极上刻出引线孔及引线用的金属淀积；
步骤109、背面减薄及金属化工艺，即将硅片背面磨片减薄到280um以及背面金属化形成来降低电阻。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (5)
1.一种降低VDMOS功率器件的Cgd电容的方法，其特征在于，对于VDMOS功率器件中的每个VDMOS元胞，在P-body及N+源极完成之后，在POLY栅极采用多晶开槽光刻板将两个P-body之间的POLY刻掉。
2.如权利要求1所述的降低VDMOS功率器件的Cgd电容的方法，其特征在于，所述多晶开槽光刻板的槽宽的取值范围为0.9-1.1um。
3.如权利要求2所述的降低VDMOS功率器件的Cgd电容的方法，其特征在于，所述多晶开槽光刻板的栅氧厚度的取值范围为1080-1320A。
4.如权利要求1所述的降低VDMOS功率器件的Cgd电容的方法，其特征在于，所述P-body的结深的取值范围为1.8-2.2um。
5.如权利要求2所述的降低VDMOS功率器件的Cgd电容的方法，其特征在于，所述多晶开槽光刻板的槽宽占整个VDMOS元胞中POLY总长度的比值的取值范围为15.3％-18.7％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510609162.XA CN106548942A (zh) | 2015-09-23 | 2015-09-23 | 降低VDMOS功率器件的Cgd电容的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510609162.XA CN106548942A (zh) | 2015-09-23 | 2015-09-23 | 降低VDMOS功率器件的Cgd电容的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106548942A true CN106548942A (zh) | 2017-03-29 |
Family
ID=58365379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510609162.XA Pending CN106548942A (zh) | 2015-09-23 | 2015-09-23 | 降低VDMOS功率器件的Cgd电容的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106548942A (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101490847A (zh) * | 2006-05-31 | 2009-07-22 | 万国半导体股份有限公司 | 平面分离栅极高性能金属氧化物半导体场效应晶体管结构及制造方法 |
-
2015
- 2015-09-23 CN CN201510609162.XA patent/CN106548942A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101490847A (zh) * | 2006-05-31 | 2009-07-22 | 万国半导体股份有限公司 | 平面分离栅极高性能金属氧化物半导体场效应晶体管结构及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102903746B (zh) | 一种大电流密度的横向超薄绝缘栅双极型晶体管 | |
| US10475896B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
| CN104078364A (zh) | 超接合半导体装置的制造方法 | |
| CN107275406B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN105161539A (zh) | 碳化硅mosfet器件及其制作方法 | |
| US8557678B2 (en) | Method for manufacturing semiconductor substrate of large-power device | |
| CN102931090A (zh) | 一种超结mosfet的制造方法 | |
| CN106298939A (zh) | 一种具有复合介质层结构的积累型dmos | |
| CN104167360A (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| CN203644787U (zh) | 一种优化栅n沟道vdmos功率器件 | |
| US9837275B2 (en) | Fabrication method of fast recovery diode | |
| CN105529369A (zh) | 一种半导体元胞结构和功率半导体器件 | |
| JP5034153B2 (ja) | 半導体素子の製造方法 | |
| CN100568469C (zh) | 低导通阻抗功率场效应管vdmos的制作方法 | |
| CN107078156A (zh) | 具有降低翘曲风险的反向导通闸控双极导通装置及方法 | |
| CN106711048A (zh) | 一种小电容抗辐照vdmos芯片的制造方法 | |
| CN104253042A (zh) | 一种绝缘栅双极晶体管的制造方法 | |
| CN107359120A (zh) | 超结功率器件的制备方法及超结功率器件 | |
| CN103811545B (zh) | 一种改善扩散区域形貌的功率器件及其制造方法 | |
| CN106548942A (zh) | 降低VDMOS功率器件的Cgd电容的方法 | |
| CN103489917A (zh) | 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构 | |
| CN114725206A (zh) | 一种基于低介电常数介质的SiCVDMOSFET器件 | |
| CN102522338A (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN103578999A (zh) | 一种超级结的制备工艺方法 | |
| CN106098780A (zh) | 集成温度传感器的碳化硅vdmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170329 |