CN106505093A - 外延片生产方法 - Google Patents
外延片生产方法 Download PDFInfo
- Publication number
- CN106505093A CN106505093A CN201610917878.0A CN201610917878A CN106505093A CN 106505093 A CN106505093 A CN 106505093A CN 201610917878 A CN201610917878 A CN 201610917878A CN 106505093 A CN106505093 A CN 106505093A
- Authority
- CN
- China
- Prior art keywords
- epitaxial
- epitaxial wafer
- production method
- silicon layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- 238000002360 preparation method Methods 0.000 claims description 21
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 3
- 239000005052 trichlorosilane Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 39
- 239000004065 semiconductor Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明公开了一种外延片生产方法。所述外延片生产方法包括步骤：提供衬底本体；提供本征硅层，将所述本征硅层铺设在所述衬底本体的上表面上；提供外延层，将所述外延层铺设在所述本征硅层的上表面。本发明衬底通过在衬底本体的上表面设置本征硅层，可将衬底本体与外延层隔开，从而避免衬底本体与外延层之间产生自掺杂问题。因而，所述衬底能够防止衬底本体中的掺杂剂进入外延层，可提高外延层平坦区以改善电阻率均匀性。
Description
技术领域
本发明涉及一种半导体器件的生产方法，特别是一种外延片生产方法。
背景技术
对于半导体器件来说，譬如绝缘栅双极型晶体管(Insulated Gate BipolarTransistor,简称IGBT)，需要外延层具有较高质量的晶体结构，而且对外延层的厚度、导电类型、电阻率及电阻均匀性等方面均有一定的要求。而半导体的电阻率一般随着温度、掺杂浓度、磁场强度及光照强度等因素的变化而改变。
在半导体领域，电路与电子元件需要在外延片上制作完成，不同的应用如MOS型中PMOS、NMOS、CMOS和双极型中饱和型和非饱和型。随着集成电路设计朝向轻、薄、短、小及省电化的发展趋势，行动通讯、信息家电等产品无不力求节约能源消耗，对于外延片类产品的要求也不断提高。解决外延片电阻率的变化分布问题，不仅可以满足外延片轻、薄、小、省电发展趋势，还可以提高外延片后道电子元件的使用率，有效降低客户端的产品成本。
现有技术中的外延片生产过程中，普遍存在着自掺杂现象。自掺杂，是由于热蒸发或者化学反应的副产物对衬底的扩散，衬底中的硅及杂质进入气相，改变了气相中的掺杂成分和浓度，从而导致了外延层中的杂质实际分布偏离理想情况的现象。按产生的原因，自掺杂可分为气相自掺杂、固相外扩散及系统自掺杂。气相自掺杂的掺杂物主要来自晶圆的背面和边缘固相外扩散。固相外扩散的掺杂物主要来自衬底的扩散，掺杂物在衬底与外延层的接触面由衬底扩散至外延层。系统自掺杂的掺杂物来自气体晶片，石墨盘和反应炉腔体等外延片生产装置的内部。由自掺杂的产生原因可看出，外延片生产过程中，尤其是气相外延的生产方法中，自掺杂现象难以避免。
又由于，衬底中的杂质与外延层的杂质的互相扩散，降低了外延层的电阻均匀性。如何提供一种可降低外延层生产过程中的自扩散衬底，以改善外延层电阻率均匀性，一向是业内比较难以克服的问题。
图1示出了现有技术中的一种外延片。由于自掺杂的影响，一般情况下，①处相对于外圈电阻率最高，②、③、④、⑤处次之，最边缘的⑥、⑦、⑧、⑨处阻值相对更低。另外，在有些情况下也会存在边缘处电阻率高于靠近圆心处电阻率的情况。衡量电阻均匀性的标准通过计算公式可算出，计算公式:电阻率均匀性＝(MAX-MIN)*100％/(MAX+MIN),MAX为9个点中最大电阻率数值，MIN为9个点中最小电阻率数值。通过此计算公式计算得出的均匀性数值越小，则其均匀性越高，外延片质量越高。
目前，对于外延片的电阻率均匀性可以接受范围小于5％。而现有技术中的外延片，其电阻率均匀性最低也仅能达到2.5％，按照现有技术生产，电阻率均匀性数值难以再降低。
发明内容
本发明的目的之一是为了克服现有技术中的不足，提供一种电阻率均匀性得到提升的晶体管。
为实现以上目的，本发明通过以下技术方案实现：
本发明还提供一种外延片生产方法。所述外延片生产方法包括以下步骤：提供衬底本体；
提供本征硅层，将所述本征硅层铺设在所述衬底本体的上表面上；
提供外延层，将所述外延层铺设在所述本征硅层的上表面。
优选地，所述本征硅层的厚度为0.5-1μm。
优选地，所述本征硅层的厚度设置与所述衬底本体的厚度呈正相关。
优选地，所述衬底本体为N型。
优选地，所述衬底本体掺杂有砷、磷及锑中的至少一种。
优选地，所述衬底本体为重掺砷衬底本体。
优选地，所述本征硅层由三氯硅烷与氢气反应生成。
优选地，所述外延层的制备温度为1020-1040℃。
优选地，所述外延层的成长速率为0.5-1μm/min。
优选地，所述晶体管为绝缘栅双极型晶体管。也即是，本发明外延片生产方法用于生产绝缘栅双极型晶体管。
与现有技术相比，本发明晶体管的衬底通过在衬底本体的上表面设置本征硅层，可将衬底本体与外延层隔开，从而避免衬底本体与外延层之间产生自掺杂问题。因而，所述衬底能够防止衬底本体中的掺杂剂进入外延层，可提高外延层平坦区以改善电阻率均匀性。
另外，相较于未设置本征硅层的衬底，在生长外延层时，本征层的生长速率提高1倍、温度可降低20℃，且仍能够生产出电阻均匀性更高的外延层。因此，使用本发明中的方法生产的新型衬底，制造外延片时更加节能。
本发明外延层的电阻率均匀性可以做到小于1.5％。相比于未使用本发明的新型外延技术生产的外延层，本发明中的外延层电阻率均匀性可降低1个百分点。使用本发明中的新型外延技术，可降低后续生产成本，提高产品品质。另外，所述外延片增加了平坦区SRP曲线。
附图说明
图1为现有技术中的一种晶体管的外延片的结构示意图。
图2为本发明提供的一种外延片生产方法所生产的外延片的结构示意图。
图3为图2中示出的外延片的衬底的结构示意图。
图4为图2示出的外延片进行扩展电阻测试的曲线图。
具体实施方式
下面结合附图对本发明进行详细的描述：
实施例一：
请参阅图2，本发明提供一种外延片生产方法。所述外延片生产方法包括以下步骤：
提供衬底本体1；
提供本征硅层2，将所述本征硅层2铺设在所述衬底本体1的上表面上；
提供外延层3，将所述外延层3铺设在所述本征硅层2的上表面。
可以理解的是，所述晶体管包括所述外延片10。所述晶体管采用所述外延片10能够提升高速交换及双极处理能力，具有驱动、容量大的特点。作为优选地，所述晶体管为绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,简称IGBT)。也即是，所述外延片生产方法用于生产绝缘栅双极型晶体管。
请应参阅图3，所述外延片10包括外延层3及衬底11。所述衬底11包括衬底本体1及本征硅层2。所述本征硅层2铺设在所述衬底本体1的上表面上。所述外延层3铺设在所述本征硅层2的上表面。所述本征硅层2铺设在所述衬底本体1的上表面上。所述本征硅层2的上表面用于铺设下述外延层3。
所述衬底本体1，也称为基板。衬底本体1与外延3层的主体构成的元素相同，均为硅。掺杂剂主要有N型元素。N型元素包括砷(AS)、锑(Sb)和磷(PH)。也即是，所述衬底本体1掺杂有砷、锑及磷中的至少一种。为了提升性能，在本实施例中，所述衬底本体1为重掺砷衬底本体。可以理解地是，所述“重掺”，即重掺杂，与轻掺相对。
所述本征硅层2，由本征半导体制成片状。本征硅层2，也可以称之为单晶硅层。本征半导体指完全不含杂质且无晶格缺陷的纯净半导体称为本征半导体。可以理解的是，实际半导体不能绝对地纯净，本征半导体一般是指导电主要由材料的本征激发决定的纯净半导体。更通俗地讲，完全纯净的半导体称为本征半导体或I型半导体。硅和锗都是四价元素，其原子核最外层有四个价电子。它们都是由同一种原子构成的“单晶体”，属于本征半导体。在本实施例中，所述本征硅层2由三氯硅烷与氢气反应生成。即，反应生成的单晶硅沉积在衬底本体1的上表面形成所述本征硅层2。所述本征硅层2的具体厚度可根据下述外延片10的总体厚度、衬底本体1的厚度确定。衬底本体1厚度越高，则本征硅层2也越厚，即所述本征硅层2的厚度设置与所述衬底本体1的厚度呈正相关。在本实施例中，所述本征硅层2的厚度为0.5-1μm(微米)。所述本征硅层2的上表面用于铺设下述外延层3，也即是所述本征硅层2的上表面用于生长外延层3。
请继续参阅图2，所述外延层3，即与衬底晶向相同的单晶层，譬如单晶硅层。为了获得较更加均匀的电阻性能，所述外延层3的制备温度可以为1020-1040℃。所述外延层3的生成速率为0.5-1μm/min(微米/分钟)。
下面将结合下述表格说明所述外延片10与为设置所述本征硅层2的对照实施方式在分别同时四种制备方式下的性能参数：
说明的是，每一组对比中，均选用统一批次生产的两排衬底本体1。本发明在所述衬底本体1上铺设所述本征硅层2后，再在所述本征硅层2上生长外延层3。对比实施方式为，在衬底本体上直接生长外延层。上述两种方式的外延层生长工艺、条件均相同。
实施例二：
在本实施例中，在制备条件一为：在外延层的制备温度同为1020℃、生成速率为0.5μm/min时，所述外延片10与对比实施方式一(没有设置本征硅层的传统外延片)的比较得到的下表。
表1：
实施例三：
在本实施例中，在制备条件二为：在外延层的制备温度同为1020℃、生成速率为1μm/min时，所述外延片10与对比实施方式二(没有设置本征硅层的传统外延片)的比较得到的下表。
表2：
实施例四：
在本实施例中，在制备条件三为：在外延层的制备温度同为1040℃、生成速率为0.5μm/min时，所述外延片10与对比实施方式三(没有设置本征硅层的传统外延片)的比较得到的下表。
表3：
实施例五：
在本实施例中，在制备条件四为：在外延层的制备温度同为1040℃、生成速率为1μm/min时，所述外延片10与对比实施方式四(没有设置本征硅层的传统外延片)的比较得到的下表。
表4：
实施例六：
在本实施例中，在所述衬底本体为重掺磷衬底本体时，所述外延片10在制备条件为在外延层的制备温度为1040℃、生成速率为0.5μm/min(制备条件三)时，及所述外延片10在制备条件为外延层的制备温度同为1040℃、生成速率为1μm/min(制备条件四)时，与对比实施方式4(制备条件四)相比较得到的下表。
表5：
注：表1-表5中，点1-点9列分别表示对应于如图1示出的9个点的位置的电阻率。AVE列表示这九个点处的电阻率平均值。UNI列表示电阻均匀性，即按照电阻率均匀性公式：电阻率均匀性＝(MAX-MIN)*100％/(MAX+MIN)计算的数值。
从表5数据可以看出，在同样使用本发明中的制备条件所生产外延片10时，在更低的温度及更快的成长速率下可获得电阻率均匀性更好的外延层3。在相同的温度下，使用本发明的制备方式，可比使用现有的方式制造的外延层3的电阻率均匀性更好。
请参阅图4，其为本发明外延片10的与对比实施例4生产的外延片的SRP(spreading resistance profile，扩散电阻技术)图。从图4中可看出，本发明外延片10的外延层3的SRP曲线更加平坦。
通过上述实验比对，本发明外延片10通过在衬底本体1与外延层3之间设置本征硅层2，可将衬底本体1中的掺杂剂封闭在其内，可防止外延时挥发而产生自掺杂现象。无论是掺磷、锑，还是掺硼，本发明均可起到以上有益效果。无论是重掺衬底本体、轻掺衬底本体，均具有改善外延层电阻均匀性的效果，且可将电阻率均匀性数据降低至少一个百分点。
以上仅为本发明较佳的实施例，并不用于局限本发明的保护范围，任何在本发明精神内的修改、等同替换或改进等，都涵盖在本发明的权利要求范围内。
Claims (10)
1.一种外延片生产方法，其特征在于，包括步骤：
提供衬底本体；
提供本征硅层，将所述本征硅层铺设在所述衬底本体的上表面上；
提供外延层，将所述外延层铺设在所述本征硅层的上表面。
2.根据权利要求1所述的外延片生产方法，其特征在于：所述本征硅层的厚度为0.5-1μm。
3.根据权利要求1所述的外延片生产方法，其特征在于：所述本征硅层的厚度设置与所述衬底本体的厚度呈正相关。
4.根据权利要求1所述的外延片生产方法，其特征在于：所述衬底本体为N型。
5.根据权利要求1所述的外延片生产方法，其特征字在于：所述衬底本体掺杂有砷、磷及锑中的至少一种。
6.根据权利要求1所述的外延片生产方法，其特征在于：所述衬底本体为重掺砷衬底本体或重掺磷衬底本体。
7.根据权利要求1所述的外延片生产方法，其特征在于：所述本征硅层由三氯硅烷与氢气反应生成。
8.根据权利要求1所述的外延片生产方法，其特征在于：所述外延层的制备温度为1020-1040℃。
9.根据权利要求1所述的外延片生产方法，其特征在于：所述外延层的成长速率为0.5-1μm/min。
10.根据权利要求1至9中任一项所述的外延片生产方法，其特征在于：所述的外延片生产方法用于生产绝缘栅双极型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610917878.0A CN106505093A (zh) | 2016-10-21 | 2016-10-21 | 外延片生产方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610917878.0A CN106505093A (zh) | 2016-10-21 | 2016-10-21 | 外延片生产方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106505093A true CN106505093A (zh) | 2017-03-15 |
Family
ID=58319303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610917878.0A Pending CN106505093A (zh) | 2016-10-21 | 2016-10-21 | 外延片生产方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106505093A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415864A (zh) * | 2020-03-18 | 2020-07-14 | 上海晶盟硅材料有限公司 | 超重掺红磷衬底外延方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101256958A (zh) * | 2008-04-08 | 2008-09-03 | 南京国盛电子有限公司 | 一种igbt硅外延片的制造方法 |
| CN102332465A (zh) * | 2011-09-30 | 2012-01-25 | 上海晶盟硅材料有限公司 | 新型衬底、外延片及半导体器件 |
-
2016
- 2016-10-21 CN CN201610917878.0A patent/CN106505093A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101256958A (zh) * | 2008-04-08 | 2008-09-03 | 南京国盛电子有限公司 | 一种igbt硅外延片的制造方法 |
| CN102332465A (zh) * | 2011-09-30 | 2012-01-25 | 上海晶盟硅材料有限公司 | 新型衬底、外延片及半导体器件 |
Non-Patent Citations (1)
| Title |
|---|
| 刘玉玲 等: "《超大规模集成电路衬底材料性能及加工测试技术工程》", 31 August 2002 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415864A (zh) * | 2020-03-18 | 2020-07-14 | 上海晶盟硅材料有限公司 | 超重掺红磷衬底外延方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101256958B (zh) | 一种igbt硅外延片的制造方法 | |
| CN102383198B (zh) | 一种晶硅电池的三步变温扩散工艺 | |
| US9123769B2 (en) | Power semiconductor device and fabrication method thereof | |
| US10192974B2 (en) | Method for forming a semiconductor device and a semiconductor substrate | |
| WO2015087507A1 (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
| CN107994083A (zh) | 太阳能电池 | |
| JP2009038124A (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ | |
| CN104701162A (zh) | 半导体器件、pin二极管和igbt的制作方法 | |
| CN102130211B (zh) | 一种改善太阳能电池表面扩散的方法 | |
| CN206412363U (zh) | 衬底及外延片 | |
| CN106505093A (zh) | 外延片生产方法 | |
| CN102324406A (zh) | 可降低外延时自掺杂的外延片衬底、外延片及半导体器件 | |
| CN103855196B (zh) | 异质结双极晶体管装置及其制造方法 | |
| CN206412362U (zh) | 晶体管 | |
| CN103050545A (zh) | Tvs二极管及其制作方法 | |
| CN102244096A (zh) | 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺 | |
| CN202332856U (zh) | 新型衬底、外延片及半导体器件 | |
| CN111415977A (zh) | 一种氮化水平异质p-n结结构器件及其制备方法 | |
| TWI222744B (en) | Graded-base-bandgap bipolar transistor having a constant-bandgap in the base | |
| CN102420111B (zh) | 提高外延层电阻均匀性的方法、外延片及半导体器件 | |
| CN101510576A (zh) | 提高太阳电池用非晶氢化碳氮化硅薄膜钝化性能的热处理方法 | |
| CN102437199B (zh) | 台面型单向负阻二极管芯片及其制造方法 | |
| CN102324435A (zh) | 衬底、外延片及半导体器件 | |
| CN103996608B (zh) | 改善外延层电阻率均匀性的方法 | |
| CN102332465A (zh) | 新型衬底、外延片及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170315 |