CN106486110B - 一种支持语音实时分解/合成的伽马通滤波器组芯片系统 - Google Patents

一种支持语音实时分解/合成的伽马通滤波器组芯片系统 Download PDF

Info

Publication number
CN106486110B
CN106486110B CN201610921435.9A CN201610921435A CN106486110B CN 106486110 B CN106486110 B CN 106486110B CN 201610921435 A CN201610921435 A CN 201610921435A CN 106486110 B CN106486110 B CN 106486110B
Authority
CN
China
Prior art keywords
read
module
write
parameter
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610921435.9A
Other languages
English (en)
Other versions
CN106486110A (zh
Inventor
李冬梅
杨有为
贾瑞
刘润生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201610921435.9A priority Critical patent/CN106486110B/zh
Publication of CN106486110A publication Critical patent/CN106486110A/zh
Application granted granted Critical
Publication of CN106486110B publication Critical patent/CN106486110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L13/00—Speech synthesis; Text to speech systems
    • G10L13/02—Methods for producing synthetic speech; Speech synthesisers
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L25/00—Speech or voice analysis techniques not restricted to a single one of groups G10L15/00 - G10L21/00
    • G10L25/48—Speech or voice analysis techniques not restricted to a single one of groups G10L15/00 - G10L21/00 specially adapted for particular use
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L13/00—Speech synthesis; Text to speech systems
    • G10L13/02—Methods for producing synthetic speech; Speech synthesisers
    • G10L2013/021—Overlap-add techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提出一种支持语音实时分解/合成的伽马通滤波器组芯片系统，属于数字电路设计领域。该系统由输入模块、参数模块、控制模块、计算模块和输出模块五部分组成；输入模块接收一帧语音数据后激活控制模块，同时根据不同子带上人耳基底膜的延时调整各通道延时后将语音数据提供给计算模块；控制模块控制参数模块读取对应通道的参数，并传输给计算模块；计算模块完成本通道的伽马通滤波算法，将结果存入输出模块；计算模块完成该帧音数据所有通道计算后，输出模块将存储数据供外部进行读取。本发明系统减少了计算各通道的消耗时钟数，节省功耗；实现了参数可配置功能，可根据需要灵活调整系统参数，实现语音的分解和合成操作。

Description

一种支持语音实时分解/合成的伽马通滤波器组芯片系统
技术领域
本发明属于数字电路设计领域，具体涉及一种支持语音实时分解/合成的伽马通滤波器组芯片系统。
背景技术
在听觉研究领域，听觉滤波器通常被用来模拟人耳尤其是基底膜的感知过程，伽马通滤波器(Gammatone Filter，GTF)因为比较符合基底膜的滤波特性而被广泛采用。人耳对语音的处理过程可以用一组伽马通滤波器来模拟，这些滤波器可以模仿人耳的处理过程，将语音分解到不同的子带上。
在应用中，伽马通滤波器组(Gammatone Filterbank，GTFB)遇到的一大瓶颈就是计算复杂度高，虽然随着处理器的计算能力日益提升，这一问题在不久的将来可能会得到解决，但是在手机、助听器等移动设备上，还面临着功耗的限制，这一瓶颈在短期内仍无法解决，因此仍然需要专门针对通滤波器组的芯片。现今伽马通滤波器组的研究大多停留在软件仿真阶段，也有少部分通过模拟电路实现，但是模拟电路实现的伽马通滤波器组因可靠性较差而无法被广泛应用。基于数字电路的伽马通滤波器有很多种，但是能够支持语音实时分解/合成的伽马通滤波器组却很少。
现有的一种使用数字电路实现的GTFB芯片系统如图1所示，该系统的工作主频为100MHz，可以根据不同需要设置在不同模式下，分别实时地将语音信号分解到16、32、64以及128个频率子带上。该系统包括存储运算模块、控制模块、输入延时模块、接口模块和由分频器、ARM、输出控制器、模式选择器及总线组成的其他配置模块。图中clk_dom为主时钟，主要用于控制状态机的工作，经过分频器生成时钟clk_run。we_n为输入数据时使用的时钟，oe_n为输出数据时使用的时钟。各模块具体组成如下：
存储运算模块由核心的运算单元以及中间数据存储器和系数存储器组成。运算单元完成系统核心的计算任务,各通道数据逐点计算。系数存储器是一个只读存储器(Read-Only Memory，ROM)，存储着四种不同模式下各个通道的滤波器系数。系数存储器在控制总线的作用下在特定的时刻根据系统地址向运算单元提供滤波器系数。运算单元在不同的滤波器系数下具有了不同的滤波特性。在计算过程中产生的中间数据存储到中间数据存储器上以保证运算单元计算不同通道的数据的连续性。中间数据寄存器由随机存储器(RandomAccess Memory，RAM)构成，能快速的存取数据。
控制模块由主状态机和系统地址产生单元组成。主状态机控制产生系统核心的五个状态，其中四个为计算过程的主要状态，作为控制总线输出从而控制系统的运行。此外主状态机还负责将总线上的输入信号读入系统内部。系统地址产生单元在控制总线的作用下依次产生系统所需的地址。系统地址即为当前需要计算的通道序号。当系统产生单元产生的地址到最大值后使能信号无效，主状态机复位，主状态机重新开始工作。每计算一个通道需要7个子状态周期。
输入延时模块由输入延时移位寄存器和延时地址产生单元两部分组成。此模块的主要作用是根据当前需要计算的通道序号调节输入的延时，不同的通道输入的延时不同。等效对不同的通道的输出做相应的延时。目的是进行延时补偿，从而实现实时的对伽马通滤波器组的输出进行综合。
接口模块和由分频器及总线组成的其他配置模块主要用来辅助控制模块工作。在读状态下，系统根据控制信号的地址总线和控制总线读取数据，提供计算所需的参数和输入输出相关语音数据；在写状态下，系统根据控制信号的地址总线和控制总线保存中间计算数据，同时将输出存入输出模块的RAM中。状态机进入工作状态后，按照产生的地址总线，不停的在读写状态之间跳转，每完成一个通道的读写地址加1，直到完成所有通道的读写。
上述系统的不足是：
1.上述系统每计算一个通道需要4个状态，每个状态包含7个时钟周期，这样，当输入语音采样率fs为16KHz时，通道数M为128时，主频频率高达57.3M，考虑到其它开销，实际应用中需要时钟为80MHz以上，导致功耗过大，不符合移动设备中功耗低的要求，也无法处理采样率更高、品质更好的语音。
2.上述系统的参数被存储在ROM中，一旦设定参数，系统就无法更改，大大限制了芯片的灵活性和可重复性。
3.上述系统计算过程中依次计算每个点的各通道数据，由于每个通道用到的参数、中间计算结果等各不相同，因此每计算一个通道的数据，都需要从RAM中读取和存储大量数据，造成频繁地访问RAM，增加了功耗，同时也为芯片实现中的布局布线带来了困难。
发明内容
本发明的目的是为了克服已有技术的不足之处，提供了一种支持语音实时分解/合成的伽马通滤波器组芯片系统。本发明提出的系统减少了计算各通道时消耗的时钟数目，每计算一个通道只需要两个时钟周期，降低了工作主频，节省了功耗；同时系统按帧处理语音，每帧的语音长度为L，处理过程使用了流水线技术，将RAM的接口总数也降低到原来的1/L，减小了延时和功耗；此外，本发明的系统还实现了参数可配置功能，可以根据需要灵活调整伽马通滤波器组中的通道数目、增益、滤波器抽头系数等系统参数。
一种支持语音实时分解/合成的伽马通滤波器组芯片系统，其特征在于，该系统由输入模块、参数模块、控制模块、计算模块和输出模块五部分组成；输入模块接收完一帧的语音数据后，产生激活信号来激活控制模块；然后在控制模块的控制下，输入模块根据不同子带上人耳基底膜的延时来调整各通道的延时，并将经过延时调整后的语音数据提供给计算模块，同时控制模块控制参数模块读取对应通道的参数，并将参数传输给计算模块；计算模块根据参数，同时结合自己内部存储的中间运算数据，完成本通道的伽马通滤波算法，并将结果存入输出模块中；计算模块完成该帧语音数据的所有通道计算后，输出模块将存储的数据供外部进行读取。
本发明的特点及有益效果在于：
1)本发明系统的工作主频低，每计算一个通道仅需要2个时钟周期，对于输入为16KHz的语音，计算64个通道，仅需要4MHz的工作主频。
2)本发明将每比特系统访问RAM的频率降低到原来的1/L，同时RAM的接口总数也降低到原来的1/L，进一步降低了延时和功耗。
3)本发明系统支持任意阶的伽马通滤波电路的计算。
4)本发明系统参数是可配置的，可以根据需要灵活调整伽马通滤波器组中的通道数目和增益、滤波器抽头系数等系统参数。
5)本发明不仅能完成语音分解操作，而且还提供了语音分解的逆变换过程，支持后续对语音的合成操作，只需要将各子带的语音直接相加即可恢复原始语音。
附图说明
图1为现有的一种伽马通滤波器组芯片系统结构图。
图2为本发明的一种支持语音实时分解/合成的伽马通滤波器组芯片系统结构图。
图3为本发明系统的计算单元中N级级联的伽马通滤波器电路中的第n级滤波器电路结构图。
具体实施方式
本发明提出的一种支持语音实时分解/合成的伽马通滤波器组芯片系统，下面结合附图及具体实施例进一步说明如下：
本发明提出的一种支持语音实时分解/合成的伽马通滤波器组芯片系统，本发明中设定输入语音为x(k)，帧长L＝2F，伽马通滤波器的阶数为N,通道数目M＝2C，通道的中心频率fc，地址总线AddrBus的位宽为F+C。
该系统由输入模块、参数模块、控制模块、计算模块和输出模块五部分组成；输入模块接收完一帧的语音数据后，产生激活信号来激活控制模块；然后在控制模块的控制下，输入模块根据不同子带上人耳基底膜的延时来调整各通道的延时，并将经过延时调整后的语音数据提供给计算模块，同时控制模块控制参数模块读取对应通道的参数，并将参数传输给计算模块；计算模块根据参数，同时结合自己内部存储的中间运算数据，完成本通道的伽马通滤波算法，并将结果存入输出模块中；计算模块完成该帧语音数据的所有通道计算后，输出模块将存储的数据供外部进行读取；随后，外部接着输入下一帧的语音数据，如此系统一直循环工作下去。
该系统工作时，包括对语音的分解过程和合成过程；分解过程为每次按帧来接收语音，一帧长度为L个语音，通过M个伽马通滤波器将语音分解到M个子带上，系统分M批次计算，每一批次按输入顺序计算同一个通道内的L个语音，每计算一个通道用2个时钟周期；语音的合成过程为分解过程的逆变换，即把不同子带上的语音直接相加，即可重新合成为原始语音。
本发明系统的各模块具体组成结构如图2所示，分别说明如下：
输入模块由写地址发生器、读地址译码器、读写控制器和输入RAM四部分组成。输入模块功能：1)首先缓存输入的语音数据，接收完语音后产生激活控制模块的使能信号EnCtrl；2)控制模块被激活后，在控制模块的控制下，根据通道的中心频率fc来调整输入的通道延时Dm(m代表通道序列号)。通道延时Dm由参数模块提供，延时调整后的语音xm(k)输出给计算模块。该模块具体实施方式及功能说明如下：
输入模块中的输入RAM采用常规的RAM器件，该器件的数据深度Lm是2的整数次幂且大于等于帧长与最大通道延时的和，如式(1)所示：
输入模块中的写地址发生器采用一个常规的计数器，用于产生写地址AddrInW和激活控制模块的信号EnCtrl,每输入一个语音信号，写地址AddrInW加1，当输入完L(一般为0-10000的某个整数)个语音信号，EnCtrl信号转为有效。
读地址译码器用来产生读地址AddrInR，读地址译码器内部含有专门存储通道延时Dm的寄存器(由具体工艺决定)，它每次在本通道的最后一个写状态时更新，即当地址总线AddrBus[F-1:0]上各位全为1且EnWrite为高电平时更新。读地址AddrInR的译码公式为:
AddrInR[P-1:0]＝AddrInW[P-1:0]-L-Dm (2)
图2中输入模块的的读写控制器用来控制输入RAM的读写:当信号Full为低电平时，输入RAM的写操作有效；当信号Full为高电平且EnRead为高电平时，输入RAM的读操作有效。
按照以上操作，输入RAM的输出为：
xm(k)＝x(k-Dm) (3)
控制模块由激活检测单元、状态机和地址总线发生器组成。控制模块控制着输入模块的读操作、参数模块的读操作、计算模的读和写操作、输出模块的写操作，并产生相应的地址总线和读写控制信号。激活检测单元检测到激活信号EnCtrl后，产生Full信号，状态机被激活。
状态机被激活后会在读状态EnRead和写状态EnWrite之间不停地跳转，循环次数为L×M，所以每计算一路通道，只需要两个状态。计算完L×M路通道的值后，控制模块产生使能信号Ready，外部检测到信号Ready后会依次读取L×M个计算结果，然后控制模块又进入等待状态直到下一帧数据到来，如此循环一直下去，故每计算一个通道仅需要2个时钟周期，大大提高了工作效率。
地址总线发生器由计数器构成，状态机每完成一个循环，地址总线AddrBus加1。当AddrBus各位全为1后，控制模块停止工作并产生Ready信号。
参数模块由写地址发生器、读写控制器、读地址译码器、参数寄存器和参数RAM五部分组成。参数模块的作用是为计算单元提供通道的滤波器系数
系统在初始化之后会分L-1次从外部接收并将M个通道的2N+2个参数存入参数RAM里，系统可以根据需要调整参数的值，从而达到灵活调整参数如伽马通滤波器组中的通道数目和增益、滤波器抽头系数等系统参数的目的。然后系统进入正常的工作状态，此时每次在计算一个通道的L个点过程中，会分L-1批次从参数RAM读取下一个通道的2N+2个参数，当计算第M个通道时，会读取第1个通道的参数。同时读取的参数会被存储在参数寄存器中，等待计算模块读取。因此每个通道的参数在上一个通道已经预先读取，并且参数在整个通道的计算过程中保持不变，故每比特访问参数RAM的频率降低了L倍，每次访问参数RAM的位宽也降低L倍。
写地址发生器由计数器构成，每输入一个参数，写地址AddrPrW加1，AddrPrW的位宽为F+C。
读地址译码器，译码公式为：
AddrPrR[F+C-1:0]＝{AddrBus[F-1:0],AddrBus[F+C-1:F]} (4)
读写控制器控制参数RAM的读写:当Enp(控制信号)为高电平时，参数RAM写操作有效；当Enp为低电平且EnRead为高电平且AddrBus[F-1:0]＜L-1时，参数RAM读操作有效。
参数寄存器会在Enp为低电平时且EnWrite为高电平且AddrBus[F-1:0]＜L-1时，将参数RAM的输出存入参数寄存器中。
计算模块由读地址译码器、写地址译码器、读写控制器、计算RAM、中间变量读取寄存器、中间变量存储寄存器和计算单元组成。计算模块负责完成伽马通滤波算法，并将计算ym(k)结果传输给输出模块，同时在读状态EnRead时分L批次读取下一个通道的中间变量，在写状态EnWrite分L批次存储上一个通道的变量。
读地址译码器，读地址AddrCpuW的位宽为F+C，译码公式为：
AddrPrR[F+C-1:0]＝{AddrBus[F+C-1：F]+1，AddrBus[F-1:0]} (5)
写地址译码器，写地址AddrCpuW的位宽为F+C，译码公式为：
AddrPrR[F+C-1:0]＝{AddrBus[F+C-1:F]-1，AddrBus[F-1:0]} (6)
读写控制器控制计算RAM的读写：在读状态EnRead有效时，计算RAM的读操作有效；在写状态EnWrite有效时，计算RAM的写操作有效。
中间变量存储寄存器存储本通道的最后一个点的中间变量，该值由计算单元提供，它在每个通道的第一个读状态更新，即AddrBus[F-1:0]的各位全为0且EnRead为高电平时更新，该值会在下一个通道分L批次存入计算RAM中。
中间变量读取寄存器存储上一帧本通道的中间变量，该值会在本通道内分L批次从计算RAM中读取。计算模块在本通道内的L个读状态中分L批次从计算RAM读取该值、并在写状态分L批次存入中间变量读取寄存器。
计算单元含有专门存储参数的寄存器、专门存储中间变量的寄存器和伽马通滤波器电路。
专门存储参数的寄存器在每通道的第一个读状态EnRead更新一次，即当AddrBus[F-1:0]里各位全为0且EnRead为高电平时更新，该值来自于参数模块中的参数寄存器。
专门存储中间变量的寄存器在读状态EnRead为高电平时都会更新，在每个通道的第一个读状态，即AddrBus[F-1:0]的各位全为0且EnRead为高电平时，读取中间变量读取寄存器里的值，在其余读状态时读取的是计算单元本身产生的中间变量，即上一个点的中间变量。
伽马通滤波器电路中需要保存中间变量的选取可以根据需要来选取。其中一种可选的方案是保存其中n＝1～N。这里伽马通滤波器使用了N级流水线的结构，每一级的电路结构如图3所示，第m组滤波器中第n级的的输入信号经过各滤波器抽头系数的加权后得到该级的输出信号同时也向输入模块提供相位补偿信息Dm。输入信号经过该级滤波器各抽头系数的加成后得到该级的输出信号，因此该结构支持任意N阶伽马通滤波器的计算，只需要使用N个图3中的结构级联起来即可实现任意阶的伽马通滤波器的计算，每一级的具体计算表达式如下：
输出模块由写地址译码器、读地址发生器、读写控制器和输出RAM组成。输出模块负责在写状态EnWrite有效时将计算模块的输出ym(k)存入输出RAM，等计算完所有通道后，外部检测到Ready信号后会读取输出模块中存储的计算结果。
写地址译码器负责产生写地址AddrOutWt,具体译码公式为：
AddrOutW[F+C-1:0]＝{AddrBus[F-1:0],AddrBus[F+C-1:F]} (11)
读地址发生器由计数器构成，负责产生读地址AddrOutR，每读取一个信号，读地址AddrOutR加1。
读写控制器负责控制输出RAM的读写：当Ready信号为低电平且写状态EnWrite为高电平时，输出RAM的写操作有效；当Ready为高电平时，输出RAM的读操作有效
本发明系统可以由本领域技术人员采用常规CMOS工艺实现。应用本系统的工作过程实施例，包括以下步骤：
1.初始化操作：这一阶段系统所有寄存器和RAM会被初始化为零。
2.传输参数阶段：该阶段，输入信号Enp变为高平，外部会分L-1批次向系统传输M个通道的所有参数，总共(2N+2)×M个参数。此后，系统进入正常工作状态，重复以下步骤3-5的操作；
3.外部会向系统的输入模块传输一帧数据，总共L个语音数据，输入完毕后产生使能信号EnCtrl，将控制模块从休眠状态激活；
4.控制模块被激活以后，状态机开始运转，状态机总共有两个状态：读取状态和写入状态。读取状态下会读取数据，写入状态下会将数据写入RAM。每L个读取状态和存储状态完成一个通道的计算，L×M个读取状态和存储状态完成所有通道的计算。控制模块控制着输入模块的读操作、参数模块的读操作、计算模的读和写操作、输出模块的写操作，并产生相应的地址总线和读写控制信号。
A.读取状态下的各模块
1)读取状态下的参数模块：
参数模块会分L-1批次在读状态从参数RAM中读取下一个通道的2N+2个参数，然后在L-1个写状态分L-1批次将参数存储在参数寄存器中，因此每个通道的参数在上一个通道已经预先被读取，等待输入模块读取参数D、计算模块读取其余参数Dm。
2)读取状态下的计算模块：
a)计算模块会在每个通道的第一个读取状态即当AddrBus[F-1:0]里各位全为0且EnRead为高电平时更新计算单元里a1～a4、a1、a2、g1～g4的值，这些参数的值由参数模块中的参数寄存器提供，此后计算单元中的参数保持不变，直至计算完本通道的所有点；
b)计算模块在每个读取状态都会更新计算单元中的中间变量，在每个通道的第一个读状态，即AddrBus[F-1:0]的各位全为0且EnRead为高电平时,读取中间变量读取寄存器中的值；在其余取状态时读取的是计算单元本身产生的中间变量，即本通道内上一个点的中间变量。
c)计算模块还会在本能通道的L个读状态分L批次读取计算RAM中存储的下一个通道的中间变量，然后在L个写状态分L批次将它们存入中间变量读取寄存器中，等待计算单元在下一个通道的第一个读状态读取。
d)计算模块在每个通道的第一个读状态,即AddrBus[F-1:0]的各位全为0且EnRead为高电平时，更新中间变量存储寄存器中的值，该值由计算单元提供，它会在后面的L个写状态分L批次存入计算RAM中。
B.写入状态下的各模块：
1)写入状态下的计算模块：计算模块会分L批次将中间变量存储寄存器存储的中间变量存入计算RAM中。
2)写入状态下的输出模块：输出模块会在写入状态时将计算模块的计算结果ym(k)存储到输出RAM中。
C.计算完一个通道内的所有点以后，接着切换到下一个通道，按照上述流程计算，直到结算完所有通道。之后，控制模块产生一个使能信号，激活输出模块工作，其余模块进入休眠状态。
5.输出模块被激活后，会等待外部读取存储在输出模块RAM中的数据。等外部读出完信号以后，系统回到3阶段，接着计算下一帧数据的计算。
6.语音的合成：本发明不仅能完成语音分解操作，而且还提供了语音分解的逆变换过程，支持后续对语音的合成操作，只需要将各子带的语音直接相加即可恢复原始语音。

Claims (5)

1.一种支持语音实时分解/合成的伽马通滤波器组芯片系统，其特征在于，该系统由输入模块、参数模块、控制模块、计算模块和输出模块五部分组成；输入模块接收完一帧的语音数据后，产生激活信号来激活控制模块；然后在控制模块的控制下，输入模块根据不同子带上人耳基底膜的延时来调整各通道的延时，并将经过延时调整后的语音数据提供给计算模块，同时控制模块控制参数模块读取对应通道的参数，并将参数传输给计算模块；计算模块根据参数，同时结合自己内部存储的中间运算数据，完成本通道的伽马通滤波算法，并将结果存入输出模块中；计算模块完成该帧语音数据的所有通道计算后，输出模块将存储的数据供外部进行读取。
2.如权利要求1所述的系统，其特征在于，所述输入模块由输入RAM、写地址发生器、读地址译码器和读写控制器四部分组成；写地址发生器由计数器构成，产生写地址AddrInW和激活控制模块的信号EnCtrl，每输入一个语音信号，写地址AddrInW加1，当输入完L个语音信号，EnCtrl信号转为有效，其中L为帧长；
所述控制模块由激活检测单元、状态机和地址总线发生器组成；激活检测单元检测到激活信号EnCtrl后，产生Full信号，激活状态机；状态机被激活后，在读状态EnRead和写状态EnWrite之间不停地跳转，形成循环；地址总线发生器由计数器构成，状态机每完成一次循环，地址总线AddrBus加1；当AddrBus各位全为1后，控制模块停止工作并产生Ready信号；读写控制器控制输入RAM的读写:当信号Full为低电平时，输入RAM的写操作有效；当信号Full为高电平且EnRead为高电平时，输入RAM的读操作有效，读地址译码器产生读地址AddrInR。
3.如权利要求2所述的系统，其特征在于，所述参数模块由写地址发生器、读写控制器、读地址译码器、参数寄存器和参数RAM组成；参数RAM从外部接收参数并储存，读写控制器控制参数RAM的读写:当Enp为高电平时，参数RAM写操作有效，写地址发生器由计数器构成，每输入一个参数，写地址AddrPrW加1；当Enp为低电平且读状态EnRead为高电平且AddrBus[F-1：0]＜L-1时，参数RAM读操作有效，读地址译码器进行译码；当Enp为低电平时且写状态EnWrite为高电平且AddrBus[F-1：0]＜L-1时，参数RAM的输出存入参数寄存器中，其中，L代表帧长，L＝2F。
4.如权利要求3所述的系统，其特征在于，所述计算模块由读地址译码器、写地址译码器、读写控制器、计算RAM、中间变量读取寄存器、中间变量存储寄存器和计算单元组成；读写控制器控制计算RAM的读写；在读状态EnRead有效时，计算RAM的读操作有效，读地址译码器进行译码；在写状态EnWrite有效时，计算RAM的写操作有效，写地址译码器进行译码；中间变量存储寄存器存储本通道的最后一个点的中间变量，该值由计算单元提供，它在每个通道的第一个读状态,即AddrBus[F-1：0]的各位全为0且EnRead为高电平时更新，在下一个通道分批次存入计算RAM中；中间变量读取寄存器存储上一帧本通道的中间变量，该值会在本通道内读状态中分批次从计算RAM中读取，并在写状态时分批次存入中间变量读取寄存器。
5.如权利要求4所述的系统，其特征在于，所述输出模块由写地址译码器、读地址发生器、读写控制器和输出RAM组成；读写控制器控制输出RAM的读写：当Ready信号为低电平且写状态EnWrite为高电平时，输出RAM的写操作有效，写地址译码器产生写地址，输出RAM储存计算模块的输出结果；当Ready信号为高电平时，输出RAM的读操作有效，读地址发生器由计数器构成，产生读地址，外部检测到Ready信号后读取输出RAM中的存储结果。
CN201610921435.9A 2016-10-21 2016-10-21 一种支持语音实时分解/合成的伽马通滤波器组芯片系统 Active CN106486110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610921435.9A CN106486110B (zh) 2016-10-21 2016-10-21 一种支持语音实时分解/合成的伽马通滤波器组芯片系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610921435.9A CN106486110B (zh) 2016-10-21 2016-10-21 一种支持语音实时分解/合成的伽马通滤波器组芯片系统

Publications (2)

Publication Number Publication Date
CN106486110A CN106486110A (zh) 2017-03-08
CN106486110B true CN106486110B (zh) 2019-11-08

Family

ID=58271022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610921435.9A Active CN106486110B (zh) 2016-10-21 2016-10-21 一种支持语音实时分解/合成的伽马通滤波器组芯片系统

Country Status (1)

Country Link
CN (1) CN106486110B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109709860B (zh) * 2018-12-30 2021-08-20 武汉极目智能技术有限公司 一种基于fpga的图像滤波器流水线控制系统及方法
CN112532207B (zh) * 2020-11-19 2024-01-26 浙江集速合芯科技有限公司 一种片上可变滤波器快速调谐的方法
CN112491391B (zh) * 2020-11-26 2023-06-23 北京工业大学 一种音频dac的插值滤波器实现结构
CN116094531B (zh) * 2023-04-06 2023-12-12 苏州萨沙迈半导体有限公司 Sent信号接收系统、芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433210A (en) * 1980-06-04 1984-02-21 Federal Screw Works Integrated circuit phoneme-based speech synthesizer
EP1850328A1 (en) * 2006-04-26 2007-10-31 Honda Research Institute Europe GmbH Enhancement and extraction of formants of voice signals
CN102318189A (zh) * 2009-02-18 2012-01-11 杜比国际公司 低延迟调制滤波器组
CN103325381A (zh) * 2013-05-29 2013-09-25 吉林大学 一种基于模糊隶属函数的语音分离方法
CN103440871A (zh) * 2013-08-21 2013-12-11 大连理工大学 一种语音中瞬态噪声抑制的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433210A (en) * 1980-06-04 1984-02-21 Federal Screw Works Integrated circuit phoneme-based speech synthesizer
EP1850328A1 (en) * 2006-04-26 2007-10-31 Honda Research Institute Europe GmbH Enhancement and extraction of formants of voice signals
CN102318189A (zh) * 2009-02-18 2012-01-11 杜比国际公司 低延迟调制滤波器组
CN103325381A (zh) * 2013-05-29 2013-09-25 吉林大学 一种基于模糊隶属函数的语音分离方法
CN103440871A (zh) * 2013-08-21 2013-12-11 大连理工大学 一种语音中瞬态噪声抑制的方法

Also Published As

Publication number Publication date
CN106486110A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
CN106486110B (zh) 一种支持语音实时分解/合成的伽马通滤波器组芯片系统
CN109598338B (zh) 一种基于fpga的计算优化的卷积神经网络加速器
CN106844294B (zh) 卷积运算芯片和通信设备
CN111880763B (zh) 一种在内存中实现带有正负数乘加的sram电路
Kim et al. FPGA-based CNN inference accelerator synthesized from multi-threaded C software
CN104204992B (zh) 具有内置电平移位器及可编程上升边缘和脉冲宽度的脉冲时钟产生逻辑
CN106415526B (zh) Fft处理器及运算方法
CN104349260B (zh) 低功耗wola滤波器组及其综合阶段电路
KR101898176B1 (ko) 반도체 메모리 장치의 버퍼 제어회로
CN104202016B (zh) 一种基于查表法的任意倍可变的信号升采样实现方法及系统
CN106557436A (zh) 终端的内存压缩功能使能方法及装置
CN112836813B (zh) 一种用于混合精度神经网络计算的可重构脉动阵列系统
CN109284824A (zh) 一种基于可重构技术的用于加速卷积和池化运算的装置
CN101133375B (zh) 用于时钟分配的设备、方法和系统
CN109741774A (zh) 一种基于fpga片上ram模拟实现ddr3突发的控制器以及方法
Marantos et al. Efficient support vector machines implementation on Intel/Movidius Myriad 2
CN111723336A (zh) 一种采用循环迭代方式的基于cholesky分解的任意阶矩阵求逆硬件加速系统
CN105404728B (zh) 一种基于fpga芯片多控制信号的布局方法
CN102158451B (zh) 高速多载波多相内插滤波方法和装置
CN105868026A (zh) 一种计算序列平均值的方法和装置
CN102201817B (zh) 基于存储器折叠架构优化的低功耗ldpc译码器
CN109565269A (zh) 快速滤波
CN106847299A (zh) 延时的估计方法及装置
CN102957993A (zh) 低功耗wola滤波器组及其分析和综合阶段电路
CN104348446A (zh) 一种实现fir滤波的方法和滤波装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant