CN116094531B - Sent信号接收系统、芯片 - Google Patents

Abstract

本发明公开了一种SENT信号接收系统、芯片。其中，系统包括：通道接收控制装置，包括依次连接的滤波模块、数据解码模块和数据检查存储模块，滤波模块用于对接收到的SENT信号进行滤波处理，数据解码模块用于对滤波后的信号进行解码处理，数据检查存储模块用于对解码后的信号进行检查，并将检查通过的信号存入至少两个存储区域；寄存器控制装置，用于存储通道接收控制装置的工作参数，以使通道接收控制装置在工作时获取工作参数，并使通道接收控制装置按照工作参数工作。该系统可以提高SENT的安全性。

Description

SENT信号接收系统、芯片

技术领域

本发明涉及信号接收技术领域，尤其涉及一种SENT(Single Edge NibbleTransmission for Automotive Applications，单边半字传输)信号接收系统、芯片。

背景技术

SENT协议由SAE J2716标准制定，用于高分辨率的传感器数据从传感器传送到ECU（Electronic Control Unit，电子控制单元）。它旨在作为使用10位模数转换器和PWM（Pulse Width Modulation，脉冲宽度调制）的较低分辨方法的替代品，并作为CAN（Controller Area Network，控制器局域网络）或者LIN（Local Interconnect Network，本地互连网络）的低成本的替代方案。随着汽车电子的不断发展，人工智能及自动驾驶技术研究越发深入，越来越多的传感器使用SENT协议。因此，对于ECU而言，如何提高SENT的安全性越来越重要。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种SENT信号接收系统，以提高SENT的安全性。

本发明的第二个目的在于提出一种芯片。

为达到上述目的，本发明第一方面实施例提出了一种SENT信号接收系统，所述系统包括：通道接收控制装置，包括依次连接的滤波模块、数据解码模块和数据检查存储模块，所述滤波模块用于对接收到的SENT信号进行滤波处理，所述数据解码模块用于对滤波后的信号进行解码处理，所述数据检查存储模块用于对解码后的信号进行检查，并将检查通过的信号存入至少两个存储区域；寄存器控制装置，用于存储所述通道接收控制装置的工作参数，以使所述通道接收控制装置在工作时获取所述工作参数，并使所述通道接收控制装置按照所述工作参数工作。

为达到上述目的，本发明第二方面实施例提出了一种芯片，包括上述的SENT信号接收系统。

根据本发明实施例的SENT信号接收系统、芯片，通过设置寄存器控制装置存储通道接收控制装置的工作参数，设置通道接收控制装置对SENT信号进行接收及解析，而且，通过设置至少两个存储区域，在完成对接收到的SENT信号的过滤、解码、检查后，将通过检查的数据存入至少两套地址空间内，从而提高了SENT的安全性。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1是本发明一个或多个实施例的SENT信号接收系统的结构框图；

图2是本发明一个示例的SENT信号接收系统的结构示意图；

图3是本发明实施例的芯片的结构框图。

具体实施方式

下面参考附图描述本发明实施例的SENT信号接收系统、芯片，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。参考附图描述的实施例是示例性的，不能理解为对本发明的限制。

图1是本发明一个或多个实施例的SENT信号接收系统的结构框图。

如图1所示，SENT信号接收系统10包括：通道接收控制装置100，包括依次连接的滤波模块、数据解码模块和数据检查存储模块，滤波模块用于对接收到的SENT信号进行滤波处理，数据解码模块用于对滤波后的信号进行解码处理，数据检查存储模块用于对解码后的信号进行检查，并将检查通过的信号存入至少两个存储区域；寄存器控制装置200，用于存储通道接收控制装置100的工作参数，以使通道接收控制装置100在工作时获取工作参数，并使通道接收控制装置100按照工作参数工作。

具体地，寄存器控制装置200中包括寄存器，寄存器中存储通道接收控制装置100的工作参数。寄存器控制装置200可以利用存储的工作参数实现对通道接收控制装置100的工作模式进行配置。通道接收控制装置100根据寄存器配置的工作模式开始工作后，在接收到SENT信号时，滤波模块对接收到的SENT信号进行过滤，过滤后的SENT信号由数据解码模块进行解码，进而由数据检查存储模块进行检查。在数据解码及检查完成后，将正确的关键数据存入至少两套地址空间内，这样可以提供双份数据读取并校验的保障，防止由于地址总线出错带来的数据误读场景，提高了SENT的安全性。

由此，通过设置寄存器控制装置200存储通道接收控制装置100的工作参数，设置通道接收控制装置100对SENT信号进行接收及解析，而且，通过设置至少两个存储区域，在完成对接收到的SENT信号的过滤、解码、检查后，将通过检查的数据存入至少两套地址空间内，从而提高了SENT的安全性。

需要说明的是，上述通道接收控制装置100和寄存器控制装置200均为硬件电路，通过两部分硬件电路配合实现了SENT协议信号的安全接收及解析，接收和解析过程中不需要软件参与，减小了软件开销。且通过全硬件实现的方式，可以进一步提高接收的速度及准确度。

在本发明一个或多个实施例中，通道接收控制装置100还包括：时钟生成模块，与数据解码模块连接，用于在数据解码模块工作时提供时钟信号。

在本发明一个或多个实施例中，通道接收控制装置100还包括：同步帧检测模块，分别与滤波模块和时钟生成模块连接，用于根据时钟生成模块输出的时钟信号对滤波模块输出的滤波后的SENT信号进行同步帧检测；时基校准模块，分别与同步帧检测模块和时钟生成模块连接，用于根据同步帧检测模块的同步帧检测结果和时钟生成模块生成的时钟信号得到时基校准因数，并根据时基校准因数对时钟生成模块进行时基校准。

在本发明一个或多个实施例中，通道接收控制装置100还包括：时间戳超时控制模块，分别与时钟生成模块和同步帧检测模块连接，用于对同步帧检测模块检测到的同步帧附加时间戳，并根据时钟生成模块输出的时钟信号判断同步帧检测模块输出的同步帧检测结果是否超时，以确定接收到的SENT信号是否失效。

在本发明一个或多个实施例中，通道接收控制装置100还包括：交互信号生成模块，分别与同步帧检测模块和数据检查存储模块连接，用于根据检查通过的信号和同步帧检测结果生成交互信号。

在本发明一个或多个实施例中，寄存器控制装置200，包括：第一寄存器和第二寄存器，第一寄存器用于存储第一工作配置参数，第二寄存器用于存储第二工作配置参数，其中，第一工作配置参数包括通道接收控制装置的工作参数中在配置完成后不再更改的参数，第二工作配置参数包括通道接收控制装置的工作参数中与主机关联的参数；第三寄存器，用于存储中断使能配置信息，其中，通道接收控制装置100在获取到中断使能配置信息时，进行中断控制。

上述寄存器控制装置200，还包括：第四寄存器，用于存储通道接收控制装置100的状态数据，包括通道接收控制装置100中各模块的当前运行阶段和生成的报错信息。

上述寄存器控制装置200还通过总线接口与主机连接，以传输寄存器信息。

参见图2所示的具体示例，时钟生成模块接收模块时钟的输入信号，生成Tick（节拍）时钟信号，将时钟信号输入至数据解码模块，以使数据解码模块根据时钟信号工作。

SENT信号进入通道接收控制装置100后首先经过可配置滤波时长的滤波模块，然后进行同步帧的检测，并且按照SENT协议根据同步帧的长度进行时钟的自校准使得后续数据的接收更实时准确。其中，在SENT协议里有规定同步帧的长度应该是满足56个tick时长的条件，而实际根据配置的时基以及时钟精度或者时间的漂移会有一定的偏差，因而可以根据这个偏差来校准时基后使得同步帧的长度仍然满足56个tick的条件，并以这个校准后的时基来接收后面的数据。

时间戳超时控制模块在关键的接收节点打上时间戳，供系统查看这些信息，并且可以设置超时长度来监测接收数据输入是否已经失效（信号无变化）。上述关键的接收节点可以为SENT协议里规定的同步帧的位置。

设置交互信息生成模块，生成交互信号，包括中断信号、DMA（Direct MemoryAccess，存储器直接访问）请求信号，比如说，可以设计多种接收节点及接收错误中断及DMA请求与系统进行交互，且各个之间相互独立控制，拥有充分的灵活性。

第一寄存器（即为图2中寄存器类1）中的第一工作配置参数需要在寄存器写保护关闭时配置，仅上电可配置一次，配置完成后不可改变。而且，第一寄存器中的第一工作配置参数需要进行定时的回读校验，并且需要时刻进行配置值的奇偶校验。

第二寄存器（即为图2中寄存器类2）中的第二工作配置参数需要在寄存器写保护关闭时配置。在多主机系统中，第二寄存器需要识别配置的主机编号是否一致，以识别对寄存器进行操作的主机，防止非对应主机的误操作。且第二寄存器需要进行定时的回读校验，并且需要时刻进行配置值的奇偶校验。

第三寄存器（即为图2中寄存器类3）中存储中断使能配置信息，不需要区分主机编号，也不需要进行定时的回读校验，但需要时刻进行配置值的奇偶校验。

上述回读校验为定时读取寄存器中的数值，并将寄存器中的数据与配置值进行对比，以确定寄存器中的值和软件配置的值一致。

其中，对于上述第一寄存器、第二寄存器和第三寄存器，采用双重校验的方式来加强配置的安全性。

上述第一寄存器、第二寄存器和第三寄存器的位宽可以为一位，也可为多位。

当上述第一寄存器、第二寄存器和第三寄存器的位宽均为多位时，第一寄存器、第二寄存器和第三寄存器中的配置信息均分两组存储，针对每一配置信息，在对应的两组信息按位互斥时，确定信息为有效信息。

作为一个示例，上述双重校验，假设寄存器位宽是多位的，则使用两组寄存器配置同时满足来保证最终配置的结果生效。两组寄存器的配置值同样也使用互斥的值配置。例如主配置的寄存器为5’b11010，另一组的配置值需要是5’b00101。这样这个寄存器的配置才会生效，并且该值与主配置的寄存器值一致为5’b11010。当这两个寄存器的配置值不满足互斥关系时，该值不生效。同时设定当两个配置值都一样作为故障注入的条件生成错误标志位。

需要说明的是，上述双重校验也可设置为针对上述第一寄存器、第二寄存器、第三寄存器中的关键寄存器。上述第一寄存器、第二寄存器和第三寄存器均为一类寄存器，其中包括多个寄存器，对于其中存储的数据一旦出错会导致通道接收控制装置100出现故障的寄存器行使上述双重校验。如若说，对于存储模块的通道使能的寄存器，如果该通道并无数据接收但误配置了使能，可能造成该通道的异常接收，则存储该信息的寄存器为关键寄存器，因而需要使用双重校验来配置。

还需要说明的是，当上述第一寄存器、第二寄存器和第三寄存器的位宽为一位时，配置信息同样需要分两组存储，且每组信息均需存储两位，在对应的两组信息按位互斥，且同一信息中的两位互斥时，确定信息为有效信息。

作为一个示例，上述双重校验，对于常规单bit控制，可以使用两个互斥的bit来控制，假设寄存器位宽是1位的，则设置成两位互斥（2’b01和2’b10）的寄存器来控制，这样可以避免寄存器的单点失效。同时如果配置为2’b00和2’b11，当成是故障注入的方式来生成错误标志位。

当然，上述寄存器可以即包括位宽为一位的寄存器，也可包括位宽为多位的寄存器，采用对应的双重校验方法以进行双重校验。

由此，通过设置双重校验，进一步提高SENT信号接收系统10的安全性。而且，通过设置回读校验和写保护，可以进一步提高SENT信号接收系统10的安全性。

第四寄存器（即为图2中的寄存器类4），用于存储通道接收控制装置100的状态数据。

综上，本发明实施例的SENT信号接收系统，通过设置寄存器控制装置存储通道接收控制装置的工作参数，设置通道接收控制装置对SENT信号进行接收及解析，而且，通过设置至少两个存储区域，在完成对接收到的SENT信号的过滤、解码、检查后，将通过检查的数据存入至少两套地址空间内，从而提高了SENT的安全性。而且，上述通道接收控制装置和寄存器控制装置均为硬件电路，通过两部分硬件电路配合实现了SENT协议信号的安全接收及解析，接收和解析过程中不需要软件参与，减小了软件开销。且通过全硬件实现的方式，可以进一步提高接收的速度及准确度。

进一步的，本发明提出一种芯片。

图3是本发明实施例的芯片的结构框图。

如图3所示，芯片20包括上述实施例的SENT信号接收系统10。

本发明实施例的芯片，通过上述的SENT信号接收系统，通过设置寄存器控制装置存储通道接收控制装置的工作参数，设置通道接收控制装置对SENT信号进行接收及解析，而且，通过设置至少两个存储区域，在完成对接收到的SENT信号的过滤、解码、检查后，将通过检查的数据存入至少两套地址空间内，从而提高了SENT的安全性。而且，上述通道接收控制装置和寄存器控制装置均为硬件电路，通过两部分硬件电路配合实现了SENT协议信号的安全接收及解析，接收和解析过程中不需要软件参与，减小了软件开销。且通过全硬件实现的方式，可以进一步提高接收的速度及准确度。

需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本说明书的描述中，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本说明书的描述中，除非另有说明，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种SENT信号接收系统，其特征在于，所述系统包括：

通道接收控制装置，包括依次连接的滤波模块、数据解码模块和数据检查存储模块，所述滤波模块用于对接收到的SENT信号进行滤波处理，所述数据解码模块用于对滤波后的信号进行解码处理，所述数据检查存储模块用于对解码得到的数据进行检查，并将检查通过的数据存入至少两个存储区域；

寄存器控制装置，用于存储所述通道接收控制装置的工作参数，以使所述通道接收控制装置在工作时获取所述工作参数，并使所述通道接收控制装置按照所述工作参数工作；

所述寄存器控制装置，包括：

第一寄存器和第二寄存器，所述第一寄存器用于存储第一工作配置参数，所述第二寄存器用于存储第二工作配置参数，其中，所述第一工作配置参数包括所述通道接收控制装置的工作参数中在配置完成后不再更改的参数，所述第二工作配置参数包括所述通道接收控制装置的工作参数中与主机关联的参数；

第三寄存器，用于存储中断使能配置信息，其中，所述通道接收控制装置在获取到所述中断使能配置信息时，进行中断控制；

所述寄存器控制装置，还包括：

第四寄存器，用于存储所述通道接收控制装置的当前状态，包括所述通道接收控制装置中各模块的当前运行阶段和生成的报错信息；

所述第一寄存器、所述第二寄存器和所述第三寄存器的位宽均为多位，所述第一寄存器、所述第二寄存器和所述第三寄存器中的配置信息均分两组存储，针对每一配置信息，在对应的两组信息按位互斥时，确定所述信息为有效信息；

其中，所述寄存器控制装置对所述第一工作配置参数、所述第二工作配置参数和所述中断使能配置信息均进行写保护和奇偶校验。

2.根据权利要求1所述的SENT信号接收系统，其特征在于，所述通道接收控制装置还包括：

时钟生成模块，与所述数据解码模块连接，用于在所述数据解码模块工作时提供时钟信号。

3.根据权利要求2所述的SENT信号接收系统，其特征在于，所述通道接收控制装置还包括：

同步帧检测模块，分别与所述滤波模块和所述时钟生成模块连接，用于根据所述时钟生成模块输出的时钟信号对所述滤波模块输出的滤波后的SENT信号进行同步帧检测；

时基校准模块，分别与所述同步帧检测模块和所述时钟生成模块连接，用于根据所述同步帧检测模块的同步帧检测结果和所述时钟生成模块生成的时钟信号得到时基校准因数，并根据所述时基校准因数对所述时钟生成模块进行时基校准。

4.根据权利要求3所述的SENT信号接收系统，其特征在于，所述通道接收控制装置还包括：

时间戳超时控制模块，分别与所述时钟生成模块和所述同步帧检测模块连接，用于对所述同步帧检测模块检测到的同步帧附加时间戳，并根据所述时钟生成模块输出的时钟信号判断所述同步帧检测模块输出的同步帧检测结果是否超时，以确定接收到的SENT信号是否失效。

5.根据权利要求3所述SENT信号接收系统，其特征在于，所述通道接收控制装置还包括：

交互信号生成模块，分别与所述同步帧检测模块和所述数据检查存储模块连接，用于根据所述检查通过的信号和所述同步帧检测结果生成交互信号。

6.根据权利要求5所述的SENT信号接收系统，其特征在于，所述交互信号包括中断信号、DMA请求信号。

7.一种芯片，其特征在于，包括如权利要求1-6中任一项所述的SENT信号接收系统。